TIỂU LUẬN TƯƠNG THÍCH ĐIỆN TỪ

TRƯỜNG ĐẠI HỌC BÁCH KHOA HÀ NỘI

VIỆN ĐÀO TẠO SAU ĐẠI HỌC

TIỂU LUẬN

TƯƠNG THÍCH ĐIỆN TỪ
ĐỀ TÀI : An On-Chip Power Supply Regulator to
Reduce the Switching Noise
Giảng viên hướng dẫn

: PGS-TS. ĐÀO NGỌC CHIẾN

Học viên cao học
SHHV
Lớp

: TRẦN QUANG HÀO
: 110838
: KTTT1B
Hà Nội, tháng 12/2022


Bộ điều chỉnh nguồn On-Chip
giảm nhiễu chuyển mạch.
Viết tắt:
EME : Electromagnetic Emissions .
EME-SR : EME-suppressing regulator .
Clock FM
Tóm tắt: Trong mạng tự động đồng bộ phân phối nhịp thông thường, mạch kỹ thuật số
mô phỏng trên cạnh của xung; do đó, họ tạo ra nhiễu mức cao (hoặc di / dt) trên đường

mạch cấp do các đỉnh nhọn của dòng điện, đó là nguồn phát điện từ (EME).
Trong bài báo này, chúng tôi chứng minh sự kết hợp hiệu quả của hai kỹ thuật
thiết kế giảm tiếng ồn di / dt dựa trên nguồn cấp hình thành kỹ thuật: 1) giới thiệu một
EME điều chỉnh (EME-SR) với một vòng phản hồi kỹ thuật số và 2) FM của các
EME-SR thời gian rời rạc xung. Kỹ thuật giảm đỉnh miền thời gian cũng như nguồn
trong miền tần số bằng cách rời rạc thời gian EME-SR. Loại thứ hai là kỹ thuật làm
giảm đỉnh của nguồn trong miền tần số bằng cách trải nguồn này vào miền sidelobes.
I. Giới thiệu.
Thiết bị điện tử tự động đang phát triển và các module càng trở nên phức tạp.
Tần số sử dụng cũng ngày càng tăng. Do đó khả năng tương thích điện từ (EMC) trở
thành vấn đề thách thức cho các kỹ sư. Về cơ bản có ba vấn đề cần được giải quyết.
Đầu tiên là để giảm thiểu nhạy cảm điện tính (EMS) để các thiết bị điện tử được
bảo vệ chống lạikhông mong muốn nhiễu điện từ (EMI) gây ra bởi khác hệ thống điện
tử. Vấn đề EMS chủ yếu cho các mạch tương tự. Thứ hai, bảo vệ các thiết bị điện tử
chống lại một môi trường khắc nghiệt bao gồm nguồn cấp lớn hoặc nhiễu gây ra bằng
cách chuyển đổi của switch hoặc tải cảm ứng, chẳng hạn như đèn, khởi động động cơ,
quạt làm mát, vv . Cuối cùng, giảm thiểu bức xạ điện từ được tích hợp vào trong các
mạch tự động, đó là chủ đề của bài báo này.
Những thay đổi biên độ của dòng điện trong kĩ thuật số, chuyển mạch vào ra
trong các mạch tích hợp làm nguyên nhân phát sinh EME. Trường điện từ phát sinh
trực tiếp từ các gói khung và mạch định tuyến ở cấp độ silicon được coi là bức xạ (30–
100 MHz). Các xung dòng điện tại chân của IC hoạt động như ăng-ten phát, được gọi
bức xạ điện dẫn (150 kHz-30 MHz).Vì vậy, việc làm giá trị của di / dt (dao động điện)
nhỏ đi, do đó làm cho các dịng khơng đổi, rất cần thiết để giảm EME ở cấp độ chip.
Kĩ thuật số tạp âm thấp đã được thiết kế trong đó giảm đáng kể nhiễu di/dt. Tuy
nhiên tốc độ và bờ tạp âm thấp là những hạn chế của logic tạp âm thấp. Đặc biệt việc


tăng nguồn tiêu thụ là hạn chế lớn, thường không được chấp nhận với hệ thống số lớn.
Trải phổ xung (SSC) được đề xuất để giảm EME của hệ thống xung. Nhưng khơng

may, SSC có kiến trúc phức tạp nó không được dùng khi mà xung của hệ thống cần
được đồng bộ với tín hiệu đồng bộ thời gian. Tuy nhiên nó được lưu ý bởi nhà thiết kế
chip và hệ thống. . Một kỹ thuật hữu ích hơn là thêm một khối, trong khi vấn đề thiết
kế và thời gian của các khối IP nội bộ vẫn như cũ, vì thế đồng nghĩa mạch được duy trì
mà khơng có bất kỳ mạch giao diện. Đó là phương pháp EME điều tiết (EME-SR), sẽ
được thảo luận tiếp theo.
Bài viết này được tổ chức như sau.Mục II giới thiệu nguyên tắc của các ý tưởng
đề xuất, trong khi tại Mục III trình bày mối quan hệ giữa chức năng chuyển dịng (TF)
và thông số của mạch được thảo luận. Phần IV thảo luận về một thời gian liên tục của
EME-SR. Trong phần V, một thời gian rời rạc EME-SR được đề xuất dựa trên tuyến
tính và xấp xỉ bậc, tại mục VI, FMof EME SR rời rạc thời gian để giảm mức độ EME
trong một phạm vi tần số rộng được thảo luận. Tại mục VII, một so sánh giữaEME-SR
và kỹ thuật thiết kế khác được đưa ra. Cuối cùng, mục VIII trình bày tóm tắt.
II Tiếp cận
Các cơ sở kỹ thuật được đề xuất là thay thế vị trí của một mạch trung gian, tức
là, EME-SR, giữa pin VBAT và VREG nút của các mạch kỹ thuật số (xem hình 1).
Phần độc đáo trong thiết kế này là cách tiếp cận hai bước. Như có thể nhìn thấy từ
dịng tải IEME

Hình 1: Nguyên lý của EME-SR.

Hình 2: Sơ đồ khối chung của EME-SR.


Đầu tiên ta sử dụng bộ điều chỉnh thấp cổ điển (LDO). Sau đó, ta sử dụng
EME-SR từ thực tếrằng các đầu vào của LDO có thể thay đổi từ VBAT (12 V) giảm
điện áp của LDO trên điện áp lõi kỹ thuật số (3,3 V). Tụ điện giảm nhiễu bằng cách
cung cấp dòng. Trong phương pháp này, Ctank cũng cung cấp năng lượng cho dòng,
nhưng ta cho phép một ΔV lớn trên Ctank để tránh biến đổi dòng lớn đối với VBAT.
Zhou và Dehaene chỉ ra rằng việc sử dụng của nguồn dịng có thể giảm di / dt

lớn. Điều này ngụ ý rằng nếu chúng ta có thể tìm thấy một cách thơng minh để kiểm
sốt dịng trong lõi kỹ thuật số, EME cũng sẽ được điều khiển dưới sự kiểm soát. Sơ
đồ khối chung của mạch được hiển thị trong hình. 2. Nó bao gồm của một nguồn dòng
điều khiển, một mạch điều khiển, một tụ Ctank, và một LDO. Ctank được kết nối với
các đầu vào của LDO. LDO chuyển đổi một điện áp Vout cao đến 3,3 V lõi trong kỹ
thuật số. Ctank được tích điện dưới kiểm sốt nguồn dịng. EME-SR được hiển thị bên
trong trong hình. 2. Sự xuất hiện của di / dt lớn có nghĩa là dịng thay đổi đột ngột. Sự
thay đổi này đầu tiên được thu nhận bởi Ctank . Do đó, các thay đổi Vout.
Điều này được cảm nhận bởi các mạch điều khiển dịng thích nghi của nguồn dòng để
thiết lập một trạng thái dòng ổn định tương ứng. Đây là phản ứng chậm của vòng điều
khiển làm giảm di / dt trên mạch điện. Ctank cung cấp cho dịng ban đầu, sao cho nó
đủ lớn. Nếu không phải là trường hợp như vậy, một khối chuyển đổi khẩn cấp tham
gia để cung cấp dòng ngay lập tức. Những thay đổi tương đối lớn của Vout không thấy
được trong kỹ thuật số bởi LDO.

Hình 3: Tuyến tính xấp xỉ của xung dịng điển hình trong IC.
Trong kĩ thuật số đỉnh của dòng điện tồn tại trong thời gian ngắn, dạng và thời
gian đáp ứng sẽ quyết định độ rộng phổ tần số. Để ước lượng giá trị của EME-SR ta
xác định tỉ số di/dt (dòng điện) theo:
H I ( s) =

Laplace[(di/dt) IBAT ] sI BAT (s) I BAT (s)
=
=
Laplace[(di/dt) IEME ] sI EME (s) I EME (s)

(1).

Đó là tỉ số của dòng IBAT tại VBAT và dòng xoay chiều IEME tại VREG.

III. Xác định IEME bởi di/dt TF.
A. Xấp xỉ bậc đầu của TF di / dt
Đáp ứng tổng của di/dt TF là để thấp hơn tần số EME bắt đầu từ 150 kHz.
H I (s) =

1
1 + ( s / 2π fc)

(2)

s và FC là các tham số phức và cắt -3 dB tần số, tương ứng.
1) Ước lượng phổ EME: nguồn dịng xung trong mạch số được tính xấp xỉ như
hình 3. (IEME) đó là xấp xỉ tuyến tính của xung. Có một cơng thức tính chính xác cho
dịng xung có thể thực hiện bằng biến đổi Fourier. (giả sử rằng tr = tf), kết quả
I EME ( jw) = I p

exp[ j ( w(tr / 2) + π / 2)]
sin c ( w(t r / 2))(1 − exp[ jw(t r + t p )])
w

(3)

Trong đó sinc (x) = sin (x) / x, tr, tf, tp, và IP là thời gian tăng,thời gian xuống, độ rộng
xung và biên độ của IEME; k và ω là đơn vị ảo và tần số góc (radian trên giây), tương
ứng.
2) Trạng thái động của EME-SR: Đầu ra lớn nhất của hiệu điện thế xuất hiện
khi dòng nhảy từ mức 0 đến mức cao.
∆VOUT =

∆ Q I p ∆t
=
Ctan k Ctan k

(4)

Sự nạp của tụ Ctank tới mạch đáp ứng theo hiệu điện thế đầu ra như hình 4. Δt là
thời gian điều chỉnh và là xấp xỉ với điều chỉnh tần số vòng lặp đóng. Hiệu điện thế
đầu tại tải được giảm bởi tăng dung lượng của Ctank và băng thơng vịng lặp. Quan hệ
này càng rõ ràng khi dòng IEME xuất hiện nhanh hơn độ lợi băng tần (GBW) của bộ
điều chỉnh, hình 4 chứng minh cho trường hợp này. Độ lợi băng tần chậm hơn nhiều
với dòng IEME điện áp gate của transistor coi như khơng đổi. Vì EME-SR khơng có
nhiều lợi thế của một tụ có điện áp lớn mà dựa vào các đặc tính của chip. Nó sẽ tạo
dịng từ VBAT, nguồn dịng khơng đổi phải được thay thế bởi nguồn dịng thích nghi,
hình 4. Dịng IBAT dễ dàng được tính tốn theo:


Hình 4:(a) thơng tin phản hồi chậm vịng EME-SR. (b) tương đương mạch cho tải
nhanh IEME.
I BAT ( jw) = H I ( jw) I EME ( jw)
(5)
Biến đổi Laplace của KCL tại nút Vout, ta có:
VOUT ( jw) jwCtan k + I BAT ( jw) − I EME ( jw) = 0.
(6)
Kết hợp (2),(5) và (6) ta có:
VOUT ( jw) =

I EME ( jw)
(2π fc + jw)Ctan k

(7)

Rõ ràng thấy từ (3) và (7), điện áp đầu ra là một hàm của Ip, tp, tr, Ctank, và
FC. Ngoài ra, có là hạn chếvề giảm điện áp. Để đảm bảo LDO điều chỉnh điện áp cung
cấp phù hợp với mạch số, có một yêu cầu tối thiểu đối với điện áp đầu ra của EMESR:
∆VOUT p VOUT (max) − VOUT (min)

(8)
Dựa trên mối quan hệ nói trên, chúng ta có thể tìm thấy Ctank giá trị tối thiểu
để đạt được các yêu cầu FC IEME và tối đa IEME cho phép dựa trên Ctank và FC.

Hình5.ΔVOUT là hàm của Ctank và tần số cắt fc, dòng xung i.e, IP, tp, và tr.

Hình 6: Đồ thị của ΔVOUT so với IP và tp.
B. ΔVOUT với Ctank và FC
Hình 5 thể hiện ΔVOUT như một hàm của Ctank và FC. IEME được tính, IP = 35
mA, tp = 15 ns, và tr = tf = 8 ns. Về cơ bản, FC thấp , ΔVOUT điện áp giảm và Ctank
lớn.
C. ΔVOUT với IP và tp
Cho Ctank = 100 pF kHz fc = 150, và tr = 8 ns phụ thuộc ΔVOUT trên IP và tp


được thể hiện trong hình. 6. Rõ ràng thấy từ đường đồng mức, đó là một ΔVOUT
mong muốn, sản phẩm của IP và tp là hằng số, ví dụ:
Constant = Ip tp
(9)
Điều đó nghĩa là có một sự cân bằng giữa tp và Ip cho FC, Ctank, và ΔVOUT.

Bảng 1

Hình7.Sơ đồ của EME-SR.
D. Tính tốn Ctank tối thiểu
Bảng I cung cấp cho một số giá trị tính tốn của Ctank tối thiểu cần thiết cho
FC mong muốn, IEME, và ΔVOUT lớn nhất có thể (5 V trong trường hợp này). Nếu độ
rộng xung IEME rộng, ví dụ, trong phạm vi của một vài micro giây, sau đó Ctank rất lớn,
tức là, hàng chục nanofarad. Mặt khác, một xung ngắn cần một nhiều giá trị tụ điện
nhỏ hơn, ví dụ, hàng trăm picofarad FC và ΔVOUT. May mắn thay, trong một CMOS
hiện đại mạch kỹ thuật số, xung hiện nay là bình thường ngắn [12], [13].Tuy nhiên, giá
trị của Ctank được giới hạn trong phạm vi của một vài trăm picofarad để làm cho nó
tích hợp đầy đủ trên chip.
Vì vậy, trong trường hợp này, aCtank với khoảng 230 pF là lựa chọn hợp lý.

IV. THỰC HIỆN THỜI GIAN LIÊN TỤC CỦA EME-SR
A. Mạch thực hiện
Hình 7 cho thấy sơ đồ thời gian liên tục của EME-SR trên cơ sở đầu tiên để
Gm-C tích hợp [14]. Cấu trúc M1 và M2, đảm bảo giảm tạp âm di / dt, vì từ Vout đến
VBAT cung cấp điện giảm đáng kể. Cấu trúc theo điện áp đảm bảo Vbias là cực như một
nút trở kháng thấp, làm giảm từ Vbias đến nguồn của nút M2 và tới VBAT. Các Caux


và Raux hoạt động như đường bù tần số để đảm bảo sự ổn định. P1 cực chi phối, P2
cực thứ hai, cực 0 Z, và GBW được đặt tại các tần số sau đây [14]:
1
ROTA ( AV 2Caux )
1
P2 =
( r0, power / / RLoad )Ctan k
1
Z=
Caux ((1/ g m , power ) − Raux )

g OTA
GBW = m
Caux
P1 =

(10)
(11)
(12)
(13)

Hình 8.Đơn giản hóa mơ hình tín hiệu nhỏ cho di / dt TF analysis.re
Caux
P2
1
=
GBW g mOTA(r0, power / / RLoad ) Ctan k

(14)

AV 1 = g mOTA ROTA

(15)
AV 2 = g m , power (r0, power / / RLoad )
(16)
Rota và gmOTA là trở kháng đầu ra và điện đẫn của bộ khuếch đại điện dẫn
(OTA, gm, nguồn và ro, điện dẫn và trở kháng của nguồn dòng cascoded, tương ứng,
AV 1 là đạt được của giai đoạn trung, và AV 2 là đạt được giai đoạn nguồn hiện tại. Để
làm cho hệ thống ổn định, (P2 / GBW) nên được lớn hơn 3 lần với 72 ◦ pha. Như có
thể thấy từ (14), cho tải gm, OTA, RLoad, và ro, năng lượng, tỷ lệ Caux / Ctank xác
định sự ổn định.

B. di / dt TF Phân tích liên tục thời gian EME-SR
Đơn giản hóa di / dt TF mơ hình tín hiệu nhỏ của EME-SR được hiển thị trong
hình. 8. Theo hình. 8, chúng ta có được:
(17)
ωz1 ≈ gmOTA / Caux, ωz2 nằm ở tần số cao, ωp1 ≈ gmOTA / Caux là cực
Vctrl, ωp2 ≈ gm, nguồn / Ctank tại Vout, và ωp3 cực gây ra bởi bù khi mà nằm ở tần
số cao.


1) Dòng 1 chiều với tạp âm tần số thấp di / dt: Bất kỳ điều ảnh hưởng đến độ lợi
của các vòng phản hồi cũng ảnh hưởng đến di / dt trong khu vực có tần số thấp. Trong
số đó, quan trọng nhất là tải dịng bộ điều tiết, vì nó rất khác nhau. Khi tải tăng hiện
nay, vịng lặp output là vòng mở giảm EME-SR (kể từ khi một trở kháng đầu ra
MOSFETs tỉ lệ nghịch với dòng tải). Tăng tải hiện nay cũng đẩy cực đầu ra ωp2 đến
một tần số cao hơn, làm tăng vòng phản hồi băng thơng. Hiệu quả là tải tăng, do đó,
giảm di / dt tại tần số thấp. Do đó, di / dt TF ở tần số thấp phải được phân khác.

Hình 9.Ví dụ về di / dt TF EME-SCR. (a) dịng từ thấp đến trung bình. (b) dịng từ
thấp đến cao
a) dịng từ thấp đến trung bình: Hình 9 (a) mô tả di / dt TF HI (s). Các đáp ứng
HI (s) như mong đợi. Trong trường hợp này gm rất nhỏ, năng lượng Ctank lớn hơn so
Caux Miller tụ điện bù, làm cho các ωp2chiếm ưu thế cực trong TF di / dt, vì thế ωp2
xác định tần số cắt -3 dB. Cực dị (ωp1) và cực khơng (ωz1)thể hiện trong (17), TF di /
dt có thể được tính xấp xỉ như cực hệ thống.
b) dòng từ thấp đến cao: Hình. 9 (b) cho một ví dụ về di / dt TF HI (s) trong
dòng từ thấp đến cao. Kết quả là điểm 0 và cực vẫn vậy, cực thứ hai ωp2, cắt -3 dB tần
số của TF di / dt. Vì vậy, nó vẫn có thể được xem như là một một cực của hệ thống.
Tuy nhiên, thời gian này, sự khác biệt là tần số cắt được chuyển sang một tần số cao
hơn so với ωp1, vì gm được tăng lên rất nhiều do sự tăng của dịng. Do đó, tạp âm
động di / dt trên đường truyền là phụ thuộc và điểm dò 0.

2) Chặn di / dt tần số cao: Khi nhiễu tần số tác động nhiều độ lợi tần số của
EME SR, vòng phản hồi khơng tác dụng, vì vậy Ctank vượt trội với các tụ kí sinh từ


VBAT để Vout. Độ chặn tối đa di/dt được đưa ra:
| H I ( s) |max = 20 log(

Cdb , power
Cdb , power + Ctan k

)

(18)

Hình 10. Tạp âm EME nối từ Vout đến VBAT.
Cdb,power là điện dung thoát của bóng bán dẫn. Điều này nghĩa là tạp âm tần số
cao di / dt yêu cầu Ctank lớn và Cdb nhỏ, năng lượng. Tuy nhiên, giá trị của Ctank
được giới hạn trong phạm vi của một vài trăm picofarad để làm cho nó được tích hợp
trên chip.
C. Tính liên tục về thời gian.
EME-SR thời gian liên tục có thể ngăn tối đa 35 dB di / dt tạp âm ở tần số cao
với 30 μA và 100 pF điện dung tích hợp trên chip. Tần số cắt khoảng 1.6MHz và suy
giảm là bão hòa ở 30 MHz [14]. Để đạt được mức giảm tạp âm -3 dB thấp hơn tần số
cắt, chúng ta phải phân tích mạch một lần nữa.
Hình10 cho thấy tạp âm nối từ đầu ra cho các VBAT. Cdb,power được giảm
M1 và M2 thể hiện trong hình. 7, mà sẽ giảm tạp âm được hiển thị trong hình. 10.
Như đã đề cập trước đó, kể từ khi ωz1 hủy bỏ ωp1, các tần số cắt là chuyển
sang tần số cao hơn và tần số không cho các cấu trúc liên kết thơng tin phản hồi, do
đó di / dt động, tạp trên đường dây cung cấp điện bị triệt tiêu. Trở kháng của tụ bù
Caux trở thành thấp khi tần số tăng, vì vậy cửa và cống của dịng transistor phụ thuộc

nhau. Do đó, bất kỳ thay đổi Vout sẽ được truyền Caux Vctrl, tạo dòng từ VBAT.
Sự bù theo Miller từ quan điểm giảm diện tích và nó cũng là tương đối đơn
giản, nhưng phân tích trước đây, bù Miller cũng là gốc rễ của phiền hà cho tạp âm. Để
tránh những vấn đề được đề cập, chúng ta phải loại bỏ các bù Miller và bù EME-SR
theo cách khác nhau. Một lựa chọn là để bù với một tụ lớn giữa Vctrl và mặt đất, và
bằng cách sử dụng một bộ khuếch đại thông tin phản hồi với trở kháng cao đầu ra.
Bằng việc phân chia các kết nối giữa Vout và Vctrl, tạp âm EME đường B hiển
thị trong hình 10 là hồn tồn biến mất, do đó một di / dt của tần số cắt thấp hơn có thể
đạt được. Sử dụng một băng thông thấp và thông tin phản hồi thu được thấp-bộ khuếch
đại, tạp âm EME đến đường A có thể giảm.


Do đó, để đạt được một tần số di / dt cắt thấp hơn,t sử dụng cho một trong hai
kỹ thuật tiên tiến bù hoặc phương pháp tiếp cận. Sau này sẽ được thảo luận trong phần
tiếp theo.

Hình11.Nguyên tắc của xấp xỉ tuyến tính và bậc của nguồn cấp hiện nay.
V. Thời gian thực hiện rời rạc - kỹ thuật vịng lặp phản hồi EME-SR số
A. xấp xỉ tuyến tính và nhảy bậc của dòng bậc.
Giả sử bước dòng đầu vào lin (t). Đáp ứng của dòng sau khi đi qua hệ thống
profile thấp (ví dụ, EME-SR) được:
I response ( s) = I in ( s ) H I ( s ) = I in ( s )

1
1 + s(1/ 2π fc)

(19)

HI (s) là TF-pass thấp của hệ thống và fc là tần số cắt mong muốn.Biến đổi Laplace
ngược

I response (t ) = I in ( t ) (1 − e −2π fct )

(20)
Dạng miền thời gian của dòng bậc được hiển thị trong hình 11. Dịng tiêu tán
trong hình 11 thể hiện xấp xỉ tuyến tính theo chiều tăng của dòng điện và thu được
bằng cách lấy đạo hàm đầu tiên Iresponse (t) như sau:
d ( I response (t ))
dt

t =0

= I max 2π fc

(21)

Imax là biên độ của dịng nhảy bậc. Mức dạng sóng thể hiện trong hình 11 là
xấp xỉ tuyến tính đáp ứng dịng nhảy bậc. Các Istep và Tstep được xác định bằng (22)
để có cùng một độ dốc
I step
Tstep

=

I max I max 2π fc
=
, (1 < k < 5)
kT
k

(22)

τ = 1/fC là hằng số thời gian của phản ứng và k là độ dốc kiểm sốt factor.When
k = 1, phản ứng dịng nhảy bậc thay đổi 63,2% của từ 0 đối với giá trị cuối cùng của
nó.


Hình 12.Ngun tắc của hệ thống thơng tin phản hồi điều chỉnh số vòng lặp.
Dòng đạt đến 99,3% sau 5τ, khi k = 5. Ví dụ, dịng đáp ứng trong mười bước
và 3τ (tức là, k = 3), và FC mong muốn =150 kHz, sau đó Tstep được đưa ra như sau:
Tstep =

3
1
≈ 0.318us
10 2π (1.5 ×105 )

(23)

Vấn đề tiềm nói đến dịng nhảy bậc xấp xỉ là tạp âm. Do các bước hiện hành,
di / dt của dòng cấp có đỉnh ở mỗi Tstep. Trong miền tần số, nó là tương đương với sự
dịch dòng tới phạm vi tần số cao. Tuy nhiên, vì Istep là nhỏ hơn nhiều so với dịng ban
đầu Imax, vì vậy themaximum di / dt giá trị nhỏ hơn . Mặt khác, do các tụ điện tăng
trên chip và điện dung cổng ở các bóng bán dẫn điện tạp âm tần số cao sẽ bị giảm hoặc
lọc
B. Phản hồi điều khiển vịng số.
Dạng sóng đầu ra của bộ chuyển đổi kỹ thuật số-to-analog (DAC) theo lý thuyết
có dạng bậc thang. Căn cứ vào đặc tính này, các nấc của dịng được coi như những
mẫu của dịng điện bậc với chu kì lấy mẫu 1/Tstep. Một cấu trúc đơn giản với một mẫu
và thông tin phản hồi quantizer-DAC theo vịng, như trong hình12.
Ở đây, điện áp đầu ra Vout là liên tục so sánh với điện áp tham chiếu Vref. Sai

khác giữa Vout và Vref được chuyển thành tín hiệu số đến bộ quantizer. Bộ DAC sẽ
chuyển các thông tin số thành các dạng tương tự, tỉ lệ thuân với sự sai khác giữa Vout
và Vref.
Điều quan trọng của kiến trúc này là đơn giản, quantizer băng thơng thấp, và
DAC có độ phân giải thấp được sử dụng điều khiển số vòng lặp điện áp. Một điều
quan trọng khác là sự ổn định phụ thuộc vào vòng lặp điệp áp số. Một điều cần lưu ý là
do các đặc tính của phản hồi số, mức cấp điện áp ra Vout không cố định như điện áp
liên tục theo thời gian. Cơ bản nó khơng phù hợp giữa dòng cấp IBAT và dòng tải IEME.
Thực tế Vout thay đổi từ VBAT đến Vmin , Vmin được tính bằng điện áp cung cấp (3,3V)
cộng với điện áp LDO (thơng thường là 200mV). Đó là dao động khơng thể tránh và
có thể được giải quyết với 1 bộ LDO sau EME-SR.


Cách làm băng thơng của vịng số thấp là điều chỉnh xung của bộ quantizer
chậm, nó sẽ làm cho đầu ra Vout chính xác trong LSB của bộ DAC ( bộ DAC 5-6 bit là
đủ ). Băng thông thấp là cần thiết để giảm nhiễu của nguồn cấp. Đặc biệt trong trường
hợp tần số thấp. Điều này được chứng minh bằng mơ phỏng MATLAB với mạch tích
hợp tốc độ cao với tín hiệu tương tự và mạch phần cứng VHDL-AMS.

Hình 13: Sơ đồ khối của mạch thời gian rời rạc EME-SR.

Hình 14.Sơ đồ hoạt động mạch thời gian rời rạc EME-SR.

C. Mơ phỏng mạch cấp cao.
Bộ quantizer trong hình 12 thực hiện bằng kết hợp bộ so sánh với bộ đếm lên
xuống. Hình 13 là sơ đồ triển khai. Cửa sổ bộ so sánh có 2 mức điện áp tham chiếu
Vhigh và Vlow. Vout cảm nhận và so sánh với 2 mức Vhigh và Vlow. Như trong hình
14 khi Vout nhỏ hơn Vlow, tín hiệu cao và bộ đếm nhanh do đó dịng cũng tăng. Khi
Vout đã lớn hơn Vhigh ( vùng C), sau đó tín hiệu thấp là cao và bộ đếm chậm nên
dòng cấp giảm. Khi Vout nằm giưa khoảng Vhigh và Vlow ( vùng B) thì bộ đếm giữ

nguyên. Để giảm nhiễu chuyển mạch các nhiệt kế được sử dụng tại đầu ra của bộ đếm.
Bộ nhiệt kế chuyển trạng thái on off của dòng DAC theo sự sai khác giữa Vout và điện
áp tham chiếu.


Hình 15: So sánh phổ của dịng tải (IEME) và dịng nguồn IBAT.
Dịng tải tức thời được tính theo thơng số:
1) tr = tf = 1ns;
2) tp = 1 μs;
3) Imax = 15 mA;
4) TIEME = 10 μs (chu kì của IEME).
Tần số xung của bộ đếm là 1MHz với tụ Ctank là 230pF được tính như mục III.
Tổng cộng có 3 nguồn được dùng trong DAC. Mơ phỏng phổ của dịng tải IEME và
dịng nguồn IBAT trong hình 15. Rõ ràng, phổ của nguồn cấp số có nhiều thành phần,
chủ yếu trong khoảng 100KHz. Đó là điều đáng chú ý khi phân tích về tác động tới
vịng lặp số để giảm mức đỉnh của dòng. Rõ ràng tại tần số 100KHz nhiễu bị không
đáng kể, do vậy việc giảm nhiễu đạt như mong muốn.
Lưu ý rằng do chu kỳ xung đồng hồ, thơng thường chu kỳ của dịng IBAT lớn hơn
IEME, do đó năng lượng tập trung ở tần số thấp (trong trường hợp này là < 100KHz).
Nhưng điều đó khơng phải là vấn đề nghiêm trọng, vì thơng thường hiện tượng EMC
bắt đầu từ tần số 150KHz. Thực tế với tần số 150KHz tương ứng với bước sóng
2000m, nó lớn hơn tồn bộ dây dẫn trong thiết bị.
VI. Giảm EME dựa trên kỹ thuật định hình dịng điện FM của xung EME-SR rời
rạc.
A. Dựa trên FM.
Theo quy tắc Carson, tổng cơng suất của tín hiệu FM xấp xỉ bằng công suất
trong biên độ BP = 2(m+1)fm , trong đó m = Δf/fm là Fmindex. Do đó tác dụng của
FM là để trải công suất không được điều chế trên băng thông [f0 − BP /2, f0 +BP /2].
Do đó làm giảm cường độ sóng hài tại tần số f0. Vì chỉ số điều chế của hài thứ n là n
lần của hài đầu tiên, biên độ của băng Bn là P = 2(nm + 1)fm ≈ nBP. Nhìn chung tác

động của FM là tăng công suất của mỗi hài.

B. Đình hình dịng IBAT với xung FM.


Tần số xung của EME-SR rời rạc xác định băng thơng của vịng lặp số, tương
đương bước thời gian I BAT. Tuy nhiên xung của tần số không nhất thiết phải liên tục.
Thực tế FM của xung EME-SR rời rạc, dòng IBAT đã được điều chế. Trong miền tần số,
đỉnh của phổ IBAT được trải ra trên nhiều phần. Tuy nhiên tổng công suất của I BAT
không đổi. Trong miền thời gian, FM hướng IBAT khác nhau trong mỗi một chu kì.
IBAT được điều chế trong một khoảng thời gian của chu kỳ đồng hồ R.
Thời gian đồng hồ của mỗi chu kỳ là Tclk + d (r), trong đó d (r) là chu kỳ thêm trong
chu kỳ đồng hồ r. Cơng thức tính dịng IBAT của một tần số:
R

r −1

r =1

j =0

I BAT (t ) = ∑ ir (t − ∑ (Tclk + d ( j )))

(24)

Giả sử IBAT hồn thành trong 1 chu kỳ NTclk và nó tính theo công thức:
N
1
1
I BAT one−cycle (t ) = ∑ [ u (t + (n + )Tclk ) − u (t − (n + ))Tclk

2
2
n=0

]

(25)

Dịng dự đốn I BAT được tính theo công thức:
∞
N
1
1
I BAT (t ) = ∑ (∑ [u(t+(n+ )Tclk -(2N+1))-u(t-(n+ )Tclk -(2N+1)iTclk )])
2
2
i =0 n =0

(26)

Ta có thế xác định dạng điều chế khi dịng hồn thành 1 chu kỳ MTclk

Hình 16: Chu kỳ của bộ jitter điều chế theo tần số SSC với dạng tam giác.

Hình 17: Dạng dòng điện bậc được điều chế với dạng tam giác.
Do đó cơng thức tần số điều chế được cho bởi:
fm =

1
MTclk

(27)

Hình 16 biểu diễn chu kỳ của tín hiệu điều chế dạng tam giác σ (t ) , trong đó γ
là thời gian trải tối đa tỷ lệ tương đối với Tclk, do đó tồn bộ tần số trải phổ tỷ lệ tương
đối với tần số fclk như sau:


γ
(28)
1+ γ
Sau đó, chu kỳ điều chế tại r vịng clock được xác định:
β=

Tclk,modulated (r)= Tclk + δ(r) (29)
∞

N

1
1
I BAT (t ) = ∑ (∑ [u(t+(n+ -(2N+1)i )(Tclk +σ (t))-u(t-(n+ )Tclk -(2N+1)i)(Tclk +σ (t))])
2
2
i =0 n=0

(30)
Dòng IBAT điều chế tần số tính theo cơng thức (30) được biểu diễn như hình 17.
Hình 18 thể hiện so sánh giữa dịng IBAT có điều chế và khơng điều chế. Thơng số và
kết quả điều chế được đưa ra:

Hình 18: so sánh giữa dịng điện khơng điều chế và dịng được trải phổ (fm = 25 kHz
và β = 10%).

Hình 19: so sánh về phổ, có và khơng có điều chế trải phổ (fm = 25 kHz và β = 10%).
1) fclock = 2,5 MHz;
2) fm = 25 kHz;
3) β = 10%, trung tâm;
4) dạng sóng hình tam giác được sử dụng cho điều chế;
5) Imax = 15 mA, trong 16 bước;
6) TI = 10 ms (thời gian của IBAT).


Cần 16 bước để dịng điện cấp hồn thành 1 cycle. Tần số tối đa là 2.75MHz và
tần số tối thiểu là 2.25MHz . Tỉ số trải là β =10% và tần số điều chế fm = 25kHz.
Hình 19 thể hiện sự so sánh giữa dịng khơng và được điều chế. Hình 20: Giảm tương
ứng decibel từ 100 kHz đến 40 MHz (fm = 25 kHz và β = 10%).

Hình 20: Giảm tương ứng decibel từ 100 kHz đến 40 MHz (fm = 25 kHz và β = 10%).

Hình 21: So sánh phổ, giữa dịng có và khơng có điều chế trải phổ (fm = 5kHz và β =
20%).
Áp dụng FM cho EME-SR với các IC số sẽ làm điều chỉnh EME linh hoạt hơn.
Trước tiên , ta điều chỉnh đồng hồ phụ trợ trong bộ điều chỉnh. Kĩ thuật điều chế SSC
cơ bản sẽ thay đổi đồng hồ hệ thống của mạch số. Thứ hai, dải tần của EME-SR nhìn
chung nằm dưới 20MHz. Thứ ba, xung đồng hồ khơng được dùng như xung của hệ
thống, điều này cho phép thực hiện FM mà khơng có lỗi. Ví dụ như một tần số lớn
được trải phổ, mức năng lượng được trải đều (như hình 21). Kết quả điều chế và dòng
tải được xác định:
1) fclock = 2.5 MHz;

2) fm = 5kHz;
3) β = 20%, trung tâm trải phổ;
4) dạng điều chế tam giác;
5) Imax = 15 mA, 16 bước;
6) TI = 10 μs (chu kỳ của IBAT).


Hình 22: Tương ứng giảm theo decibel từ 100 kHz đến 40 MHz (fm = 5kHzand β =
20%).
Do tần số điều chế thấp và tỉ số trải lớn nên hài đầu tiên của dòng tải IEME giảm
tới 4 dB so với 1dB so với trường hợp trước. Tương ứng giảm theo decibel từ 100 kHz
đến 40 MHz (fm = 5kHzand β = 20%) được thể hiện trong hình 22. Hiệu quả của việc
giảm tần số fm và β lớn được xác định rõ ràng nếu ta so sánh hình 22 với hình 20.
VI So sánh EME-SR rời rạc với kỹ thuật hiện tại.
Kết quả mô phỏng cho thấy rằng bộ điều chỉnh nguồn EME-SR là giải pháp
phù hợp cho việc giảm nhiễu phát sinh trên chip trong quá trình switching. FM của bộ
EME-SR thời gian rời rạc tiếp tục làm giảm đỉnh những hài ở tần số cao hơn. Bằng
cách điều chỉnh xung của vòng lặp, nguồn cấp cũng được điều chế trực tiếp. Về cơ bản
đó là do sự khác nhau giữa FM của xung hệ thống. Do đó lợi ích là vấn đề thời gian
của các core khơng ảnh hưởng, nó làm cho hệ thống linh hoạt và phù hợp với các kiến
trúc khác nhau. Một chi tiết nữa về so sánh giữa EME-SR và các kiến trúc giảm nhiễu
switching trước đây nữa được liệt kê trong bảng II. So sánh ấy được tổng kết lại như
sau:
A. So sánh giữa EME-SR rời rạc thời gian và On-Chip đơn lẻ.
Nhìn chung, việc tăng các tụ tách rời sẽ làm giảm nhiễu switching. Tuy nhiên,
các tụ tách rời chỉ giúp cho EME nếu như có điện trở trên mạch cấp. Điều đó được giải
thích tại (31) và hình 23. Nếu ta giả sử rằng fC = 100 kHz, Ctank = 100 pF và trở
kháng hoàn toàn cảm ứng (25.33mH). Điều này địi hỏi một offchip lớn và có chất
lượng cao. Cũng cần lưu ý rằng điện dẫn bên ngồi khơng giống như anten. Nếu trở
kháng hoàn toàn là điện trở thì giá trị điện trở 15.9 kΩ là tương ứng với cùng một fc và

Ctank.

Hình 23: Tụ tách rời và giảm EME.


I BAT
1
=
I EME 1 + sCdecap Z sup plyline

(31)

Điều này rõ ràng là không thực tế do sự sụt giảm điện áp lớn:
Mặt khác kỹ thuật On-chip tách biệt chỉ hiệu quả trên tần số 100MHz và mạch số lớn,
nơi mà lớp silicon lớn và là cần thiết cho các điện dung nhúng (10-50 nF). Do đó để
làm giảm phát xạ dẫn (150 kHz–30 MHz), một tụ tách biệt phải có dung lượng lớn
hơn. Tuy nhiên bộ EME-SR thời gian rời rạc giải quyết được vấn đề này. Nó như trở
kháng điều chỉnh mạch trên đường cấp, làm giảm dung lượng Ctank -3dB tại tần số
cắt.
B So sánh giữa EME-SR thời gian rời rạc và Cell logic nhiễu thấp.
Kỹ thuật thiết kế nhiễu số thấp làm giảm đáng kể nhiễu switching. Tuy nhiên nó
hiệu quả trong trong thiết kế số nhỏ bởi vấn đề nguồn tĩnh. Nó cũng khơng được thực
hiện tại những mạch thông thường. Tuy nhiên, bộ EME-SR thời gian rời rạc được đề
xuất bởi có thể thực thi dễ dàng với chi phí thấp và sử dụng nguồn thấp. Ta có thể điều
chỉnh độ rộng của dây Chip và mức tiêu thụ điện năng mà không làm ảnh hưởng đến
thiết kế LDO và core logic bên trong.
C. So sánh giữa bộ EME-SR thời gian rời rạc và bộ chuyển đổi điện áp xuống.
Vấn đề của biến đổi đột ngột và những dao động trong của nguồn gây bởi
những điện cảm kí sinh được loại bỏ bởi EME-SR. Vịng lặp điện áp là tín hiệu số với
bộ so sánh cửa sổ, bộ đếm lên xuống, và bộ DAC thấp. Tín hiệu phản hồi số có ưu

điểm là đơn giản khi so sánh với tín hiệu liên tục. Băng thơng của tín hiệu số có thể
thay đổi dễ dàng nhờ điều chỉnh tần số xung nhịp của đồng hồ. Đặc tính này cho phép
làm giảm kích thước vùng silicon dành cho tụ Ctank. Do đó EME-SR được đề xuất để
thực hiện đơn giản, chi phí thấp, tiêu thụ nguồn thấp, thiết kế đều nhỏ hơn.
Loại kỹ thuật
Tụ On-chip riêng biệt

Thiết kế số nhiễu thấp
Bộ chuyển đổi điện áp thấp

Dạng và cách giảm

Ưu nhược điểm, tính phụ
thuộc và cân bằng.
Mức giảm tuyến tính với tỉ
Hiệu quả trên 100MHz.
dung lượng tụ riêng biệt.
Hiệu quả với mạch số lớn.
Thực hiện với điện dung tích Kích thước silicon lớn. Cộng
hợp lớn (1-50nF).
hưởng tụ kí sinh
Là điều khơng mong muốn.
Mơ phỏng giảm 44dB giá trị Chỉ thích hợp với hệ thống
đỉnh. Mơ phỏng giảm 33dB nhỏ. Nguồn cấp tĩnh.
giá trị di/dt.
Giảm nhiễu khoảng 20%.
Diện tích vùng silicon lớn.
Giảm 29.8%-66.4% nguồn
cấp.

Giảm 35dB phổ của dòng
(thời gian liên tục và rời rạc) cấp với fC = 1.6MHz Ctank =
100pF trường hợp thời gian
liên tục. Thời gian rời rạc
EME-SR giảm tới 30dB với
Ctank = 230pF.

Tránh sự nhảy của điện áp
và dao động bởi sự cảm ứng.

VI. Kết luận:
Trong bài báo này, chúng tôi lần đầu đề cập chi tiết EME-SR. Dựa vào điểm
cực và điểm khơng của dịng điện, di/dt trên vùng tần số thấp. Để giảm phát xạ dẫn
trên chip, có 2 kiến trúc được đưa ra dựa trên tuyến tính và xấp xỉ theo nấc: 1) vòng
lặp số EME-SR và 2) FM của dòng cấp làm giảm các đỉnh trong vùng tần số rộng. Cả
hai kĩ thuật này đều làm giảm -3dB tần số cắt với điện dung của Ctank nhỏ. Khi kết
hợp cả hai kĩ thuật này sẽ cho hiệu quả tốt hơn những thiết kế khác.