BÁO cáo bài tập lớn môn điện tử số đề tài tìm hiểu về mạch mã hóa thiết kế mạch mã hóa 16 bits sang 4 bits

TRƯỜNG ĐẠI HỌC BÁCH KHOA HÀ NỘI
----------

BÁO CÁO BÀI TẬP LỚN MƠN ĐIỆN TỬ SỐ
Đề tài: Tìm hiểu về mạch mã hóa. Thiết kế mạch mã hóa 16
bits sang 4 bits

Nhóm sinh viên thực hiện: Nhóm 4
Danh sách thành viên trong nhóm:
1.
2.
3.
4.

Trịnh Văn Diệu
Nguyễn Trần Minh Quân
Lê Anh Hào
Nguyễn Đức Hiếu


I. Lý thuyết về mạch mã hóa
1. Mạch mã hóa
- Mạch mã hóa là mạch logic tổ hợp có M lối vào, mỗi lối vào được gán một chỉ số
thập phân xác định từ 0 đến M-1 và N lối ra (với 2 N ≥ M ).
- Mạch mã hóa có chức năng biến đổi mã “chọn 1 trong M” ở đầu vào thành mã
BCD 4 bit của các chữ số trong hệ thập phân hoặc mã nhị phân N bit ở đầu ra.
2. Cơ sở mạch mã hóa
Xét mạch mã hóa nhị phân từ 8 sang 3. Ta có sơ đồ khối mạch mã hóa như sau:

Trong đó:
- X 0, X 1, X 2 , X 3 , X 4, X 5 , X 6 , X 7 là các đầu vào.

- A, B, C là các đầu ra.
Mạch mã hóa nhị phân thực hiện biến đổi tín hiệu đầu vào thành một mã nhị phân
tương ứng ở đầu ra, cụ thể như sau:
0 → 000

1 → 001

2 → 010

3 → 011

4 → 100

5 → 101

6 → 110

7 → 111

Chọn mức tác động tích cực ở đầu vào là mức logic 1, ta có bảng trạng thái mơ tả
hoạt động của mạch như sau:


X0

X1

X2

1

0
0
0
0
0
0
0

0
1
0
0
0
0
0
0

0
0
1
0
0
0
0
0

Các lối vào
X3

X4

X5

X6

X7

0
0
0
1
0
0
0
0

0
0
0
0
1
0
0
0

0
0
0
0
0

1
0
0

0
0
0
0
0
0
1
0

0
0
0
0
0
0
0
1

C
0
0
0
0
1
1
1

1

Các lối ra
B
0
0
1
1
0
0
1
1

A
0
1
0
1
0
1
0
1

Khi một lối vào ở trạng thái tích cực (mức logic 1) và các lối vào khơng tích cực
nhận mức logic 0 thì đầu ra xuất hiện mã nhị phân tương ứng. Từ đó ta có phương
trình trạng thái ở đầu ra như sau:
A = X1 + X3 + X5 + X7
B = X2 + X3 + X6 + X7
C = X 4 + X5 + X6 + X7
Từ các phương trình trên ta có sơ đồ mạch logic thực hiện q trình mã hóa như

sau:


3. Mạch mã hóa ưu tiên
Nhược điểm của mạch mã hóa nêu ở mục 2 là nếu khi có nhiều lối vào cùng tích
cực thì nhận được một mã ra bất kỳ nào đó.
Mạch mã hóa ưu tiên cho phép tạo mã ra ứng với lối vào có thứ tự cao nhất trong
số các lối vào cùng đồng thời tích cực. Ví dụ khi các lối vào X 2 , X 4, X 6 cùng tích
cực thì mã ra là 110.
X0

X1

X2

1
x
x
x
x
x
x
x

0
1
x
x
x
x

x
x

0
0
1
x
x
x
x
x

Các lối vào
X3

X4

X5

X6

X7

0
0
0
1
x
x
x

x

0
0
0
0
1
x
x
x

0
0
0
0
0
1
x
x

0
0
0
0
0
0
1
x

0

0
0
0
0
0
0
1

C
0
0
0
0
1
1
1
1

Các lối ra
B
0
0
1
1
0
0
1
1

A

0
1
0
1
0
1
0
1

Để thực hiện mạch mã hóa ưu tiên ta xét logic ưu tiên qua các mệnh đề rút ra từ
mạch mã hóa khơng ưu tiên đối với các lối ra A, B, C.
a, Đối với A:
A = 1 nếu X 1 = 1 và X 2 = X 4 = X 6 = 0.
A = 1 nếu X 3 = 1 và X 4 = X 6 = 0.
A = 1 nếu X 5 = 1 và X 6 = 0.
A = 1 nếu X 7 = 1.
Vậy A = ( X 1. X 2 . X 4 . X 6 ) + ( X 3 . X 4. X 6) + ( X 5 . X 6) + X 7
b, Đối với B:
B = 1 nếu X 2 = 1 và X 4 = X 5 = 0.
B = 1 nếu X 3 = 1 và X 4 = X 5 = 0.
B = 1 nếu X 6 = 1.
B = 1 nếu X 7 = 1.


Vậy B = ( X 2 . X 4 . X 5 .) + ( X 3 . X 4. X 5 ) + X 6 + X 7
c, Đối với C:
C = 1 nếu X 4 = 1 hoặc X 5 = 1 hoặc X 6 = 1 hoặc X 7 = 1.
Vậy C = X 4 + X 5 + X 6 + X 7
Từ đó ta có mạch logic thực hiện q trình mã hóa ưu tiên như sau:

II. Thiết kế mạch mã hóa 16 bit sang 4 bit
1. Linh kiện sử dụng
a, IC 74LS148
IC 74LS148 là mạch mã hóa ưu tiên từ 8 bit sang 3 bit.

Sơ đồ chân và hình dạng thực tế của 74LS148

Logic diagram


Bảng chân lý mã hóa ưu tiên của vi mạch 74LS148
Thông số
Nguồn cung cấp (V)
Điện áp ra:
U OH (V)
U OL(V)
Điện áp vào:
U IH (V)
U IL(V)

Giá trị
5 ± 5%
2.7
0.5
2
0.8

Giới hạn dòng ra:
-0.4

I OHgh(mA)
8
I OLgh(mA)
Giới hạn dịng vào:
0.02
I IHgh(mA)
-0.4
I ILgh(mA)
Cơng suất tiêu thụ (mW/cổng)
2
Trễ truyền đạt (ns)
10
Tần số làm việc cực đại (MHz)
35
Các đặc tính điện của vi mạch 74LS148


b, IC 74HC00
74HC00 là vi mạch chứa 4 cổng NAND 2 đầu vào.

Sơ đồ chân và hình dạng thực tế của 74HC00
Thông số
Nguồn cung cấp (V)
Điện áp ra:
U OH (V)
U OL(V)
Điện áp vào:
U IH (V)
U IL(V)

Giá trị
2 ÷6
4.5
0.26
3.5
1.5

Giới hạn dịng ra:
-4
I OHgh(mA)
4
I OLgh(mA)
Giới hạn dòng vào:
1
I IHgh(mA)
-1
I ILgh(mA)
Trễ truyền đạt (ns)
8
Tần số làm việc cực đại (MHz)
55
Các đặc tính điện của vi mạch 74HC00


2. Sơ đồ mạch mã hóa ưu tiên 16-4
Mạch mã hóa ưu tiên 16-4 sử dụng 2 vi mạch 74LS148 và 4 cổng NAND 2 đầu
vào. Mạch có 16 đầu vào (tương ứng với 16 số thập phân từ 0 – 15) và 4 đầu ra.

Bảng chân lý của mạch mã hóa ưu tiên 16-4

Các lối vào

Các lối ra


X0

X1

X2

X3

X4

X5

X6

X7

X8

X9

0
x
x
x

x
x
x
x
x
x
x
x
x
x
x
x

1
0
x
x
x
x
x
x
x
x
x
x
x
x
x
x

1
1
0
x
x
x
x
x
x
x
x
x
x
x
x
x

1
1
1
0
x
x
x
x
x
x
x
x
x

x
x
x

1
1
1
1
0
x
x
x
x
x
x
x
x
x
x
x

1
1
1
1
1
0
x
x
x

x
x
x
x
x
x
x

1
1
1
1
1
1
0
x
x
x
x
x
x
x
x
x

1
1
1
1
1

1
1
0
x
x
x
x
x
x
x
x

1
1
1
1
1
1
1
1
0
x
x
x
x
x
x
x

1

1
1
1
1
1
1
1
1
0
x
x
x
x
x
x

3. Mô phỏng bằng phần mềm Proteus

4. Mạch lắp trong thực tế

X 10 X 11 X 12 X 13 X 14

1
1
1
1
1
1
1
1

1
1
0
x
x
x
x
x

1
1
1
1
1
1
1
1
1
1
1
0
x
x
x
x

1
1
1
1

1
1
1
1
1
1
1
1
0
x
x
x

1
1
1
1
1
1
1
1
1
1
1
1
1
0
x
x

1
1
1
1
1
1
1
1
1
1
1
1
1
1
0
x

X 15

A3

A2

A1

A0

1
1
1

1
1
1
1
1
1
1
1
1
1
1
1
0

0
0
0
0
0
0
0
0
1
1
1
1
1
1
1
1

0
0
0
0
1
1
1
1
0
0
0
0
1
1
1
1

0
0
1
1
0
0
1
1
0
0
1
1

0
0
1
1

0
1
0
1
0
1
0
1
0
1
0
1
0
1
0
1


III. Ứng dụng của mạch mã hóa trong hệ vi xử lý


1. Bộ mã hóa bàn phím

Bàn phím gồm 10 phím nhấn ở trạng thái thường mở, có tiếp điểm phía trên được
thiết lập mức logic 1 bằng cách nối một điện trở lên nguồn +V, tiếp điểm phía dưới

được nối xuống đất để thiết lập logic 0.
Vi mạch mã hóa ưu tiên cao nhất 74LS147 có các lối vào từ 1 đến 9 được nối với
các tiếp điểm phía trên của các phím nhấn tương ứng.
Khi một phím bất kỳ được nhấn thì lối vào của 74LS147 tương ứng với phím đó sẽ
xuống mức 0 và trên lối ra sẽ xuất hiện mã BCD đảo của số thập phân ứng với
phím đó.
Khi nhấn đồng thời nhiều phím thì chỉ có một mã BCD đảo ứng với số thập phân
cao nhất xuất hiện ở 4 lối ra.