1
MC LC
Lu 4
5
LÝ THUYT 5
1.1. Lý thuyt cm bin 5
1.1.1. Cm bin 5
1.1.2. Phân loi cm bin 6
1.1.3. ng dng 8
u khin PIC 16F877A 9
u khin PIC 16F877A 9
1.2.2. Mt vài thông s v u khin PIC 16F877A 9
khu khin PIC 16F877A 11
1.2.4. T chc b nh 11
1.1.5. Các cng xut nhp ca PIC 16F877A 12
1.2.6. Ngt (Interrupts) 14
1.1.7. TIMER 15
1.2.8. ADC 20
23
THIT K H THNG 23
2.1. Tng quan v mu khin và khng ch nhi 23
2.1.1. Gii thiu chung 23
2.1.2. Mu 23
2.1.3. Kho sát h thng 23
2.2. Thit k phn cng 25
khi tng quát 25
nguyên lý h thng. 26
chi tit các khi 27
2.2.4. Linh kin s dng 29
2.3. Thit k phn mm 31
2.3.1. thuu khin chung 31
thut toán hin th 33
34
2
KT QU C 34
3.1. Sn phm 34
ng phát trin 35
TÀI LIU THAM KHO 36
PH LC 37
DANH SÁCH HÌNH NH
h thu khin 5
nhà thông minh. 6
Bng 1.1. Phân long kích thích 7
Bng 1.2. Phân lo 8
chân PIC 16F877A 9
khu khin PIC16F877A 11
khi ca Timer0. 16
khi ca Timer1. 17
khi Timer2. 19
khi b chuyi ADC. 21
t qu chuyi AD. 22
. 24
khi h thng. 25
nguyên lý h thng 26
Hình 1.13. Khi cm bin 27
Hình 1.14. Khi thit nhi. 27
Hình 1.15. Khi hin th. 28
Hình 1.17. Hình nh LM35. 29
Hình 1.18. Hình nh PIC16F877a. 30
Hình 1.19. Hình nh Transistor. 30
Hình 1.20. Hình n tr. 30
3
Hình 1.21. Hình nh Thch anh. 31
Hình 1.22. Hình nh Transistor. 31
thut toán. 32
thut toán hin th 33
Hình 1.25. Sn phm c 34
Hình 1.26. Hình mch in lp BOTTOM 34
linh kin lp TOP 35
4
Lời nói đầu
Ngày nay khoa ht phát trin rt mnh m c ng dng trong tt c
c ca cuc sng. Vi s phát tria nn công nghin t
vi vii các vi mch c va (MSI), c ln (LSI), và cc ln (VLSI) có kh
i giá thành h và kh ng dng ngày
càng rng rãi.
Vic ng dng khoa hc k thu ng, tit kim chi phí,
ng các yêu cu ngày càng cao ci là rt cn thit. Hin
nay có rt nhiu ng dc ng dng mang tính thc ti
thông minh, nh nhi trang tr tài thc t
ch t k mu khin và khng ch nhi
M gng rt nhiu trong thi gian thc hi tài
tránh khi nhng sai sót do kin thm còn hn ch. Rc
s góp ý t các thy cô và các b t kt qu t
Xin chân thành cy giáo Nguyng dn em
hoàn th tài này !
5
Chƣơng 1
CƠ SỞ LÝ THUYẾT
1.1. Lý thuyết cảm biến
1.1.1. Cảm biến
Cm bin là thit b t thit b n t cm nhn nhng
ng và bii thành các tín hin. Các tín hin này
i tùy thuc vào s i cng. Da vào s
bit lúc nào cn hiu chu khin và x m bic coi là mt trong ba
thành phn ca mt h thu khin.
Hình 1.1. Sơ đồ hệ thống điều khiển
trên mô t mt h thu khin trong thc t, gm 3 khn : Khi
cm bin, khu khin và khi thiu ra. Nguyên lý chung c c
him nhc s i cng bên ngoài, khi cm
bin s truyn tín hiu ti khu khin (có th thông qua b bii, khui) ti
khu khin. Khu khic lp trình sn, luôn luôn ch tín hiu t cm
bin và x lý các thit b trong khi thit b u ra.
y có th thy rng trong sn xut, cm bit sc quan trng,
u tiên nhn bit thông tin v t i s dng hay thit b
u khi x u khin theo ý mun.
Xét ví d n v cm bic ht
phc s tin nghi và thoi tính t ng hóa và thi hành mc
cao, tit king và nhiên ling dn
nghiên cu t T chn t công nghip ca Nh m bin là loi
c bit là các ng dng trong nhà chim khong 20% s sn phm
cm bin. Nhà hii yêu cu rt nhiu cm bi ng các yêu cu :
u khin : Yêu cu cm bin nhi m, t gió, nm th
chc, rác, trng, áp lc, quan sát, khí, rò khí, chng cháy,
chng n
KHỐI
ĐIỀU KHIỂN
CẢM
BIẾN
THIẾT BỊ
ĐẦU RA
6
An ninh : Cm bin nhit, bc x hng ngoi, khói, khí d cháy nn,
qua nhit, rung, cm bin siêu âm ca s ra vào, nhn din và ghi nhn ging nói, du
tay, khuôn mu khing yêu cu cm bi
tc) , nhi, mc, ánh sáng mt tr sáng phòng.
Hình 1.2. Sơ đồ nhà thông minh.
S phát trin ca các h thng cm bic nhiu thành tu
trong 2 thp k n ca cm bii Lion theo
tín hiu ch o và tín hiu th yu thì vn còn nguyên giá tr
nguyên lý v 6 loi cm bin, t, bc x, hóa cht.
1.1.2. Phân loại cảm biến
Các b cm bic phân loi theo n sau:
Theo nguyên lý chuyi ging và kích thích.
Hing
Chuyng và kích
thích
Hing vt lý
Nhin
n
Quang t
n t
i
T n
Nhit t
Hóa hc
Bii hóa hc
Bii n hóa
Phân tích ph
7
Bảng 1.1. Phân loại theo đáp ứng kích thích
Phân loa b cm bin
Sinh hc
Bii sinh hóa
Bii vt lý
Hiu sng
Âm thanh
Biên pha, phân cc
Ph
T truyn sóng
n
n
n thn áp
ng(biên, pha, phân
cc, ph)
T
T ng
T thông, t ng
t thm
Quang
Biên pha, phân cc, ph
T truyn
H s, phát x,khúc x
H s hp th
V trí
Lc, áp sut
Gia tc, vn tc
ng su cng
Khng, t trng
Nhit
Nhi
ng
Nhit dung, t nhit
Bc x
Kiu(hng ngoi, t ngo
ng
8
nhy
chính xác
phân gii
tuyn tính
Công sut tiêu th
Di tn
tr
chn lc
Kh i
T ng
nh
Tui th
u king
c, trng
Bảng 1.2. Phân loại theo tính năng
Phân loi theo phm vi s dng
Cm bic s dng trong nhi Công nghip, nghiên cu
khoa h ng, thông tin vin thông, nông nghip, dân dng,
và quân s
Phân loi theo thông s ca mô hình mch thay th
+ Cm bin tích cu ra là ngun dòng hoc ngun áp.
+ Cm bin th ng hoc ch t bi các thông s tuyn tính
hoc phi tuyn.
Thông s k thun ca b cm bin :
Dng nh phân gii và kh
nhy và tính tuyn tính ca thit b
Sai s chính xác
ng
Mt s thông s t tiêu th, tr c, trng
thit b và các thông s
1.1.3. Ứng dụng
-
n, tn s
9
Trong quân s : Các cm bin s du khin máy bay do thám, không
i lái. Áp dng trong các công ngh tàu ng, tàu
ngm, tên l
Trong công nghip : Các cm bim sn phm, h thng kim soát nhi trong
các lò luyn thép, các h thng kim soát thông s trong nhà máy hóa ch
Trong dân dng : Cm bin trong h th, áp su
m, ánh sáng, cm bin khói, cm bi
1.2. Vi điều khiển PIC 16F877A
1.2.1. Sơ đồ chân vi điều khiển PIC 16F877A
Hình 1.3. Sơ đồ chân PIC 16F877A
1.2.2. Thông số kỹ thuật vi điều khiển PIC 16F877A
u khin thuc h PIC16Fxxx vi tp lnh gm 35 l dài 14
bit. Mi lc thc thi trong mt chu kì xung clock. T hong t
phép là 20 MHz vi mt chu kì lnh là 200ns. B nh nh
d liu 368x8 byte RAM và b nh d liu EEPROM vng 256x8 byte. S
PORT I/O là 5 vi 33 pin I/O.
10
c tính ngoi vi bao gm các khi ch
Timer0: b m 8 bit vi b chia tn s 8 bit.
Timer1: b m 16 bit vi b chia tn s, có th thc hin chm da vào xung
clock ngou khin hong ch sleep.
Timer2: b m 8 bit vi b chia tn s, b postcaler. Hai b u ch
rng xung.
Các chun giao tip ni tip SSP (Synchronous Serial Port), SPI và I2C. Chun giao tip ni
tip USART va ch.
Cng giao tip song song PSP (Parallel Slave Port) vu khin RD, WR, CS bên ngoài.
c tính Analog: 8 kênh chuyi ADC 10 bit. Hai b so sánh.
B nh flash vi kh c 100.000 ln. B nh EEPROM vi kh
c 1.000.000 ln. D liu b nh EEPROM có th
ni s u khin ca phn mm. Nch
n ICSP (In Circuit Serial Programming) thông qua 2 chân. Watchdog Timer vi b dao
ng trong. Cho m Sleep. Có th hong vi nhiu
dng Oscillator khác nhau.
11
1.2.3. Sơ đồ khối vi điều khiển PIC 16F877A
Hình 1.4. Sơ đồ khối vi điều khiển PIC16F877A
1.2.4. Tổ chức bộ nhớ
Cu trúc b nh cu khin PIC16F877A bao gm b nh
(program memory) và b nh d liu (data memory) .
B nh u khin PIC16F877A là b nh flash , ng
b nh c phân thành nhiu trang (t n page 3)
y b nh c 8*1024 =8192 lnh (vì mt lnh
sau khi mã hóa s a ch ca 8k word
b nh ng 13 bit (PC<12:0>) . Khi vi
u khin reset , b ch a ch 0000h (reset vector). Khi có
12
ngt xy ra , b ch a ch 0004h (interrupt vector). B nh
m b nh stack s cp c th trong phn sau.
B nh d liu ca PIC là b nh c chia ra làm nhiu bank.
i vi PIC16F877A b nh d lic chia ra làm 4 bank. Mng
128 byte, bao gm các thanh ghi có chc bit SFG (Special Function Register)
nm a ch thp và các thanh ghi m
Pegister) nm a ch còn lc
s dng (ví d t tt cà các bank ca b nh d liu
giúp thun tin trong quá trình truy xut và làm gim bt lnh c
Stack không nm trong b nh nh d liu mà là mt vùng
nh c bic hay ghi. Khi lc thc hin hay khi mt
ngt x r nhánh, giá tr ca b ng
u khin ct vào trong stack. Khi mt trong các lnh RETURN, RETLW hat
c thc thi, giá tr PC s t c ly ra t u khin s
thc hin tic.
B nh u khin PIC h 16F87xA có kh a ch
và ho giá tr ct vào b nh Stack ln th 9 s
ct vào Stack lu tiên và giá tr ct vào b nh Stack ln th 10 s
6 ct vào Stack ln th 2. Cn chú ý là không có c hiu nào cho bit
tr bic khi nào stack tràn. Bên cp lnh ca vi
u khinh POP hay PUSH, các thao tác vi b nh stack
s u khin bi CPU.
1.1.5. Các cổng xuất nhập của PIC 16F877A
Cng xut nhp (I/O port) chính là u khi
vi th gii bên ngoài. S
chu khic th hin mt cách rõ ràng.
Mt cng xut nhp cu khin bao gm nhiu chân (I/O pin), tùy theo cách
b trí và chu khin mà s ng cng xut nhp và s ng chân
trong mi cng có th khác nhau. Bên cu khic tích hp sn bên
c tính giao tip ngoi vi nên bên cnh chlà cng xut nhp thông
ng, mt s chân xut nhp còn có thêm các ch th hin s ng
cc tính ngoi vi th gii bên ngoài. Cha tng chân
xut nhp trong mi cng hoàn toàn có th c xác lu khic thông qua
n chân xut nh
13
Port A
Port A (RPA) bao g
xut và nhc. Chu khin bi thanh ghi
TRISA a ch 85h). Mun xác lp ch a mt chân trong PortA là input, ta
u khing vc li, mun
xác lp cha mu khi
ng vi i vi các
PORT còn li. Bên ca b ADC, b so sánh, ngõ vào analog
ngõ vào xung clock ca Timer0 và ngõ vào ca b giao tip MSSP (Master Synchronous
Serial Port).
n Port A bao gm:
a ch 05h) : cha giá tr các pin trong
a ch u khin xut nhp.
a ch u khin b so sánh.
a ch 9Dh) : thanh u khin b n áp.
a ch u khin b ADC.
Port B
Port B (RPB) g u khin xut nh ng là
TRISB. Bên c t s chân c dng trong quá trình np
u khin vi các ch nn
ngt ngoi vi và b c tích hp chn tr c
u khin b
n Port B bao gm:
a ch 06h,106h) : cha giá tr các pin trong
a ch u khin xut nhp
a ch u khin ngt ngoi vi và b Timer0
Port C
PortC (RPC) gu khin xut nhng là TRISC.
Bên ca các chân cha b so sánh, b Timer1, b PWM
và các chun giao tip ni tip I2C, SPI, SSP, USART.
u khin Port C:
14
a ch 07h) : cha giá tr các pin trong
a ch 87h) u khin xut nhp.
Port D
Port D (RPD) g u khin xut nh ng là
TRISD. Port D còn là cng xut d liu ca chun giao tip PSP (Parallel Slave Port).
n Port D bao gm:
Thanh ghi Port D : cha giá tr các pin trong Port D.
u khin xut nhp.
u khin xut nhp Port E và chun giao tip PSP.
Port E
Port E (RPE) g u khin xut nh ng là
TRISE. Các chân ca PortE có ngõ vào analog. Bên cnh u
khin ca chun giao tip PSP.
n Port E bao gm:
Port E : cha giá tr các chân trong PortE.
u khin xut nhp và xác lp các thông s cho chun giao tip PSP
ADCON1: thanh ghi u khin khi ADC.
1.1.6. Ngắt (Interrupts)
n 15 ngun to ra hong ngu khin bi thanh ghi
INTCON (bit GIE). Bên ci ngt còn có mu khin và c ngt riêng.
Các c ngt vng khi thu kin ngt xy ra bt chp trng
thái ca bit GIE, tuy nhiên hong ngt vn ph thu u
khiu khin ngt RB0/INT và TMR0 nm trong thanh ghi INTCON, thanh
ghi này còn cha bit cho phép các ngt ngou khin các ngt nm trong
thanh ghi PIE1 và PIE2. C ngt ca các ngt nm trong thanh ghi PIR1 và PIR2.
Trong mt thm ch có mc tht
c kt thúc bng lc thc thi, bit GIE t ng
a ch lnh tip theo cc ct vào trong b nh Stack
và b ch a ch 0004h. L thoát khi
t và quay tr v ng th c set
cho phép các ngt hong tr li. Các c hi kim tra ng
15
xy ra và phc xóa bc khi cho phép ngt tip tc hong
tr l ta có th phát hic thm tip theo mà ngt xy ra.
i vi các ngt ngoi t t chân INT hay ngt t s i trng thái
các pin ca PORTB (PORTB Interrupt on change), vinh ngt nào xy ra cn 3
hoc 4 chu kì lnh tùy thuc vào thm xy ra ngt.
Cn chú ý là trong quá trình thc thi ngt, ch có giá tr ca b
c ct vào trong Stack, trong khi mt s thanh ghi quan trng s c ct và có
th b i giá tr trong quá trình thc x lý
b tránh hing trên xy ra.
Ngt INT
Ngt này da trên s i trng thái ca pin RB0/INT. Cng gây ra
ngt có th là cnh lên hay cnh xuu khin bi bit INTEDG (thanh ghi
OPTION_ REG <6>). Khi có cng thích hp xut hin ti pin RB0/INT, c
ngt c set bt chp tru khin GIE và PEIE. Ngt này có kh
u khin t ch sleep nu bit cho phép ngc khi
lc thc thi.
Ngt do s t trng thái các PIN trong Port B
Các c dùng cho ngu khin bi bit
RBIE (thanh ghi INTCON<4>). C ngt ca ngt này là bit RBIF (INTCON<0>).
1.1.7. TIMER
a. TIMER 0
t trong ba b m hoc b nh thi c u khin PIC16F877A.
Timer0 là b m 8 bc kt ni vi b chia tn s (prescaler) 8 bit. Cu trúc ca
Timer0 cho phép ta la chng và cnh tích cc ca xung clock. Ngt
Timer0 s xut hin khi Timer0 b u khin ca
Timer0. TMR0IE=1 cho phép ngng, TMR0IF= 0 không cho phép ngt
khi c
16
Hình 1.5. Sơ đồ khối của Timer0.
Mun Timer0 hong ch Timer ta clear bit TOSC (OPTION_REG<5>),
thanh ghi TMR0 s ng h (tn s vào Timer0
bng ¼ tn s oscillator). Khi giá tr thanh ghi TMR0 t FFh tr v 00h, ngt Timer0 s
xut hin.
c giúp ta nh thm ngt Timer0
xut hin mt cng. Mun Timer0 hong ch counter ta set bit TOSC
ng lên b c ly t chân RA4/TOCK1.
Bit TOSE (OPTION_REG<4>) cho phép la chn cng vào bm. Cnh tác
ng s là cnh lên nu TOSE=0 và cng s là cnh xung nu TOSE=1.
Khi thanh ghi TMR0 b tràn, bit TMR0IF (INTCON<2>) s
c ngt ca Timer0. C ngt này phc xóa bc khi b m bt
u thc hin lm. Ngt Timer0 không th u khin t ch
sleep.
B chia tn s c chia s gia Timer0 và WDT (Watchdog Timer).
c s dng cho Timer0 thì WDT s c
h tr c c li. Prescaler u khin bi thanh ghi
ng ca prescaler.
nh t s chia tn s ca prescaler. Xem li
nh li mt cách chi tit v các bu khin trên.
17
Các l ng lên giá tr thanh ghi TMR0 s xóa ch ho ng ca
ng lên giá tr thanh ghi TMR0 s xóa
ng cng tác
ng là WDT, lnh CLRWDT s ng thi prescaler s h
tr cho WDT.
u khin Timer0 bao gm:
- a ch 01h, 101h) : cha giá tr m ca Timer0.
- a ch 0Bh, 8Bh, 10Bh, 18Bh): cho phép ngt hong (GIE và
PEIE).
- a ch u khin prescaler.
b. TIMER1
Timer1 là b nh thi 16 bit, giá tr ca Timer1 s
(TMR1H:TMR1L). C ngt cu khin ca
Timer1 s là TMR1IE (PIE<0>).
ho ng: ch nh thi
(timer) vi xung kích là xung clock ca oscillator (tn s ca timer bng ¼ tn s ca
oscillator) và ch m (counter) vi xung kích là xung phn ánh các s kin cm
ly t bên ngoài thông qua chân RC0/T1OSO/T1CKI (cng là cnh lên). Vic
la ch ng vi vic la chn ch ho ng là timer hay
u khin bi bit TMR1CS (T1CON<1>).
khi ca Timer1:
Hình 1.6. Sơ đồ khối của Timer1.
Ngoài ra Timer1 còn có chu khin bi mt
18
trong hai kh c
set, Timer1 s ly xung clock t hai chân RC1/T1OSI/CCP2 và RC0/T1OSO/T1CKI làm
m. Timer1 s bm sau cnh xuu tiên c
PORTC s b qua s ng cc gán giá tr
0. Khi clear bit T1OSCEN Timer1 s l m t oscillator hoc t chân
RC0/T1OSO/T1CKI.
Timer1 có hai ch ng b (Synchronous) và b ng b
(Asynchronous). Ch c quynh bu khin (T1CON<2>).
Khi T1SYCN m ly t bên ngoài s ng b hóa vi xung
clock bên trong, Timer1 s tip tu khi ch sleep
và ngt do Timer1 to ra khi b tràn có kh u khin. ch m
b ng b,Timer1 không th c s d làm ngun xung clock cho khi
CCP(Capture/Compare/Pulse width modulation). Khi T1SYCN m vào
Timer1 s ng b hóa vi xung clock bên trong. ch này Timer1 s không
hou khi ch sleep.
n Timer1 bao gm:
- a ch 0Bh, 8Bh, 10Bh, 18Bh): cho phép ngt hong (GIE và
PEIE).
- a ch 0Ch): cha c ngt Timer1 (TMR1IF).
- a ch 8Ch): cho phép ngt Timer1 (TMR1IE).
- a ch 0Eh): cha giá tr 8 bit thp ca b m Timer1.
- a ch 0Eh): cha giá tr 8 bit cao ca b m Timer1.
- a ch 10h): xác lp các thông s cho Timer1.
c. TIMER2
Timer2 là b nh th c h tr bi hai b chia tn s prescaler và
postscaler. Thanh ghi cha giá tr m ca Timer2 là TMR2. Bit cho phép ngt Timer2
ng là TMR2ON (T2CON<2>). C ngt ca Timer2 là bit TMR2IF (PIR1<1>).
Xung ngõ vào (tn s bng ¼ tn s chia tn s prescaler 4
bit (vi các t s chia tn s là 1:1, 1:4 ho u khin bi các bit
T2CKPS1:T2CKPS0 (T2CON<1:0>)).
19
Hình 1.7. Sơ đồ khối Timer2.
c h tr bi thanh ghi PR2. Giá tr m trong thanh ghi TMR2 s
n giá tr chc reset v 00h. Kh I reset
c nhn giá tr mnh FFh.
Ngõ ra c chia tn s postscaler vi các mc chia t 1:1
u khin bi 4 bit T2OUTPS3:T2OUTPS0. Ngõ ra ca
nh trong viu khin c ngt.
Ngoài ra ngõ ra cc kt ni vi kh
vai trò tng b cho khi giao tip SSP.
n Timer2 bao gm:
- a ch 0Bh, 8Bh, 10Bh, 18Bh): cho phép toàn b các ngt (GIE
và PEIE).
- a ch 0Ch): cha c ngt Timer2 (TMR2IF).
- a ch 8Ch): chu khin Timer2 (TMR2IE).
- a ch 11h): cha giá tr m ca Timer2.
- a ch 12h): xác lp các thông s cho Timer2.
- a ch 92h): thanh ghi h tr cho Timer2.
Nhn xét v
Timer0 và Timer2 là b m 8 bit (giá tr m t
b m 16 bit (giá tr m t
u có hai ch hong là timer và counter.
20
Xung clock có tn s bng ¼ tn s cc
h tr bi prescaler và có th c thit lp nhiu ch khác nhau (tn s ng,
cng) trong khi các thông s cng lên Timer1 là c nh. Timer2
c h tr bi hai b chia tn s c lp, tuy nhiên cng
vc c nh là cnh lên.
Timer1 có quan h vi khc kt ni vi khi SSP.
1.1.8. ADC
ADC (Analog to Digital Converter) là b chuyi tín hiu gia hai d
t và s. PIC16F877A có 8 ngõ vào analog (RA4:RA0 và RE2:RE0). Hi n th
chun VREF có th c la chn là V
DD
, V
SS
hay hin th chuc xác lp trên
hai chân RA2 và RA3. Kt qu chuyi t tín ti sang tín hiu s là 10 bit
s dng
b chuyi ADC, các thanh ghi này có th c s d
ng khác. Khi quá trình chuyi hoàn tt, kt qu s
c xóa v 0 và c ngc set.
Quy trình chuyi t sang s bao gc sau:
1. Thit lp các thông s cho b chuyi ADC:
- Chn ngõ vào analog, chn áp mu (da trên các thông s ca thanh
ghi ADCON1)
- Chnh kênh chuyi AD (thanh ghi ADCON0).
- Chnh xung clock cho kênh chuyi AD (thanh ghi ADCON0).
- Cho phép b chuyi AD hong (thanh ghi ADCON0).
2. Thit lp các c ngt cho b AD
- Clear bit ADIF.
- Set bit ADIE.
- Set bit PEIE.
- Set bit GIE.
i cho ti khi quá trình ly mu hoàn tt.
4. Bu quá trình chuyi (set bit GO/DONE)
i cho ti khi quá trình chuyi hoàn tt bng cách:
21
- Kim tra bit nu GO/DONE =0, quá trình chuyt.
- Kim tra c ngt.
6. c kt qu chuy i và xóa c ngt, set bit GO/DONE (nu cn tip tc
chuyi).
7. Tip tc thc hic 1 và 2 cho quá trình chuyi tip theo.
Hình 1.8. Sơ đồ khối bộ chuyển đổi ADC.
Ct qu chuyi AD, vic la chc
u khin bc minh ha c th trong hình sau:
22
Hình 1.9. Các cách lưu kết quả chuyển đổi AD.
n b chuyi ADC bao gm:
- a ch 0Bh, 8Bh, 10Bh, 18Bh): cho phép các ngt (các bit GIE,
PEIE).
- a ch 0Ch): cha c ngt AD (bit ADIF).
- a ch 8Ch): chu khin AD (ADIE).
- a ch a ch 9Eh): các thanh ghi cha kt qu
chuyi AD.
- a ch a ch 9Fh): xác lp các thông s cho b
chuyi AD.
- a ch a ch n các ngõ vào analog
PORTA.
- a ch a ch 89h): n các ngõ vào analog
PORTE.
23
Chƣơng 2
THIẾT KẾ HỆ THỐNG
2.1. Tổng quan về mạch điều khiển và khống chế nhiệt độ
2.1.1. Giới thiệu chung
Mu khin và khng ch nhi là mn t thc hin chn
th và khng ch nhi trong mt khop vi yêu c
a các h thng. Chúng ta có th thc hin chu khin các thit b ngoi
vi theo yêu cu thc t.
Trên th ng hiu sn phm ng dng t mu khin
và khng ch nhi nh nhit lò p trng, Khng ch nhit lò luyn thép,
kim soát nhi trong h th ng dng ca mch này
trong thc t là rt ln nên trong tài thc tn u khin và
khng ch nhi tìm hiu và nghiên cu .
2.1.2. Mục đích yêu cầu
u vào là nhi ng thông qua b cm bin và b vi x hin th
qua LED 7 thanh và thc hiu khin thit b ngoi vi. :
Hin th chính xác nhi ng qua led 7 thanh.
Kiu khin trong di nhi nh.
Mch làm vic nh, t ng nhanh.
Chi phí thp , kh ng vào thc t ln.
2.1.3. Khảo sát hệ thống
a. Tính cp thit c tài
tài « Thit k mu khin và khng ch nhi « thc hiu khin và
khng ch nhi trên thit b. Nó là mt phm bo cho thit b chy nh, bn
bc các yêu cu ca h tht ra. Vì vy nó khá quán trng trong h
thu khin.
b.
24
Hình 1.10. Sơ đồ quy trình đo nhiệt độ.
Quá trình thc hi
Nhi ng là tín hi thông qua khi cm bin thu nhn tín
hiu và chuyn thành tín hi g n ADC. Qua khi ADC tín hiu
chuyi thành tín hiu s truyn khu khin x lý và truyn ra khi hin
th.
c. Các yêu cu và gii hn ca h thng trong thc t
Các yêu cu :
- n th nhi cng mt thm bt k trong khong t
n C.
- Chc nhi i.
- S dng sensor cm bin nhit.
- Hin th trên led 7 thanh.
- Có phím b t di nhi.
- Không mt d liu t khi mn.
- Chi phí cho h thng vi giá hp lý.
Gii hn cho h thng :
- S dng ngun 1 chiu DC 5V.
- c phù hp vi s dng.
- H thc bng tay.
- u khin thit b bn áp xoáy chiu 220V.
Đối
tƣợng
đo
Cảm
biến
Hiển
thị
Xử lý
ADC
25
2.2. Thiết kế phần cứng
2.2.1. Sơ đồ khối tổng quát
Hình 1.11. Sơ đồ khối hệ thống.
Mô t cha h thng :
Khi cm bin : Làm nhim v l ng là nhi ng
chuyn thành tín hin và gi ti khu khin trung tâm.
Khi thit nhi : Khi này thc hin cht lp di nhi làm
vic ca mch. Tín hin ca khc truyn ti khi x lý trung tâm.
Khi x lý trung tâm: Khi này làm nhim v nhn tín hiu ca khi cm bin và
khi thit nhi lý tín hiu và thc hin hin th ra khi hin
th , ki u khin khi thit b u ra. Các công vic x lý
bng lp trình.
Khi hin th : Thc hin chn th nhi và giao din khi thit
nhi.
Khu khin thit b u ra: Thc cht là các thit b ngoi vi vi ch
thc thi nh nhiu khin bi khu khin trung tâm.
Khối
điều khiển
trung
tâm
Khối cảm
biến
Khối hiển thị
Khối
thiết lập
nhiệt độ
Khối thiết bị đầu
ra