Bạn đang xem bản rút gọn của tài liệu. Xem và tải ngay bản đầy đủ của tài liệu tại đây (97.17 KB, 3 trang )
DDR2: Công nghệ bộ nhớ mới nhiều triển vọng
Bộ vi xử lý có tốc độ ngày càng nhanh và cũng ngày càng nóng hơn khi chạy.
Hiện nay có những phần cứng đồ họa tiêu thụ công suất tới 75W, bằng một bóng
điện trung bình. Bộ nhớ cũng không phải là một ngoại lệ. Các máy tính được trang
bị bộ nhớ ngày càng nhanh và song song với đó, điện năng tiêu thụ và nhiệt tỏa ra
khi chạy cũng ngày càng tăng lên.
Phần lớn các hệ thống máy tính được bán ra từ trước tới nay sử dụng bộ nhớ DDR.
Bộ nhớ DDR hoạt động nhanh gấp đôi so với các bộ nhớ tiền nhiệm bởi vì nó có
thể đọc/ghi dữ liệu theo cả chu kỳ lên và chu kỳ xuống của đồng hồ hệ thống, tức
mỗi chu kỳ của đồng hồ hệ thống chúng thao tác được 2 mẫu dữ liệu. Chính vì
vậy, các bộ nhớ DDR thường được ghi nhãn với thông số tốc độ đồng hồ thực của
nó, cao gấp hai lần tốc độ của đồng hồ hệ thống. Ví dụ, một bộ nhớ DDR chạy ở
tốc độ đồng hồ hệ thống 200 MHz được ghi nhãn là DDR400.
Một cách ghi nhãn khác là căn cứ vào tốc độ truyền dữ liệu thực của bộ nhớ. Bộ
nhớ DDR400, có thể truyền 3,2 gigabyte dữ liệu một giây, còn được ghi nhãn là
PC320 (3200 Mbit/s). Tốc độ này thoạt đầu tưởng như khá cao, nhưng quả thực so
với các tiêu chuẩn bộ vi xử lý hiện nay nó thực sự chưa thể theo kịp. Bộ vi xử lý
Pentium 4 (3,4 GHz) hoặc Athlon 64 FX-53 (2,4 GHz ) vẫn phải mất khá nhiều
thời gian chờ đợi dữ liệu đọc từ bộ nhớ. Kích thước cache của các bộ vi xử lý đã
tăng lên nhằm giảm thiểu thời gian chờ đợi này.
Còn có một số vấn đề khác liên quan tới DDR làm ảnh hưởng tới sự ổn định và
vận hành của máy tính. Thí dụ, việc kết thúc bộ nhớ (MT - Memory Termination)
là rất cần thiết để giảm thiểu sự phản xạ tín hiệu có thể làm giảm độ ổn định. MT
không được thiết kế bên trong bộ nhớ DDR mà trên thực tế nó được điều khiển
bằng một tập hợp các gói điện trở trong bo mạch chủ. Cách thiết kế này có chi phí
tương đối cao và hơn nữa lại làm tăng khả năng mất ổn định khi tốc độ đồng hồ
tăng lên do các điện trở kiểm soát việc kết thúc bộ nhớ cách xa các chíp DRAM.