EMC trong thiết kế hệ thống số

ĐẠI HỌC BÁCH KHOA HÀ NỘI
TRƯỜNG ĐIỆN – ĐIỆN TỬ

----

BÁO CÁO TƯƠNG THÍCH ĐIỆN TỪ
Đề tài: EMC trong thiết kế hệ thống số
GVHD:

TS. Nguyễn Việt Sơn

Sinh viên:

Hà Nội, 7/2022

MỤC LỤC


1


DANH MỤC HÌNH ẢNH

1


MỞ ĐẦU

Trong kỹ thuật thiết kế mạch điện tử, vấn đề tương thích điện từ được đặc biệt chú
trọng nhằm đảm bảo cho các phần tử mạch hoạt động đúng, hạn chế sự giao thoa gây
suy giảm, sai lệch tín hiệu. Đặc biệt trong các mạch điện tử số là nơi phát sinh ra nhiễu

điện từ rất lớn. Tín hiệu lan truyền chủ yếu trong mạch và tại các chân vi mạch là song
vuông tần số cao, theo phép biến đổi Fourier, là tín hiệu tổ hợp của nhiều thành phần
tần số khác sau và được phân bố khắp nơi trong hệ thống, nên khả năng gây nhiễu điện
từ là rất lớn. Nội dung của tiểu luận này sẽ tập trung nghiên cứu hoạt động của mạch
điện tử số, đặc biệt là các vi mạch tích hợp, nhằm đưa ra các giải pháp thiết kế để hạn
chế các phần tử mạch phát xạ điện từ, và miễn nhiễm điện từ giữa các phần tử với
nhau, qua đó đảm bảo tính tương thích điện từ cho cả hệ thống.

4


CHƯƠNG 1 TỔNG QUAN ĐẶC TÍNH CỦA VI MẠCH SỐ
Chương này sẽ trình bày tổng quan về đặc tính xung vuông và giản đồ xung
hoạt động của các vi mạch số. Các nguồn có thể phát sinh sóng RF gây giao thoa điện
từ. Ảnh hưởng của tần số xung nhịp hoạt động và kỹ thuật đóng gói của vi mạch với
phát sinh nhiễu điện từ.

1.1 Đặc tính tín hiệu xung
Khi chọn các linh kiện điện tử số cho từng ứng dụng, những người thiết kế
thường chỉ quan tâm vào ứng dụng và tốc độ của linh kiện, trên cơ sở lựa chọn về thời
gian trễ lan truyền nội của các cổng logic thông qua tài liệu kỹ thuật của nhà sản xuất,
mà ít quan tâm đến thời gian cạnh lên và xuống của tín hiệu xung.
Khi tốc độ hoạt động của các vi mạch tăng (tín hiệu lan truyền nhanh hơn) thì
cũng làm tăng dịng điện ghép (kiểu DM: kiểu so lệch) gây nhiễu xuyên giữa các tín
hiệu. Tốc độ hoạt động có quan hệ nghịch với giao thoa điện từ (EMI), các họ logic có
thời gian chuyển mạch ngắn (tần số xung nhịp cao) thường sinh ra EMI lớn. Vì vậy
các họ logic có tốc độ chậm được chọn để thỏa mãn yêu cầu về EMI. Hình 1.1 sẽ mô
tả giản đồ xung với mối quan hệ giữa thời gian sườn xung và thời gian lan truyền tín
hiệu trên đường truyền.

Hình 1: Tốc độ chuyển mạch so với thời gian trễ lan truyền

Qua đó cho thấy tốc độ hoạt động là quan trọng khi thời gian chuyển mạch
(cạnh lên và xuống) là đủ nhanh, nghĩa là sự thay đổi trạng thái tín hiệu xảy ra với thời
5


gian nhỏ hơn thời gian cho phép nó duy trì trên đường mạch in (hoặc đường dây). Và
thời gian chuyển mạch là điểm quan trọng hơn so với tần số xung nhịp trong việc xem
xét vấn đề tương thích điện từ.
Các họ logic khác nhau (CMOS, TTL, ECL, …) sẽ mang những đặc điểm khác
nhau về công suất vào, kiểu đóng gói, mức điện áp, và thời gian chuyển mạch. Đặc
điểm quan trọng của các linh kiện logic là giản đồ xung nội của các cổng.
Bên cạnh đó, một thơng số đặc biệt quan trọng mà thường không được chỉ rõ
bởi nhà sản xuất, đó là cơng suất “đỉnh” làm tăng sự xâm nhập dòng vào tại chân
nguồn của vi mạch. Nguyên nhân gây ra bởi sự tăng dòng điện ghép, quá nhiệt linh
kiện, hoặc sự thay đổi tải… Các dòng này với nhiều mức khác nhau sẽ ảnh hưởng đến
dịng tín hiệu trên đường truyền.
Như vậy, để đảm bảo tín hiệu trên đường truyền, giảm nhiễu giao thoa điện từ
EMI, thì các họ logic có tốc độ chậm sẽ được lựa chọn (ví dụ họ logic TTL: dịng
74LS), khi đó sẽ ít quan tâm đến việc thực hiện mạch in và vấn đề ảnh hưởng bởi công
suất đỉnh. Tuy nhiên, các sản phẩm công nghệ cao, tốc độ cao ngày nay có thời gian
chuyển trạng thái vào khoảng 1.5 -5 ns, ví dụ như 74ACT, 74F và 74HCT. Và các vi
mạch thỏa mãn phát xạ điện từ nhỏ sẽ được lựa chọn trong các ứng dụng. Một điều
chú ý trong việc lựa chọn các họ logic phù hợp, là khơng sử dụng các linh kiện có tốc
độ cao hơn so với yêu cầu thực sự.
Nếu yêu cầu các họ logic có tốc độ cao, người thiết kế phải chú ý đến việc ghép
nối linh kiện, thực hiện mạch in và xử lý tín hiệu xung nhịp. Tốc độ chuyển mạch tăng
làm tăng dòng điện ghép, nhiễu xuyên, và phản hồi tín hiệu. Tuy nhiên những vấn đề
này là độc lập với thời gian lan truyền của tín hiệu, bởi vì các linh kiện có tốc độ

chuyển mạch cao hơn so với thời gian lan truyền tín hiệu (thời gian tồn tại xung trên
đường truyền). Các nhà sản xuất khác nhau sẽ có các linh kiện với các tốc độ chuyển
mạch khác nhau. Mỗi sản phẩm được ra đời sẽ có các thơng số về thời gian chuyển
mạch (lớn nhất và trung bình) của tín hiệu xung nhịp và tại các chân ngoại vi I/O và
đặc tính EMI của các họ logic khác nhau như được mô tả ở bảng 1.1.

6


Bảng 1.1 Thông số các họ logic

Viêc lựa chọn các họ logic có tốc độ thấp được chỉ rõ ở mối quan hệ giữa miền
thời gian và miền tần số. Phân tích Fourier của tín hiệu tại sườn từ miền thời gian sẽ
thu được một băng thông phổ năng lượng RF là cao hơn với các họ logic có tốc độ
càng cao.
Ngồi ra cịn có các đặc tính được lựa chọn đối với các họ logic khác nhau như
ở bảng 1.2. Ở đây quan tâm đến trở kháng đầu ra của các chân ngoại vi, R o, là thành
phần giới hạn dòng đầu ra. Điều này sẽ quyết định khả năng cấp dòng tối đa cho tải,
tương đương với sự cộng hưởng ở một tần số cụ thể. Thâm chí khi đầu ra ngắn mạch
(tại thời điểm chuyển đổi trạng thái) cũng khơng thể sinh ra dịng điện lớn hơn V/R o.

7


Bảng 1.2 Lựa chọn các đặc tính của các họ logic

1.2 Nguồn cung cấp
Nguồn cấp điện chuyển tải dòng điện vào chân nguồn của linh kiện logic là
thành phần chính sinh ra nhiễu trên bảng mạch, hoặc là trên đường nguồn hoặc là trên
nền đất (điện áp tham chiếu 0V). Sự chuyển tải dịng điện là nguồn chính sinh ra dịng

so lệch, vì thế phát sinh năng lượng vơ tuyến RF.
Ví dụ ở bảng 1.1 tại thời gian chuyển mạch, với các linh kiện có tốc độ chuyển
mạch cao, làm phát sinh nhiễu điện từ lớn. Giao thoa điện từ EMI tăng tỷ lệ thuận với
tần số xung nhịp (tỷ lệ với f với EMI dẫn, nhiễu xuyên và tỷ lệ với f2 với phát xạ điện
từ).
Nguồn cung cấp chuyển tải một dịng điện khá lớn trong q trình chuyển
mạch. Dịng này khơng có quan hệ với dịng điện tạo mức “1” hoặc “0” ở đầu ra cồng
logic. Trong các linh kiện cơng nghệ TTL và CMOS, sự tăng dịng được sinh ra bởi sự
xếp chồng dòng dẫn của các transistor điều khiển đầu ra. Trong thời gian xảy ra
chuyển mạch giữa mức cao “1” và mức thấp “0”, cả hai transistor đều ở chế độ dẫn
bão hịa, có một dòng điện ngắn mạch chuyển dịch giữa nguồn và đất. Dòng điện này

8


lớn có thể đánh thủng transistor. Vì vậy cần thiết phải có một điện trở hạn dịng để bảo
vệ ngắn mạch chống phá hủy transistor.
Để hạn chế dòng ngắn mạch đầu ra, nhà sản xuất bổ sung một diode Schottky
để tránh transistor đầu ra rơi vào vùng bão hòa. Một kỹ thuật khác là thay đổi tốc độ
chuyển mạch đầu ra bằng việc thay thế transistor lớn bằng các transistor nhỏ hơn.
Điện áp RF và điện dung ký sinh có thể tồn tại trong suốt thời gian chuyển đổi
mức cao và thấp.
Dòng điện cần để chuyển đổi trạng thái logic từ thấp lên cao hoặc từ cao xuống
thấp lớn hơn nhiều so với dịng tĩnh. Dịng tải được tính theo công thức:
Với C là điện dung tổng của tải kết hợp với điện dung đường mạch với đất. Với
các bảng mạch in 1 lớp, C là 0.1 đến 0.3 pF/cm. Với bảng mạch nhiều lớp, C là 0.3 đến
2pF/cm, và điện dung đầu vào được chỉ ra ở bảng 1.2.
Ví dụ, nếu điện áp nguồn cung cấp là 3.5V, thời gian chuyển mạch là 2ns, với
chiều dài đường mạch là 7 cm trên bảng mạch 1 lớp, với cổng 5 đầu ra, thì dịng điện
cung cấp ra tải là:

Một vấn đề quan tâm khác đến việc phát xạ điện từ EMI là do sự khác nhau của
các linh kiện tích cực giữa các nhà sản xuất khác nhau. Mặt dù linh kiện số với hình
dạng, kích thước, và chức năng tương tự nhau, nhưng sự khác nhau ở đặc tính thiết kế.
Không phải tất cả các nhà sản xuất đều thiết kế theo cùng một cách, và linh kiện được
thiết kế khác nhau sẽ được giả định là cùng chức năng và khả năng tương thích điện
từ, đặc biệt các mơ hình được sử dụng cho mục đích mơ phỏng.

1.3 Sự truyền xung nhịp
Với các sản phẩm công nghệ ngày càng cao thì càng yêu cầu tốc độ xung nhịp
ngày càng tăng. Độ lệch xung được tính là thời gian chênh lệch khi chuyển đổi tín hiệu
xung từ đầu vào đến đầu ra, là yếu tố quan trọng để giới hạn tốc độ xung nhịp. Việc
giảm độ lệch xung của hệ thống sẽ cải thiện hiệu suất hoạt động mà ko cần phải dựa
vào tốc độ xung nhịp của cổng logic, ví dụ như các vi mạch ECL hoặc GaAs.
Độ trễ lan truyền của ngoại vi không tỷ lệ với tần số làm việc. Khi chu kỳ xung
nhịp giảm thì có ít thời gian để thực hiện chức năng cụ thể với nhiều cổng logic được
9


kích khởi. Đây thường là nhiệm vụ khó khăn. Lựa chọn khả thi là sử dụng các nguồn
xung nhịp đặc biệt để hạn chế các nguồn xung khơng chắc chắn.
Hình 1.2 biểu diễn sự lệch xung giữa tín hiệu vào và ra.

Hình 2: Độ lệch xung

1.4 Đóng gói vi mạch số
Vấn đề quan tâm được đưa ra là việc đặt vị trí các linh kiện trong bảng mạch
với các đường mạch in kết nối giữa chúng, cấu trúc bus, và các tụ ghép. Một thông số
mà thường ko được quan tâm bởi các nhà thiết kế mạch là cách linh kiện số được đóng
gói (lớp đế bảo vệ là silic, nhựa hay là gốm). Các kỹ sư thiết kế thường mặc định rằng
thiết bị được lựa chọn chỉ theo chức năng và giá thành. Trong thực tế, kỹ thuật đóng

gói vi mạch ảnh hưởng lớn đến việc gây ra nhiều hay ít các dịng RF.
Cảm kháng ứng với các đầu ngoại vi của các phần tử thường tạo ra các vấn đề,
trong đó được quan tâm nhất là cảm kháng do độ dài đường dây. Cảm kháng này cho
phép các hoạt động bất thường xảy ra. Vấn đề quan tâm là vùng nối đất và việc phát
sinh các vòng lặp. Các đường nối đất đưa đến sự ổn định, các vịng lặp có thể gây phát
xạ sóng RF dựa trên kích thước vật lý tồn tại giữa nguồn và tải, như được minh họa ở
hình 1.3.
10


Hình 3: Vịng

lặp giữa các thành phần mạch

Xét về cảm kháng đường dây thì kiểu đóng góp theo chuẩn TTL Dual-in-line
(DIP) là hạn chế nhất bởi việc bố trí các chân nguồn và đất ở hướng đối diện nhau.

Hình 4: Kiểu đóng gói DIP với vịng lặp phát sinh RF

11


CHƯƠNG 2: CHỐNG NHIỄU BOARD MẠCH ĐIỆN TỬ
2.1 Các loại nhiễu trên board mạch.
2.1.1 Khái niệm về nhiễu board mạch:
Nhiễu (noise) trong thiết kế mạch điện tử là các loại tín hiệu tạp chất được sinh ra một
cách ngẫu nhiên gây ảnh hưởng xấu tới tín hiệu thơng tin. Có hai loại nhiễu board
mạch được chú ý là nhiễu bức xạ (Radiation noise) và nhiễu thu nhận (reception
noise). Nhiễu bức xạ là loại nhiễu do chính thiết bị hoặc mạch điện đó gây ra cịn
nhiễu thu nhận là loại nhiễu do thiết bị hoặc mạch điện đó nhận được khi hoạt động

gần các nguồn nhiễu.

Hình 5: Hai loại nhiễu được quan tâm trong mạch
PCB

Khái niệm nhiễu thường đi chung với khái niệm EMC (Electromagnetic
compatibility) – khả năng tương thích điện từ mà được hiểu là gồm 2 loại: nhận điện
từ – EMI(Electromagnetic interference) và miễn nhiễm điện từ -EMS(Electromagnetic
Susceptibility). Việc giảm nhiễu là việc phải kết hợp giải quyết 2 vấn đề là giảm EMI
và tăng EMS.

2.2.2 Chống nhiễu board mạch để làm gì?
Trong việc thiết kế mạch điện tử, nhất là mạch điện tử tốc độ cao thì việc chống nhiễu
là việc cần phải lưu ý và phải làm từ khâu khởi tạo dự án. Chúng ta không thể đợi khi
đã thiết kế mạch xong rồi mới bắt đầu kiểm tra nhiễu vì muốn cải tạo bất cứ gì thì sẽ
phải thay đổi lại tồn bộ thiết kế làm tốn thời gian thiết kế, làm mạch và chi phí đặt
mạch.
Nhiễu khơng thể mơ phỏng trước được vì nó mang tính ngẫu nhiên do thiết kế. Việc
tính tốn khử nhiễu là tương đối khó khăn đối với người khơng có kinh nghiệm nên
địi hỏi người làm mạch phải có những kiến thức nhất định trong thiết kế mạch. Một
điều đáng lưu tâm nữa là khi kết hợp quá nhiều phương pháp khử nhiễu trên một mạch
điện PCB có thể khiến bạn mất một chi phí khá lớn vượt qua chi phí dự trù ban đầu để
tạo ra thiết bị đó. Do vậy việc cần làm là khử nhiễu một cách có hiệu quả vừa đủ để
thiết bị hoạt động ổn định và tiết kiệm chi phí.

12


2.2.3 Các loại nhiễu trên board mạch
-

Nhiễu xuyên âm(cross talk): là một loại nhiễu phổ biến trên bo mạch in, nó xuất
hiện khi hai đường dẫn bố trí q gần nhau. Ảnh hưởng của loại nhiễu này làm
suy yếu tín hiệu và làm méo tín hiệu đặc biệt ở tần số cao.

Hình 6: Nhiễu xuyên âm ở hai đường dẫn khác nhau

Hình

-

7: Tác động của nhiễu xun âm

Nhiễu do khơng phối hợp trở
kháng: vì trở kháng giữa nguồn
phát và tải khác nhau, nên tín
hiệu được truyền đi từ nguồn khi đến tải sẽ bị phản xạ trở lại nguồn phát, tín
hiệu phản xạ này gây ra sự méo mó và suy hao cho tín hiệu tới như được mơ tả
như hình bên dưới.

Hình 8: Ảnh hưởng của nhiễu do chưa phối hợp trở kháng

13


2.2 Các phương pháp chống nhiễu
2.2.1 Sử dụng linh kiện phụ trợ
-

Chọn IC dán QFP thay vì IC nổi DIP: Việc sử dụng các linh kiện chân cắm là

1 trong những nguyên nhân nhạy nhiễu cho hệ thống. Các chân cắm linh kiện
đóng vai trị là các anten thu nhận nhiễu

Hình 9: Chọn IC dán QFP thay vì IC nối DIP

-

Chọn IC tích hợp single-chip thay vì chọn một IC và một ngoại vi mở rộng
khác: các dây tín hiệu nối giữa hai linh kiện là một thành phần gây nhiễu khơng
hề nhỏ khi thi cơng.

Hình 10: Chọn IC tích hợp single-chip

-

Chọn nguồn cung cấp có giá trị nhỏ nếu IC có thể chạy được: cơng suất
nhiễn tỉ lệ với bình phương biên độ điện áp :P=VI=V 2Z. Bởi vậy thay vì dùng
nguồn 5V và dùng nguồn 3.3V thì sẽ giảm một lượng nhiễu đáng kể( thông
thường việc làm giảm được 57% nhiễu). Các hệ thống 5V được thay thế dần
bằng 3.3V, trong các ứng dụng DSP, người ta đã sử dụng VCC 2.8V hoặc 1.6V.

Hình 11: Chọn nguồn cung cấp giá trị nhỏ

-

Tụ điện Decoupling: Khi IC hoạt động, chúng chuyển đổi dòng điện ở tần số
cao, dẫn đến nhiễu chuyển mạch trong các trace/nhánh nguồn kết nối với
IC. Nhiễu này nếu khơng được kiểm sốt, sẽ dẫn đến phát xạ bức xạ và do đó là
14

EMI. Các phương pháp để giảm nhiễu của đường nguồn là đặt các tụ điện
decoupling gần các chân nguồn của IC. Và nối đất trực tiếp các tụ điện với
plane đất. Việc sử dụng plane nguồn thay vì trace nguồn cũng sẽ làm giảm
nhiễu cho nguồn.

Hình 12: Bố trí tụ Decoupling gần chân nguồn IC

-

Lọc nhiễu bằng bộ lọc LC: cuộn Ferrite bead có chức năng chặn cao tần và tụ
thì có chức năng làm mượt tín hiệu. Tuy nhiên cần chú ý là khơng đặt ferrite
bead tại đường tín hiệu có tần số cao hoặc là đường clock vì cuộn ferrite có thể
gây mất tín hiệu trên đường truyền. Thông thường người ta đặt ferrite bead tại
đường nguồn của thiết bị.

Hình 13: Bộ lọc LC

2.2.2 Chống nhiễu bằng quy trình thiết kế PCB
-

-

Định nghĩa chức năng cho các khối linh kiện: Các linh kiện phải được phân
thành các lớp như: Analog sensor, digital low speed, digital high speed, power
elements và sắp xếp chúng thành 1 nhóm. Tất cả các linh kiện cùng nhóm phải
đặt gần nhau và đường mạch in phải tối ưu hóa về độ dài. Khoảng cách linh
kiện phù hợp để có thể tích hợp tụ bypass.
Các đường tín hiệu tốc độ cao nên đặt ở trung tâm mạch in, tránh xa các góc
mạch in.

15


-

Đặt các cổng mở rộng I/O cách xa thạch anh và các khu vực hoạt động tần số
cao.
Đặt các đường mạch GND và VCC đối xứng nhau qua 2 bên PCB để giảm
nhiễu điện từ trường phát sinh

Hình 14: Thiết kế đường mạch GND và VCC

-

Thay thế các giao tiếp song song thành giao tiếp nối tiếp:

Hình 15: Giao tiếp MCU

-

Thực hiện các đường via đảm bảo đường đi hợp lý cho tín hiệu

16


Hình 16: Thiết kế lỗ via

-

Một vịng mạch kín cũng tạo nên một từ trường H, và nếu như vòng mạch kín
càng lớn thì từ trường H này càng cao.

Hình 17: Nhiễu phát xạ do vịng dây kín

Biện pháp là chúng ta sẽ bố trí các IC đồng hướng với nhau, ở giữa 2 IC nên đặt một tụ
lọc ở đó, như vậy 2 vecto từ trường H đã ngược hướng (cùng phương khác chiều) và
sẽ bị triệt tiêu lẫn nhau khơng cịn gây nhiễu nữa

17


Hình 18: Bố trí hai IC triệt tiêu nhiễu phát xạ

-

Để cho các thành phần linh kiện trong mạch không gây nhiễu cho nhau, thì rất
cần thiết phải có sự cách ly phù hợp. Ví dụ khối nguồn gây nhiễu cao, trong khi
đó các khối analog, digital cần có sự bảo vệ. Vì vậy cần phải bố trí linh kiện
theo từng khối

Hình 19: Cấu trúc bảng mạch phân chia theo nhóm chức năng

18


-

Các khối phải được cách ly về mặt “điện”. Giải pháp “Point Ground” sẽ là một
sự lựa chọn phù hợp. Các vùng MASS của các khối trên chỉ tiếp xúc với nhau

qua một điểm kết nối duy nhất, do vậy nhiễu tồn tại trong khối này sẽ khó mà
lan truyền dễ dàng sang các khối khác.

Hình 20: Point Gound

19


CHƯƠNG 3 THIẾT KẾ MẠCH SỐ MIỄN NHIỄM ĐIỆN TỪ
Chương này sẽ trình bày các đường giao thoa điện từ trong mạch số. Kỹ thuật
ghép nối các phần tử với nhau, đảm bảo tương thích và tồn vẹn tín hiệu. Ngồi ra cịn
có một số kỹ thuật phần mềm để tối ưu phần cứng, hạn chế nhiễu điện từ.
Các bộ vi xử lý là các máy tính thu nhỏ, các mạch số được xây dựng từ các vi
mạch này dễ bị ảnh hưởng bởi sự thay đổi nhanh của tín hiệu, dễ gây ra các tính tốn
sai lệch. Vì vậy yêu cầu phải có thành phần hạn chế sự ảnh hưởng điện từ từ các phần
tử bên ngoài lên các vi mạch số.

3.1 Các đường giao thoa điện từ
Hầu hết các can thiệp điện từ trong các mạch số đều tham chiếu về điện thế đất,
cho dù đó là kiểu đồng nhất RF hay là quá độ tín hiệu, và gây ảnh hưởng đến các nút
nhạy nhiễu. Điều này xảy ra do có một trở kháng cao khi chuyển từ kiểu đồng nhất
sang kiểu sai phân do việc bố trí đường mạch in. Giao thoa kiểu sai phân sẽ không lan
truyền từ bên ngoài vào mạch theo các giao diện ngoại vi. Vì vậy, đầu tiên cần tập
trung vào việc bố trí đường mạch in để giảm thiểu việc chuyển đổi từ kiểu đồng nhất
sang kiểu sai phân, sử dụng các đường nối đất thích hợp; thứ hai thực hiện các thiết kế
cơ khí để tránh dịng giao thoa với đường nối đất từ các mạch logic. Đặt các bộ lọc tại
các ngoại vi hoặc cách ly để đảm bảo một dịng dẫn an tồn đối với các giao thoa tín
hiệu.
Một mạch số điển hình thường bao gồm các khối mạch: nguồn cấp điện, giao
tiếp điều khiển, bảng mạch xử lý, các kết nối bên trong và bên ngồi có thể hoạt động

ở tần số cao ở trường hợp quá độ như bố trí trong hình vẽ 3.1.

Hình 21: Cấu trúc mạch tần số cao: quá độ

20


Tại các đường mạch tham chiếu đất 0V sẽ xuất hiện mạng lớn các điện cảm kết
hợp với các điện dung của đường dây. Nếu có một nền 0V bao phủ thì cảm kháng
đường dây sẽ thấp, tuy nhiên tổng dung kháng sẽ cao hơn. Một dòng quá độ kiểu đồng
nhất xuất hiện ở nguồn cung cấp có thể đi qua đường nối đất 0V, tạo ra một sự thay đổi
đột ngột đi qua bất kỳ hay tất cả các đường mạch như ở hình 3.1:
-

Đi qua cuộn sơ cấp và thứ cấp của nguồn đến đất 0V hoặc đi qua các thành
phần mạch rồi đi về đất.
Giống như ở trên, nhưng đi đến các ngoại vi.
Đi trực tiếp xuống đất, sau đó vượt qua các điện dung ghép và đến các ngoại
vi.

Ngồi ra, một sự phóng điện có thể xảy ra tại bất kỳ tiếp xúc nào của các thiết
bị. Các trường hợp xảy ra như được mô tả ở hình 3.2 là tại các kết nối điều khiển (bàn
phím), các cáp nối bên ngồi và các đầu kim loại có thể xâm nhập. Sự phóng điện cho
các đối tượng dẫn điện gần đó sinh ra dịng điện q độ cao và được dẫn vào các thiết
bị bởi các đường dẫn hoặc các ghép trở kháng chung.

Hình 22: Cấu trúc mạch tần số cao: phóng điện

Như vậy các kỹ thuật nhằm hạn chế sự quá độ và phóng điện tương tự với việc
hạn chế sự phát xạ RF, và các thành phần được sử dụng giống nhau cho cùng mục

đích. u cầu đặt ra là có thành phần hấp thụ hoặc chuyển tiếp các dòng quá độ và
dòng sinh ra do phóng điện trực tiếp xuống đất như hình 3.3.

21


Hình 23: Bảo vệ dịng q độ và dịng phóng điện

Để hạn chế ảnh hưởng của sự phóng điện là phải có một bề mặt cách cách ly,
nghĩa là che chắn xung quanh mạch số bằng các hợp chất cách điện. Trong kỹ thuật
thiết kế đường mạch, để hạn chế dòng quá độ, cần đảm bảo khoảng cách giữa các
đường mạch in ít nhất là 2mm và khoảng 6mm với các bề mặt bên ngoài. Ngoài ra cần
thực hiện các kỹ thuật:
-

Đặt các giao diện ngoại vi gần với nhau.
Lọc tất cả các tín hiệu tại các giao tiếp ngoại vi.
Cách ly các giao tiếp nhạy điện bằng các ghép nối ferrit, quang…
Sử dụng cáp nối đất với các giao diện phát xạ.
Bọc chắn cách ly với các điểm bức xạ điện từ bên ngồi.

Ví dụ về cách ly và đường mạch in với các bàn phím như ở hình 3.4.

Hình 24: Cách ly đất với màn bàn phím

22


3.2 Bộ định thời Watchdog
Sử dụng bộ định thời WD để khắc phục sự mất kiểm sốt chương trình, đảm

bảo độ tin cậy của sản phẩm, hạn chế các điểm vượt ngưỡng biên độ gây ra do lặp
chương trình trong các mạch lập trình cứng.
Kỹ thuật thiết kế mạch có thể hạn chế tối đa biên độ tín hiệu gây nhiễn và kiểm
soát thành phần ảnh hưởng làm sai lệch hoạt động của các mạch vi xử lý. Tuy nhiên,
do sự trùng hợp ngẫu nhiên của các tín hiệu có biên độ cao tại một số thời điểm có thể
gây sai lệch tín hiệu trong việc chuyển tiếp tín hiệu. Một giải pháp an toàn nữa để đảm
bảo sự tin cậy của bộ vi xử lý là dựa trên việc chấp nhận rằng chương trình phần mềm
sẽ thường xuyên bị gây lỗi, và sẽ cung cấp một cơng cụ có thể tự động khơi phục lại
hoạt động của chương trình, đó là bộ định thời Watchdog.
Nguyên tắc hoạt động dựa trên việc chương trình điều khiển sẽ rơi vào vịng lặp
vô tận vô nghĩa khi vi mạch bị gây nhiễu bởi các giao thoa điện từ. Lúc đó bộ định
thời sẽ khơng được kích hoạt theo chu kỳ cài đặt, và sẽ yêu cầu vi xử lý thực hiện một
thao tác cụ thể, đơn giản bất kể chương trình đang được phục vụ, để thiết lập lại địa
chỉ chương trình. Hoạt động này được mơ tả ở sơ đồ hình 3.5 và giản đồ xung kích
hoạt định thời được mơ tải ở hình 3.6.

Hình 25: Hoạt động của bố định thời Watchdog

23


Hình 26: Giản đồ xung hoạt động của bộ định thời Watchdog

3.3 Kỹ thuật phần mềm hỗ trợ phần cứng
Một số các kỹ thuật hạn chế sự can thiệp còn có thể được thực hiện bởi phần
mềm nhằm xác định dữ liệu và sửa lỗi hiệu quả. Việc sử dụng phần mềm linh hoạt sẽ
làm giảm và đơn giản phần cứng, góp phần làm giảm sự ảnh hưởng điện tử của các
phần tử mạch số. Một số kỹ thuật phần mềm nhằm nâng cao khả năng miễn nhiễm
điện từ là:
-

Kiểm tra kiểu và phạm vi của tất cả dữ liệu đầu vào.
Lấy dữ liệu đầu vào nhiều lần để xác nhận độ tin cậy của tín hiệu.
Kết hợp kiểm tra tính chẵn lẻ và tính tổng trong kỹ thuật truyền số liệu.
Bảo vệ các khối dữ liệu trong các bộ nhớ ổn định với thuật tốn có khả năng
dị tìm và hiệu chỉnh lỗi.
Dựa vào mức thay vì vào các tín hiệu ngắt cạnh.
Định kỳ tái tạo giao diện lập trình chip.

Khi có lỗi xảy ra, thường rất khó để xác định lỗi thật sự. Kết nối với bộ thử
nghiệm trên mạch đang hoạt động khơng được khuyến khích vì gây ảnh hưởng đến các
khớp nối. Thông thường sẽ dùng khả năng suy luận để chuẩn đốn tình trạng hệ thống
khi không can thiệp được vào các giao I/O hoặc các đường bus. Nếu có một số chân
I/O dành riêng cho việc kiểm tra thì sẽ dễ dàng hơn. Hoặc lựa chọn việc sử dụng bộ
nhớ không bay hơi để có thể lưu trữ các chuẩn đốn, nhằm phục hồi lại chương trình
sau khi bị tác động sai lệch. Việc bảo vệ các bộ nhớ không sử dụng được mô tả như ở
hình 3.7 bằng cách sử dụng các lệnh NOP.

24


Hình 27: Bảo vệ bố nhớ rỗi với lệnh NOPs

25