THIẾT KẾ HỆ THỐNG SỐ pot

THIẾT KẾ HỆ THỐNG SỐ
30 tiết lý thuyết + 30 tiết thực hành

NỘI DUNG MÔN HỌC

Chương 1: Tổng quan về vi mạch số lập trình được

Chương 2:Cấu trúc của FPGA

Chương 3:Cấu trúc của CPLD

Chương 4:Thiết kế ứng dụng với CPLD và FPGA

Tài liệu tham khảo

Giáo trình thiết kế hệ thống số - Khoa Điện tử, ĐH
Công Nghiệp.

Thiết kế logic sô – Học viện kỹ thuật quân sự.

Digital design, principles and practices – John F.
Wakerly.

CHƯƠNG 1: TỔNG QUAN VỀ VI MẠCH SỐ LẬP TRÌNH ĐƯỢC

Các khái niệm cơ bản

Lịch sử phát triển của vi mạch số lập trình được.

Phân loại vi mạch số lập trình được.


Cấu trúc cơ bản của các họ vi mạch số lập trình được

Transitor
Là linh kiện bán dẫn có khả năng làm việc như một
công tắc bật tắt hoặc dùng để khuếch đại tín hiệu.
Transitor là phần tử cơ bản của mọi vi mạch số tích
hợp, từ các cổng logic đơn giản AND, OR, NOT đến
các loại phức tạp như các mạch điều khiển ngoại vi, vi
điều khiển, vi xử lý…

Cấu trúc transitor lưỡng cực BJTS, đơn cực FETs,
diode

Vi mạch tích hợp
Còn được gọi là IC – Intergrated Circuits, chip, là cấu
trúc mạch điện được thu nhỏ bằng cách tích hợp chủ
yếu từ các transitor với mật độ cao, ngoài ra còn có
thể có các linh kiện điện thụ động khác trên một khối
bán dẫn mỏng dùng để thực hiện một chức năng nào
đó

Lịch sử phát triển của các vi mạch
số

Vi mạch tích hợp ra đời từ những năm
1960s

Vi mạch cỡ nhỏ SSI (Small scale
integration), có hàng chục transitor trong

một vi mạch.

- Vi mạch cỡ vừa MSI (Medium scale
integration), có hàng trăm transitor trong
một vi mạch.

- Vi mạch cỡ lớn LSI (Large scale
integration), có hàng ngàn đến hàng chục
ngàn transitor trong một vi mạch.

Lịch sử phát triển của các vi mạch
số

Vi mạch cực lớn VLSI (Very large scale integration),
có hàng vạn, hàng triệu, hàng chục triệu transitor và
lớn hơn trong một vi mạch.

Vi mạch siêu lớn ULSI (Ultra large scale intergration),
vi mạch có độ tích hợp với mức độ hàng triệu transitor
trở lên.

WSI (Wafer-scale-Intergration) là giải pháp tích hợp
nhiều vi mạch chức năng trên một tấm silicon (wafer)
để tăng hiệu suất cũng như giảm giá thành sản phẩm,
ví dụ hệ vi xử lý nhiều nhân được tích hợp bằng WSI.

SoC (System-on-a-Chip) Khái niệm chỉ một hệ tính
toán, xử lý mà tất cả các khối chức năng số và cả
tương tự được thiết kế để tích hợp vào trong một chip
đơn.

Các cổng logic cơ bản

Cổng logic hay logic gate là cấu trúc mạch điện (sơ đồ
khối hình ) được lắp ráp từ các linh kiện điện tử để
thực hiện chức năng của các hàm logic cơ bản

Mọi mạch logic đều có thể được xây dựng từ các cổng
logic cơ bản

Cổng đảo (NOT)
Y = NOT(X)
X ở mức thấp thì Y ở mức cao và ngược lại X ở mức cao
thì Y ở mức thấp
Ký hiệu :

Tham số thời gian của cổng đảo
Trễ lan truyền Tpd (Propagation
delay) là thời gian tối thiểu kể từ
thời điểm bắt đầu xảy ra sự thay
đổi từ đầu vào X cho tới khi sự
thay đổi này tạo ra thay đổi xác
định tại đầu ra Y
Tcd (Contamination delay) là
khoảng thời gian kể từ thời điểm
xuất hiện sự thay đổi của đầu
vào X cho tới khi đầu ra Y bắt
đầu xảy ra sự mất ổn định.

Cổng và (AND)


C = a and b
a b c
0 0 0
0 1 0
1 0 0
1 1 1

Cổng hoặc (OR)

c = a or b
a b c
0 0 0
0 1 1
1 0 1
1 1 1

Các phần tử nhớ cơ bản

D-flip flop

Đồ thị thời gian của D – flip flop và D - latch

Tham số thời gian của D- flip flop
T
setup
: là khoảng thời gian cần thiết cần giữ ổn định
đầu vào trước sườn tích cực của xung nhịp Clock
T
hold

: Là khoảng thời gian tối thiểu cần giữ ổn định dữ
liệu đầu vào sau sườn tích cực của xung nhịp Clock.

RS – flip flop

JK – flip flop

T – flip flop

Phân loại mạch logic

Mạch logic tổ hợp (Combinational logic
circuit) là mạch mà giá trị tổ hợp tín hiệu ra
tại một thời điểm chỉ phụ thuộc vào giá trị
tổ hợp tín hiệu vào tại thời điểm đó.

Mạch logic dãy (Sequential logic circuits)
còn được gọi là mạch logic tuần tự là mạch
số mà tín hiệu ra tại một thời điểm không
những phụ thuộc vào tổ hợp tín hiệu đầu
vào tại thời điểm đó mà còn phụ thuộc vào
tín hiệu vào tại các thời điểm trước đó.

Tham số thời gian của mạch tổ hợp

Tham số thời gian trễ Tdelay là khoảng thời gian lớn
nhất kể từ thời điểm xác định tất cả các giá trị đầu
vào cho tới thời điểm tất cả các kết quả ở đầu ra trở
nên ổn định.

Tham số thời gian của mạch tuần tự

Khác so với mạch tổ hợp, tham số thời gian của mạch
tuần tự phụ thuộc vào:
- Thời gian trễ của mạch tổ hợp (Td)
- Thời gian thiết lập của các flip flop (Ts)
- Thời gian cần thiết để đầu ra Q xác định sau thời gian
kích hoạt của xung clock (Tclk_q)

Trình tự thiết kế mạch logic
Đưa ra các yêu cầu kỹ thuật
Xác định các đầu vào, đầu ra
Lập bảng chân lý
Chuyển thành phương trình logic
Thiết kế dùng các cổng
Mô phỏng các cổng
Xây dựng mạch
Kiểm tra, gỡ lỗi
Có thể
làm tự
động

Các công nghệ thiết kế mạch logic
số

Thiết kế thủ công: chỉ áp dụng cho những
mạch đơn giản

Thiết kế có sự hỗ trợ của máy tính: áp
dụng cho những mạch phức tạp có thể lên

đến hàng tỷ transistor.

Full-custom ASIC: là quy trình thiết kế IC
có mức độ chi tiết cao nhất nhằm thu được
sản phẩm có hiệu quả làm việc cao nhất
trong khi vẫn đạt tối ưu về mặt tài nguyên
trên nền một công nghệ bán dẫn nhất định