Thực hiện khối tách biên ảnh trên FPGA

Trần Nhật Tin, Lê Thanh Lâm, Huỳnh Việt Thắng

20

THỰC HIỆN KHỐI TÁCH BIÊN ẢNH TRÊN FPGA
IMPLEMENTATION OF AN EDGE DETECTION MODULE ON FPGA
Trần Nhật Tin, Lê Thanh Lâm, Huỳnh Việt Thắng
Trường Đại học Bách khoa, Đại học Đà Nẵng; Email:
Tóm tắt - Bài báo này trình bày một ứng dụng của công nghệ
FPGA và công cụ hỗ trợ phát triển Xilinx System Generator trong
thiết kế và phát triển thuật tốn tách biên ảnh trên phần cứng cấu
hình lại FPGA. Bài báo trình bày quy trình thiết kế và đánh giá hai
bộ tách biên ảnh thông dụng sử dụng mặt nạ Sobel và Prewitt trên
phần mềm Matlab Simulink và trên board mạch Virtex-5 FPGA của
Xilinx. Thơng qua ví dụ thiết kế này, một quy trình đồng thiết kế và
kiểm tra trên phần mềm và phần cứng cho các ứng dụng xử lý tín
hiệu trên FPGA được trình bày, giúp ích cho việc phát triển nhanh
các thuật tốn xử lý tín hiệu và các ứng dụng liên quan trên FPGA.

Abstract - This paper presents an application of the FPGA and the
Xilinx System Generator tool in designing and developing the edge
detection algorithm on the FPGA hardware platform. The paper
shows the process of designing and evaluating the two edge
detectors using Sobel and Prewitt masks on both Matlab Simulink
and Virtex-5 FPGA boards. This example illustrates the process of
co-designing and monitoring software and hardware for the FPGA
digital signal processing applications, helping to accelerate the
signal processing algorithms and the FPGA-related applications.

Từ khóa - edge detection; FPGA; system generator; DSP; Xilinx;
hardware implementation.

Key words - edge detection; FPGA; system generator; DSP;
Xilinx; hardware implementation.

1. Đặt vấn đề
Ngày nay, công nghệ xử lý hình ảnh đang được ứng
dụng rộng rãi trong nhiều lĩnh vực như y học, an ninh, giao
thông, bảo mật, cũng như trong lĩnh vực tự động hóa. Các
ứng dụng của xử lý ảnh trong chẩn đoán y học dựa vào các
thiết bị phần cứng đa dạng như máy chụp cắt lớp, máy chụp
cộng hưởng từ, máy siêu âm, máy điện tim. Trong an ninh,
xử lý ảnh hỗ trợ phát hiện chuyển động, giúp cảnh báo xâm
phạm, phát hiện các tình huống bất thường dựa trên nhận
dạng cử động của cơ thể người. Trong giao thông, việc thu
thập và xử lý tín hiệu hình ảnh từ camera giúp theo dõi
lượng xe lưu thông trên đường nhằm cảnh báo sớm tình
trạng ùn tắc, ghi nhận các trường hợp vi phạm giao thông,
chụp và truy xuất số xe vi phạm để xử lí. Có thể nói, kỹ
thuật xử lý ảnh đã và đang đóng vai trị cực kỳ quan trọng
và đang hiện hữu rộng khắp trong các hệ thống điện tử
thơng minh có trên thị trường. Ngày nay, u cầu sử dụng
các thiết bị nhúng thơng minh tích hợp kỹ thuật xử lý ảnh
nâng cao đang gia tăng nhanh chóng. Điều này địi hỏi sự
tích hợp của các kỹ thuật xử lý ảnh trên các hệ thống nhúng
để đạt được những yêu cầu khắt khe về công suất tiêu thụ,
tốc độ xử lý, tài nguyên phần cứng và thời gian phát triển
sản phẩm.
Có nhiều bước xử lý khác nhau được thực hiện trong một
hệ thống xử lý ảnh, trong đó tách biên ảnh (Edge Detection)
[1] là một trong những bước xử lý đầu tiên nhằm trích rút

các đặc trưng mong muốn của đối tượng từ dữ liệu ảnh số
hóa. Kỹ thuật tách biên ảnh được thực hiện bằng phép nhân
chập hai chiều giữa một mặt nạ được định nghĩa trước với
bức ảnh muốn tách biên. Tùy thuộc vào loại mặt nạ được sử
dụng, các bộ tách biên ảnh được phân chia thành tách biên
ảnh sử dụng toán tử Sobel, Prewitt, hay Roberts [1]. Thách
thức đặt ra là làm thế nào để có thể thực thi các kỹ thuật tách
biên ảnh này cũng như các kỹ thuật xử lý ảnh khác một cách
hiệu quả trên các phần cứng và hệ thống nhúng.
Trong bối cảnh đó, cơng nghệ FPGA (Field
Programmable Gate Array) cho phép thiết kế và thực thi
các hệ thống số với tốc độ cao, công suất tiêu thụ thấp, đồng
thời cho phép tái cấu hình và cấu hình động từng phần. Các

ứng dụng điển hình của FPGA là sử dụng FPGA như một
bộ tăng tốc phần cứng (hardware-accelerator) trong các hệ
thống tính tốn hiệu năng cao, hoặc sử dụng FPGA để thiết
kế và phát triển hệ thống nhúng.
Cùng với sự ra đời của các dịng sản phẩm chip FPGA
mới có mật độ tích hợp ngày càng cao và cơng suất tiêu thụ
cực thấp, các công cụ phần mềm hỗ trợ thiết kế đi kèm cho
FPGA cũng được các hãng sản xuất FPGA chú trọng phát
triển với mục tiêu giúp người dùng giảm thiểu thời gian
thiết kế và phát triển sản phẩm. Hai công cụ tiêu biểu của
hãng Xilinx [2] – một trong những hãng sản xuất FPGA
hàng đầu thế giới – là Embedded Development Kit (EDK)
cho phép phát triển hệ thống nhúng và Xilinx System
Generator (XSG) [3] cho phép phát triển nhanh các ứng
dụng xử lý tín hiệu (bao gồm cả xử lý ảnh) trên các board
phát triển FPGA của Xilinx [4, 5].

Bài báo này sẽ trình bày việc thực thi và đánh giá bộ
tách biên ảnh sử dụng hai mặt nạ thông dụng là mặt nạ
Sobel và mặt nạ Prewitt trên FPGA của hãng Xilinx sử
dụng công cụ XSG. Khác với nghiên cứu được công bố
trong [5], nghiên cứu của chúng tôi thực hiện so sánh hiệu
năng của hai loại mặt nạ thơng dụng được sử dụng trong
bài tốn tách biên ảnh, cũng như nghiên cứu của chúng tơi
trình bày chi tiết quy trình đồng thiết kế trên phần mềm và
phần cứng (software-hardware co-design) sử dụng XSG
cùng các kết quả phân tích và đánh giá chi tiết.
Nội dung bài báo được sắp xếp theo trình tự sau đây.
Phần 2 trình bày cơ sở lý thuyết của kỹ thuật tách biên ảnh
và các công cụ phần mềm sử dụng trong thiết kế bao gồm
XSG và Matlab Simulink. Phần 3 trình bày chi tiết kiến
trúc của bộ tách biên ảnh được thực hiện trong XSG. Phần
4 trình bày các kết quả mô phỏng trên phần mềm và thực
thi trên phần cứng cùng các đánh giá về tài nguyên và công
suất tiêu thụ. Cuối cùng, một số kết luận và hướng nghiên
cứu tiếp theo được đưa ra ở Phần 5.
2. Cơ sở lý thuyết
Phần này sẽ giới thiệu khái quát các cơ sở lý thuyết liên
quan, làm tiền đề cho việc thiết kế và thực thi bộ tách biên


TẠP CHÍ KHOA HỌC VÀ CƠNG NGHỆ, ĐẠI HỌC ĐÀ NẴNG - SỐ 9(82).2014 (ISSN 1859-1531)

ảnh trên FPGA sử dụng cơng cụ Xilinx System Generator
được trình bày ở các phần sau.
2.1. Kỹ thuật tách biên ảnh dựa trên gradient
Như đã đề cập ở Phần I, tách biên ảnh được thực hiện

bằng phép nhân chập hai chiều giữa một mặt nạ được với
kích thước và các hệ số được định nghĩa trước với bức ảnh
đầu vào muốn tách biên. Một điểm được coi là điểm biên
nếu có sự thay đổi nhanh hoặc đột ngột về mức xám.
Đường biên là tập hợp các điểm biên liên tiếp và là một
loại đặc trưng cục bộ tiêu biểu trong phân tích và nhận dạng
ảnh, có ý nghĩa quan trọng trong phân vùng ảnh. Nhận dạng
biên dựa trên gradient là một kỹ thuật thường được sử
dụng. Phương pháp gradient [1] là phương pháp dò biên
cục bộ (phương pháp tìm biên trực tiếp) dựa theo đạo hàm
cực đại bậc nhất. Gradient được hiểu là một vectơ có các
thành phần biểu thị tốc độ thay đổi giá trị cường độ
sáng của điểm ảnh theo hai hướng x (hướng ngang) và y
(hướng dọc).
Trong phương pháp gradient, hai toán tử Sobel và
Prewitt (còn được gọi là mặt nạ Sobel và Prewitt) được sử
dụng phổ biến. Trong nghiên cứu này, chúng tơi lựa chọn
sử dụng mặt nạ có kích thước 3x3. Với kích thước mặt nạ
đã lựa chọn, các hệ số của bộ lọc Sobel được cho theo biểu
thức (1) và các hệ số của bộ lọc Prewitt được cho trong biểu
thức (2).
 1 0 1
 1 2 1
Gx   2 0 2 ; Gy   0 0 0 
(1)
 1 0 1
 1 2 1





 1 0 1
 1 1 1
Gx   1 0 1 ; Gy   0 0 0 
(2)
 1 0 1
 1 1 1




Trong các biểu thức (1) và (2), Gx và Gy lần lượt là các
thành phần mặt nạ nhạy với những thay đổi theo phương x
và y tương ứng. Hai mặt nạ này sẽ lần lượt được dịch
chuyển trên toàn bộ bức ảnh cần tách biên để thực hiện
phép nhân chập 2 chiều cho toàn bộ các điểm ảnh. Kết quả
tách biên theo cả hai phương x và y sẽ là kết hợp kết quả
từ cả hai thành phần, được cho theo công thức (3). Trong
thực tế, để đơn giản hóa việc tính tốn, cơng thức (4)
thường được sử dụng để xấp xỉ giá trị điểm biên thay cho
công thức (3).
G = (Gx2 + Gy2) 1/2
(3)
G = |Gx| + |Gy|
(4)
2.2. Công cụ Xilinx System Generator (XSG)
Xilinx System Generator (XSG) là công cụ phát triển
hệ thống cho FPGA, cho phép thiết kế hệ thống số trên
FPGA ở dạng các khối, và hỗ trợ mô phỏng, debug, tạo
code để nạp vào FPGA hoặc kết hợp vào những ứng dụng

lớn hơn. XSG được xây dựng như một Blockset của
Simulink trong môi trường MATLAB. Do đó, XSG thừa
hưởng tất cả các ưu điểm của Simulink trong việc xây dựng
hệ thống và mô phỏng. XSG còn sử dụng thư viện của
LogicCore để xây dựng các block của mình. Trong thư viện
của XSG có tất cả các khối thực hiện các chức năng từ cơ
bản như cộng, trừ, nhân, các khối logic..v..v, cho đến
những thiết kế phức tạp hơn hướng đến xử lý tín hiệu số
như bộ lọc số, phép nhân chập, cũng như khả năng tích hợp

21

các loại bộ nhớ được hỗ trợ cho FPGA như SinglePort
RAM, DualPort RAM, FIFOs [3].
Bên cạnh đó, thư viện Simulink của XSG chứa 2 thư
viện: Xilinx Blocksets và Xilinx Reference Blocksets.
Trong đó thư viện “Xilinx Blocksets” chứa các khối chức
năng đơn giản như: thanh ghi, bộ cộng, delay, các hàm toán
học đơn giản, ROM, các bộ lọc FIR, bộ nhớ đệm FIFO.
Thư viện “Xilinx Reference Blocksets” chứa các khối
chuẩn. Các khối này tương đối phức tạp và có thể sử dụng
với các mục đích xác định khác nhau như: các bộ tính FFT,
DFT… rất phù hợp cho thực hiện các hệ thống xử lý tín
hiệu số trên FPGA [3, 4].
3. Thực hiện khối tách biên ảnh trên FPGA sử dụng
Xilinx System Generator
3.1. Sơ đồ khối tổng quát hệ thống
Hình 1 trình bày sơ đồ khối tổng quát của hệ thống thực
thi thuật toán tách biên ảnh dựa trên mặt nạ 3x3 được thực
hiện trong MATLAB kết hợp XSG. Trong sơ đồ khối này,

Image Source khối nhận bức ảnh đầu vào bất kì có thể là
ảnh màu hay ảnh đa cấp xám (gray scale), Image Preprocessing Unit là khối tiền xử lý ảnh được thực hiện trong
môi trường MATLAB, tương tự khối Image Postprocessing Unit thực thi các thao tác hậu xử lý ảnh sau khi
nhận được dữ liệu đầu ra từ khối tách biên ảnh để
hiển thị ảnh đã được tách biên lên của sổ của MATLAB sử
dụng Image Vỉewer. Tất cả các khối Image Source, Image
Pre-processing Unit và Image Post-processing Unit đều
được thực hiện bên trong môi trường MATLAB Simulink.
Using MATLAB
Image source

Image preproscessing unit

Using XSG
Edge detection
module

Using MATLAB
Image postprocessing
unit

Image viewer

Hình 1. Sơ đồ khối tổng quát hệ thống tách biên ảnh sử dụng
Xilinx System Generator và MATLAB Simulink

Khối quan trọng nhất của hệ thống được thiết kế là Edge
Detection Module thực hiện chức năng tách biên ảnh sử
dụng mặt nạ đã được xác định trước, đây là khối được thiết
kế, tổng hợp, mô phỏng và thực thi trên phần cứng FPGA

sử dụng công cụ XSG.
Trong phạm vi của nghiên cứu này, chúng tôi sử dụng
phần mềm MATLAB R2010b, đi kèm với Simulink và
Fixed-Point Toolbox, môi trường thiết kế Xilinx ISE
Design 13.2 có tích hợp bộ cơng cụ Xilinx System
Generator. Tất cả các phần mềm này chạy trên nền hệ điều
hành Windows 7 phiên bản 32-bit.
3.2. Thiết kế các khối tiền xử lý và hậu xử lý
Nhiệm vụ của hai khối tiền xử lý và hậu xử lý là đảm
bảo sự tương thích về định dạng dữ liệu giữa bức ảnh đầu
vào và bức ảnh sau khi xử lý với khối tách biên trong XSG.
Sơ đồ của hai khối tiền xử lý ảnh (Image Pre-processing
Unit) và hậu xử lý ảnh (Image Post-processing Unit) lần
lượt được trình bày trên Hình 2 và Hình 3.
Trong khối tiền xử lý ảnh (Hình 2), ảnh đầu vào có thể
là ảnh màu RGB hay ảnh đa cấp xám sẽ được đọc vào từ
file ảnh với kích thước được lựa chọn là 256x256 điểm ảnh.


Trần Nhật Tin, Lê Thanh Lâm, Huỳnh Việt Thắng

22

Ảnh này sau đó sẽ được cho đi qua khối chuyển đổi không
gian màu để đảm bảo bức ảnh đưa vào xử lý trong khối tách
biên luôn là ảnh đa cấp xám. Các khối tiếp theo thực hiện
chuyển đổi bức ảnh ở dạng hai chiều thành dạng biểu diễn
một chiều để tuần tự đưa các điểm ảnh vào xử lý trong khối
tách biên. Trong khối hậu xử lý ảnh (Hình 3), quá trình
ngược lại được thực hiện để chuyển dữ liệu ảnh nối tiếp tại

đầu ra của khối tách biên thành biểu diễn bức ảnh hai chiều
và đưa ra hiển thị kết quả tách biên trong cửa sổ đồ họa của
MATLAB.

sở lý thuyết đã được trình bày ở các biểu thức (1)-(4) trong
Phần 2.

Hình 5. Chi tiết Edge Detection Module thực hiện trong XSG

Hình 2. Khối tiền xử lý ảnh (Image Pre-processing Unit)

Hình 6. Sơ đồ chi tiết thực hiện các mặt nạ theo phương ngang
(Horizontal) và phương dọc (Vertical) trong XSG

4. Kết quả tổng hợp trên phần cứng và đánh giá
4.1. Kết quả tổng hợp thiết kế trên phần cứng
Hình 3. Khối hậu xử lý ảnh (Image Post-processing Unit)

3.3. Thiết kế khối tách biên ảnh
INPUT IMAGE

FPGA Virtex5
xc5vlx110t-1ff1136
HORIZONTAL GRADIENT

VERTICAL GRADIENT

GRADIENT COMBINING

THRESHOLD

OUTPUT IMAGE

Hình 4. Sơ đồ khối tổng quát của Edge Detection Module

Hình 7. Sơ đồ kết nối giữa board FPGA Virtex-5 với máy tính
thực hiện đồng mơ phỏng phần mềm và phần cứng

Các Hình 4, 5 và 6 trình bày chi tiết quá trình thiết kế
và thực hiện bộ tách biên ảnh trong môi trường MATLAB
Simulink sử dụng Xilinx System Generator. Hai bộ lọc tách
biên ảnh thông dụng sẽ được thử nghiệm và đánh giá là bộ
lọc Sobel và bộ lọc Prewitt có kích thước 3x3. Về cơ bản
hai bộ lọc này chỉ khác nhau ở hệ số cụ thể của mỗi bộ lọc,
nên cấu trúc phần cứng thực thi cả hai bộ lọc về nguyên tắc
là giống nhau. Quá trình thực thi bộ tách biên ảnh trình bày
trong các Hình 5 và 6 phản ảnh rõ ràng và phù hợp với cơ

Chúng tôi thực hiện tổng hợp thiết kế hai bộ tách biên
ảnh đã trình bày trong phần trước cho FPGA của Xilinx để
đánh giá tài nguyên phần cứng, công suất tiêu thụ cũng như
để thực hiện việc đồng mô phỏng trên phần mềm và phần
cứng. Để thực hiện việc đánh giá này, chúng tơi lựa chọn
loại FPGA có sẵn trên thị trường của hãng Xilinx: Virtex5 XC5VLX110T-1FF1136. Kết quả tổng hợp trên phần
cứng FPGA được trình bày trong các Bảng 1. Dựa vào số
liệu từ Bảng 1 nhận thấy bộ lọc Sobel tiêu tốn ít tài nguyên


TẠP CHÍ KHOA HỌC VÀ CƠNG NGHỆ, ĐẠI HỌC ĐÀ NẴNG - SỐ 9(82).2014 (ISSN 1859-1531)

hơn so với bộ lọc Prewitt. Dự đốn rằng có thể các phép
tốn nhân với các hệ số “+2” và “-2” trong mặt nạ Sobel đã
được thực hiện bằng các phép dịch bit, vì vậy sẽ tiết kiệm
được tài nguyên hơn. Do các báo cáo tổng hợp phần cứng
của Xilinx bị giới hạn nên việc phân tích sâu hơn khơng dễ
dàng thực hiện, và vì vậy đây sẽ là một vấn đề cần được
tìm hiểu trong nghiên cứu tiếp theo.
Bảng 1. Ước lượng tài nguyên phần cứng của các bộ tách biên
Sobel và Prewitt trên board Virtex-5 XC5VLX110T.

Slices
FFs
LUTs
IOBs
DSP48s

Phần cứng sử dụng
Sobel
Prewitt
252
301
458
782
496
658
16
16
18
18

Một thông số khác rất quan trọng để đánh giá thiết kế
trên FPGA là công suất tiêu thụ. Chúng tôi sử dụng công
cụ Xilinx XPower Analyzer để ước lượng công suất tiêu
thụ trên phần cứng của từng bộ lọc Sobel và Prewitt. Tổng
công suất tiêu thụ của các thiết kế lần lượt là 1.062W và
1.065W, tương ứng khi sử dụng các bộ lọc Sobel và
Prewitt. Điều này nói lên được bộ lọc Sobel tiêu tốn ít công
suất hơn so với Prewitt. Kết quả ước lượng cơng suất hồn
tồn phù hợp với kết quả ước lượng tài nguyên phần cứng
đã trình bày ở trên, thiết kế càng tốn nhiều tài ngun thì
cơng suất tiêu thụ sẽ lớn hơn.
4.2. Kết quả tách biên bằng phần mềm và chạy kiểm tra
thực tế trên phần cứng FPGA
Chúng tôi thực hiện đồng mô phỏng phần mềm và phần
cứng (hardware-software co-design) trong Simulink để
đánh giá kết quả tách biên ảnh. Board mạch FPGA được sử
dụng là Virtex-5 XUP xc5vlx110t-1ff1136, sơ đồ kết nối
giữa phần mềm MATLAB Simulink và phần cứng FPGA
được minh họa trên Hình 7.

Hình 9. Kết quả ảnh tách biên sử dụng bộ lọc Sobel,
kết quả tách biên trên phần mềm

Hình 10. Kết quả ảnh tách biên sử dụng bộ lọc Sobel,
kết quả tách biên trên phần cứng FPGA

Kết quả tách biên được trình bày trên các Hình 8, 9, 10,
11 và 12. Trong đó: Hình 8 hiển thị ảnh gốc ngõ vào (ảnh
Lena) sử dụng để tách biên cho cả hai mặt nạ Sobel và
Prewitt; Hình 9 và Hình 10 là kết quả tách biên sử dụng

mặt nạ Sobel trên phần mềm và phần cứng; Hình 11 và
Hình 12 là kết quả tách biên sử dụng mặt nạ Prewitt trên
phần mềm và phần cứng.

Hình 11. Kết quả ảnh tách biên sử dụng bộ lọc Prewitt,
kết quả tách biên trên phần mềm

Hình 8. Ảnh gốc ngõ vào

Hình 12. Kết quả ảnh tách biên sử dụng bộ lọc Prewitt,

23


Trần Nhật Tin, Lê Thanh Lâm, Huỳnh Việt Thắng

24

kết quả tách biên trên phần cứng FPGA

Hình 13. Ảnh Lena bị làm nhiễu với nhiễu “salt and pepper”

Hình 14. Ảnh nhiễu sau khi qua bộ lọc Sobel

phương pháp tách biên trực tiếp, nếu sự biến thiên độ sáng
khơng đột ngột thì biên khó tách ra hồn tồn được. Đối
với từng bộ lọc Sobel hay Prewitt, kết quả tách biên khi
thực hiện bằng phần mềm và trên phần cứng FPGA là
giống nhau. Điều này cho thấy thuật toán xây dựng trên
FPGA sử dụng cơng cụ XSG đã đảm bảo tính đúng đắn của

thiết kế. Quan sát kỹ các ảnh tách biên ở các Hình 9-12
nhận thấy rằng, bộ lọc Sobel cho kết quả tách biên tốt hơn,
có khả năng tách được nhiều chi tiết (biên) hơn so với bộ
lọc Prewitt, ví dụ trên phần mũ và tóc của Lena.
Chúng tơi cũng đã thử nghiệm hai bộ lọc với ảnh nhiễu
tại đầu vào; trong đó, ảnh bị làm nhiễu với nhiễu “salt and
pepper” (Hình 13). Kết quả thử nghiệm được trình bày trên
Hình 14 (Sobel) và Hình 15 (Prewitt). Kết quả tách biên
với ảnh bị nhiễu khi dùng bộ lọc Sobel có vẻ tốt hơn bộ lọc
Prewitt, với nhiều chi tiết biên được phát hiện hơn. Việc
thử nghiệm với các loại nhiễu khác sẽ được thực hiện trong
các nghiên cứu tiếp theo.
5. Kết luận
Bài báo đã trình bày một ứng dụng của FPGA và công
cụ hỗ trợ phát triển Xilinx System Generator trong thiết kế
và thực hiện thuật toán tách biên ảnh trên phần cứng cấu
hình lại FPGA. Trong bài báo này, một quy trình đồng thiết
kế và kiểm tra trên phần mềm, phần cứng (softwarehardware co-design) cho các ứng dụng xử lý tín hiệu trên
FPGA được trình bày tương đối hồn chỉnh. Tn theo quy
trình này, các ứng dụng xử lý tín hiệu khác (ngoài kỹ thuật
tách biên ảnh đã được khảo sát) có thể dễ dàng được thực
thi và đánh giá một cách tương tự.
Hướng nghiên cứu tiếp theo của chúng tôi bao gồm: i)
tăng tốc độ thực hiện mô phỏng trên phần mềm và tính tốn
trên phần cứng khi sử dụng XSG và Simulink, và ii) thực
hiện các thuật toán xử lý tín hiệu khác trên FPGA sử dụng
cơng cụ XSG theo quy trình đã biết.
TÀI LIỆU THAM KHẢO

Hình 15. Ảnh nhiễu sau khi qua bộ lọc Prewitt

So sánh giữa ảnh gốc (Hình 8) với các ảnh kết quả khi
thực hiện tách biên với bộ lọc Sobel (Hình 9 và 10) hay bộ
lọc Prewitt (Hình 11 và 12) thấy rằng: Phương pháp tách
biên trực tiếp dựa vào sự biến thiên mức xám của bức ảnh
theo hướng cho kết quả khá tốt, ít chịu ảnh hưởng của
nhiễu. Bên cạnh đó, ở một số chi tiết sự tách biên là chưa
rõ ràng. Điều này được giải thích là do sự hạn chế của

[1] Rafael C. Gonzalez, and Richard E. Woods, “Digital Image
Processing”, 2nd Edition, Prentice-Hall, Inc., 2002.
[2] Xilinx Inc., />[3] Xilinx Inc., “Xilinx System Generator for DSP: User Guide”,
/>_user.pdf
[4] A. Moreo, P. Lorente, F. Soto-Valles, J. Muro, C. Andres,
"Experiences on developing computer vision hardware algorithms
using Xilinx system generator", Microprocessors and Microsystems
29, pp. 411–419, 2005.
[5] Hong Nguyen, Cecile Belleudy, and Tuan Pham, "Performance and
Evaluation Sobel Edge Detection on Various Methodologies,"
International Journal of Electronics and Electrical Engineering,
Vol. 2, No. 1, pp. 15-20, March 2014.

BBT nhận bài: 01/07/2014, phản biện xong: 10/09/2014