đáp án đề thi lí thuyết tốt nghiệp khóa 3 - điện tử công nghiệp - mã đề thi dtcn - lt (19)

CỘNG HOÀ XÃ HỘI CHỦ NGHĨA VIỆT NAM
Độc lập - Tự do - Hạnh phúc
ĐÁP ÁN
ĐỀ THI TỐT NGHIỆP CAO ĐẲNG NGHỀ KHOÁ 3 (2009 - 2012)
NGHỀ: ĐIỆN TỬ CÔNG NGHIỆP
MÔN THI: LÝ THUYẾT CHUYÊN MÔN NGHỀ
Mã đề thi: DA ĐTCN - LT 19
Câu NỘI DUNG ĐIỂM
I. Phần bắt buộc
1 Xét mạch mã hóa nhị phân từ 8 sang 3 ( 8 ngõ vào, 3 ngõ ra).
Trong đó:
X
0
, X
1
, ….,X
7
là các ngõ vào tín hiệu
A, B, C là các ngõ ra
Mạch mã hóa nhị phân thực hiện biến đổi tín hiệu ngõ vào thành một từ mã nhị
phân tương ứng ở ngõ ra, cụ thể như sau
0 → 000 2 → 010 4 → 100 6 → 110
1 → 001 3 → 011 5 → 101 7 → 111
Chọn mức tác động (tích cực) ở ngõ vào là mức logic 1, ta có bảng trạng thái mô
tả hoạt động của mạch.
0,75
đ
0,5
đ
1
Giải thích bảng trạng thái: Khi một ngõ vào ở trạng thái tích cực (mức logic 1) và

các ngõ vào còn lại không được tích cực (mức logic 0) thì ngõ ra xuất hiện từ mã tương
ứng. Cụ thể là: khi ngõ vào x
0
=1 và các ngõ vào còn lại bằng không thì từ mã ở ngõ ra
là 000, khi ngõ vào x
1
=1 và các ngõ vào còn lại bằng không thì từ mã ở ngõ ra là 001,
vv…
Phương trình logic tối giản:
Sơ đồ logic
0,75
đ
2
+ Sơ đồ nguyên lý 0,5
đ
2
+ Nguyên lý làm việc
U
2a
= U
2
sin
U
2b
= U
2
sin
U
2c
= U

2
sin
Xét tại thời điểm ứng với θ
1
, điện thế tại các điểm A, B, C như sau: U
A
> U
B
>
U
C
.
Dòng điện tải đi từ điểm A đến điểm C. Diode D
1
mở cho dòng chạy qua
do đó U
F
= U
A
> U
B
> U
C
. Các Diode D
3
và D
5
bị khóa vì điện thế cực K của
chúng là (U
A

) lớn hơn điện thế cực A của chúng là (U
B
hoặc U
C
)
Diode D
2
mở cho dòng chạy qua, do đó U
G
= U
C
< U
B
< U
A
. Các diode D
4
và D
6
bị khóa vì điện thế cực K của chúng là (U
A
hoặc U
B
) lớn hơn điện thế cực
A của chúng là (U
C
)
Xét tại thời điểm ứng với θ
2
, điện thế tại các điểm A, B, C như sau: U

B
> U
C
>
U
A
.
Dòng điện tải đi từ điểm B đến điểm A. Diode D
3
mở cho dòng chạy qua
do đó U
F
= U
B
> U
C
> U
A
. Các Diode D
1
và D
5
bị khóa vì điện thế cực K của
chúng là (U
B
) lớn hơn điện thế cực A của chúng là (U
C
hoặc U
A
)

Diode D
4
mở cho dòng chạy qua, do đó U
G
= U
A
< U
C
< U
B
. Các diode D
2
và D
6
bị khóa vì điện thế cực K của chúng là (U
B
hoặc U
C
) lớn hơn điện thế cực
A của chúng là (U
A
)
Xét tại thời điểm ứng với θ
3
, điện thế tại các điểm A, B, C như sau: U
C
> U
A
>
U

B
.
0,75
đ
3
Dòng điện tải đi từ điểm C đến điểm B. Diode D
5
mở cho dòng chạy qua
do đó U
F
= U
C
> U
A
> U
B
. Các Diode D
3
và D
1
bị khóa vì điện thế cực K của
chúng là (U
C
) lớn hơn điện thế cực A của chúng là (U
B
hoặc U
A
)
Diode D
6

mở cho dòng chạy qua, do đó U
G
= U
B
< U
A
< U
C
. Các diode D
4
và D
2
bị khóa vì điện thế cực K của chúng là (U
A
hoặc U
C
) lớn hơn điện thế cực
A của chúng là (U
B
)
Như vậy:
- Dòng tải bao giờ cũng suất phát từ điểm có điện thế cao nhất tới điểm có
điện thế thấp nhất
- Mỗi diode cho dòng chảy qua trong một phần ba chu kỳ (2π/3)
- Mỗi cuộn dây thứ cấp biến áp cho dòng chay qua trong 2 lần một phần ba
chu kỳ (4π/3): 1/3 chu kỳ với diode trên và một phấn ba chu kỳ với diode dưới
- Trị tức thời điện áp tải U
d
bằng hiệu của trị tức thời điện áp của hai pha
đang cấp cho tải

- U
d
gồm 6 chỏm hình sin tạo nên.
+ Dạng sóng đầu ra trong trường hợp tải thuần trở
0,75
đ
3
- Chế độ timer 13 bít (mode 0) 0,25
đ
4
U
A
U
B
U
C
θ
1
θ
2
θ
3
U
U
d
Chế độ này nhằm tương thích vớI họ vi điều khiển trước của 8051 là 8048
(hình4.2a). Trong chế độ này thanh ghi định thờI byte cao THx được nốI tiếp vớI
5 bít thấp của thanh ghi TLx để tạo thành bộ định thờI 13 bít, 3 bít cao của TLx
không dùng.
- Chế độ timer 16 bít (mode 1)

Cũng giống như mode 0, xung đồng hồ được đưa vào cặp thanh ghi định
thời TLx/THx, khi có xung đồng hồ timer sẻ đếm lên từ 0000H, 0001H, 0002H…
Hiện tượng tràn sẻ xảy ra khi số đếm từ giá trị FFFFH chuyển sang 0000H và sẻ
làm cờ tràn bị set và timer tiếp tục đếm.
Cờ tràn là biến TFx trong thanh ghi điều khiển TCON, cờ này được đọc và
ghi bằng phần mềm. Bít có giá trị cao nhất của timer là bít 7 trong thanh ghi THx
và bít
thấp nhất blà bít 0 trong thanh ghi TLx, cặp thanh ghi định thờI TLx/THx có thể
được đọc hoặc ghi bằng phần mềm tạI bất kỳ lúc nào.
- Chế độ tự nạp lại 8 bít (mode 2)
Trong chế đọ này thanh ghi TLx là một bộ định thờI 8 bít trong khi đó
0,5
đ
0,25
đ
0,25
đ
0,25
đ
5
thanh ghi THx chứa giá trị cần nạp lại. Khi số đếm tràn từ FFH đến 00H, lúc này
không chỉ cờ tràn bị set mà giá trị của THx sẻ được nạp lạI vào TLx và quá trình
đếm vẩn tiếp tục cho đến lần tràn tiếp theo. Chế độ này rất tiện lợI do việc tràn
xảy ra sau một khoảng thờI gian xác định lặp lạI theo chu kỳ mỗI khi TMOD và
THx được khởI tạo (hình 4.2c)
- Chế độ tách biệt timer (mode 3)
Ảnh hưởng của chế độ này lên hai bộ định thờI không giống nhau. Timer 0
thì được tách ra làm hai timer 8 bít đó là TL0 và TH0 hoạt động độc lập vớI nhau
vớI hai cờ tràn tương ứng là TF0 cho TL0 và TF1 cho TH0.
Timer 1 dừng trong chế độ này nhưng có thể được khởI động bằng cách

chuyển
sang các chế độ khác, chỉ có một hạn chế là cờ tràn TF1 không bị set khi timer 1
tràn vì cờ này đã được nốI đến TH0.
Mode 3 được dùng chủ yếu để tạo ra thêm một timer 8 bít thứ ba trong
8051. Timer 1 có thể được điều khiển ON/OFF bằng cách chuyển qua lạI giữa
mode 3 và các mode khác và có thể được dùng để tạo tốc độ baud cho cổng nốI
tiếp của 8051 hoặc những yêu cầu không cần đến ngắt
Chương trình sử dụng ngắt timer tạo đồng thời hai xung vuông 1KHz
và 500 Hz tại 2 chân của vi điều khiển.
$include(reg51.inc)
ORG 0
LJMP MAIN
ORG 000BH
Ljmp timer0
ORG 0030H
MAIN:
MOV TMOD,#01H
mov tl0,#06h
MOV TH0,#0FFh
MOV IE,#82H
start:
mov r0,#0
cpl p0.0
cpl p0.1
lap1:
setb tr0
cjne r0,#1,lap1
cpl p0.0
lap2:
setb tr0

0,5
đ
1,0
đ
6
cjne r0,#2,lap2
jmp start
timer0:
jb tf0,$
clr tf0
clr tr0
inc r0
MOV TMOD,#01H
mov tl0,#06h
MOV TH0,#0FFh
RETI
end
Cộng (I)
II. Phần tự chon, do trường biên soan
Cộng (II)
Tổng cộng (I+II)
………………., ngày ……. tháng ……. năm …………

Duyệt Hội đồng thi tốt nghiệp Tiểu ban ra đề thi
7