BÁO cáo CUỐI kì môn VLSI

TRƯỜNG ĐẠI HỌC SƯ PHẠM KỸ THUẬT
TP. HỒ CHÍ MINH
KHOA ĐIỆN ĐIỆN TỬ
BỘ MƠN KỸ THUẬT MÁY TÍNH - VIỄN THÔNG

BÁO CÁO TIỂU LUẬN
MÔN HỌC: THIẾT KẾ VI MẠCH VLSI
NGÀNH CƠNG NGHỆ KỸ THUẬT MÁY TÍNH
Sinh viên:
MSSV:

PHẠM ĐÌNH TRỌNG

20119300
TP. HỒ CHÍ MINH – 12/2022

TRƯỜNG ĐẠI HỌC SƯ PHẠM KỸ THUẬT TP. HỒ
CHÍ MINH
KHOA ĐIỆN ĐIỆN TỬ


BỘ MƠN KỸ THUẬT MÁY TÍNH - VIỄN
THƠNG
BÁO CÁO TIỂU LUẬN
MÔN HỌC: THIẾT KẾ VI MẠCH VLSI

NGÀNH CÔNG NGHỆ KỸ THUẬT MÁY TÍNH

Sinh viên:

PHẠM ĐÌNH TRỌNG

MSSV: 20119300

GVHD: PGS.TS. Trương Ngọc Sơn

TP. HỒ CHÍ MINH – 12/2022

2


BẢNG PHÂN CÔNG
STT

Nội dung thực hiện

Người thực hiện

1

Làm báo cáo

Phạm Đình Trọng

2

Làm bài tập 1

Phạm Đình Trọng

3

Làm bài tập 2

Phạm Đình Trọng

4

Làm bài tập 3

Phạm Đình Trọng

5

Làm bài tập 4.1,4.2,4.3

Phạm Đình Trọng

PHIẾU ĐIỂM
Bài

Họ và tên sinh viên 1

1

Phạm Đình Trọng

2

Phạm Đình Trọng

3

Phạm Đình Trọng

4.1

Phạm Đình Trọng

4.2

Phạm Đình Trọng

4.3

Phạm Đình Trọng

MỤC LỤC

3

Họ và tên sinh viên 2


BÀI 1. MÔ PHỎNG ĐẶC TUYẾN I-V CMOS
1.1.

MỤC TIÊU
Cho nhu cầu kĩ thuật ngày càng phát triển đặt biệt là phát triển thiết

kế vi mạch. Ta thấy nhiều vi mạch thiết kế dùng những con BJT,
MOSFET để tạo. Nhưng để tiết kiệm và hiệu quả hơn thì dùng MOS đặt

biệt là dùng CMOS.
Việc xác định đặc tuyến I-V của CMOS sẽ giúp chúng ta hiểu rõ hơn
về quá trình làm việc của con CMOS.
Việc mô phỏng đặc tuyến I-V giúp ta biết thiết kế CMOS dùng cả hai
kênh P và N.
4


Mô phỏng đặc tuyến I-V trên phần mền Centos sẽ giúp ta tiếp cận cấu
tạo CMOS và biết được quá trình phát triển những con CMOS.

1.2. ĐẶC TUYẾN I-V CỦA PMOS
1.2.1. Sơ đồ nguyên lý
Đường dẫn Model Library flie:
/
home/sn/work/SS13_cadence_PDK_090803.tar/SS13_cadence_PDK/PD
K/model/Spectre/L13G_Spectre_V3.2.2.0/L13G33_bsim34.lib_r3.2b_sc
s
Section: nn
Editing seesion optons: AWD

5


HÌNH 1: SƠ ĐỒ NGUN LÝ CỦA PMOS

HÌNH 2: THƠNG SỐ CÀI ĐẶT CHO MÔ PHỎNG

6

1.2.2 Kết quả mơ phỏng

Hình 3: Kết quả mơ phỏng PMOS
Phân tích:
Đường màu vàng là Vgs = -1V
Đường màu đỏ là Vgs = -0.8V
Đường màu xanh là Vgs = -0.6V
Điện áp ngưỡng là -0.8V

1.3. ĐẶC TUYẾN I-V CỦA NMOS
1.3.1. Sơ Đồ Nguyên Lý

HÌNH 4: SƠ ĐỒ NGUYÊN LÝ CỦA NMOS

7


HÌNH 5: THƠNG SỐ CÀI ĐẶT CHO MƠ PHỎNG

1.3.2. Kết quả mô phỏng

8


Hình 6: Kết quả mơ phỏng NMOS
Phân tích
Phân tích:
Đường màu vàng là Vgs = 0.6V
Đường màu đỏ là Vgs = 0.8V

Đường màu xanh là Vgs = 1V
Điện áp ngưỡng là 0.251V

1.4. KẾT LUẬN
Ta thấy

BÀI 2. MƠ PHỎNG ĐẶC TÍNH DC CỦA MỘT
BỘ INVERTER
2.1 MỤC TIÊU
Ta thấy việc mô phỏng đặc tuyến bộ inverter giúp tao hiểu rõ và cách
làm việc của con CMOS.
Ta thấy cấu tạo của con CMOS cũng giống nhưng cổng NOT gồm NMOS và
PMOS giúp ta hiểu cấu tạo của con CMOS.
Hai đặc tính cơ bản của các linh kiện được chế tạo bằng công nghệ CMOS là có
độ miễn nhiễu cao và tiêu thụ năng lượng ở trạng thái tĩnh rất thấp. Các vi mạch
CMOS chỉ tiêu thụ năng lượng một cách đáng kể khi các transistor bên trong nó
chuyển đổi giữa các trạng thái đóng (ON) và mở (OFF). Kết quả là các thiết bị CMOS
ít tiêu thụ năng lượng và tạo ra ít nhiệt hơn so với các loại cổng logic khác như mạch
transistor-transistor logic (TTL) hay mạch logic NMOS (khác với CMOS, NMOS chỉ
dùng toàn bộ transistor hiệu ứng trường kiểu n và không dùng transistor hiệu ứng
trường kiểu p). CMOS cũng cho phép tích hợp các hàm lơgíc với mật độ cao trên chíp.
Mạch logic CMOS tiêu tán cơng suất ít hơn mạch logic NMOS bởi vì CMOS chỉ
tiêu tán cơng suất trong thời gian chuyển đổi trạng thái (công suất động). Một ASIC
điển hình được chế tạo với cơng nghệ 90nm thay đổi trạng thái đầu ra trong thời gian
120 pico giây, và sự chuyển đổi này xảy ra trong mỗi thời gian 10 nano giây. Trong
khi đó, mạch logic NMOS tiêu tán công suất bất kỳ lúc nào đầu ra ở mức thấp (cơng
suất tĩnh), bởi vì khi đó có dịng điện chạy từ V dd đến Vss thơng qua điện trở tải và
mạch gồm các transistor kiểu n.

9

2.2. MƠ PHỎNG ĐẶC TÍNH DC CỦA INVERTER

10


2.2.1 Sơ đồ nguyên lý

Hình 7: Sơ đồ nguyên lý INVERTER

Hình 8: Thơng số chi tiết mơ phỏng
11


2.2.2. Kết quả mơ phỏng

Hình 9: Kết quả mơ phỏng
Phân tích
Ta thấy điện áp ngưỡng là 0.551V
Ta thấy
•
•
•
•
•
•

Từ 1. 2V đến 0.167V là vùng A
Từ 0.167V đến 0.359V là vùng B

Từ 0.359V đến 0.551V là vùng C
Từ 0.551V đến 0.744 là vùng D
Từ 0.744V đến 0.934 là vùng E
Từ 0.934V đến 1.12V là vùng G

nMOS

Pmos

A

Cut Off

Linear

B

Cut Off

Linear

C

Saturation

Saturation

D

Saturation

Saturation

E

Linear

Cut Off

G

Linear

Cut Off

12


2.3 MƠ PHỔNG VỚI NHIỀU ĐẶC TÍNH GIÁ TRỊ
KHÁC NHAU CỦA TỶ SỐ β
2.3.1. Sơ đồ nguyên lý

Hình 9: Sơ đồ nguyên lý

13


Hình 10: Thơng số chi tiết mơ phỏng

2.3.2. Kết quả mơ phỏng

Hình 11: Kết quả mơ phỏng

2.4 KẾT LUẬN
Ta thấy hoạt động của inverter nhưng một công tắt ta nhấn 1 lần thì ON
và nhấn lần 2 thì OFF.
Ta thấy được rằng nếu ngõ vào A mà lên mức 1 thì pMOS dẫn sẽ kéo ngõ
ra Y lên nguồn và nMOS không dẫn . Nếu ngõ vào A mà xuống mức 0 thì
nMOS dẫn sẽ kéo ngõ ra xuống GND và pMOS khơng dẫn.
Đặc tính của inverter của CMOS giúp ta xác định được vùng làm việc của
con CMOS và hiểu được cách hoạt động.
Khi mà ta thay đổi β của giá trị pMOS khi đặt biến thì ta thấy giá trị VDD
cũng thay đổi theo.

BÀI 3. THIẾT KẾ CÁC CỔNG LOGIC
3.1 MỤC TIÊU
Việc thiết kế cổng logic giúp ra kiểm tra được ngõ ra và hiểu rõ những các
cổng logic.
14


Việc thiết kế cổng logic giúp ta tạo ra những cổng logic sử dụng CMOS và biết
được cách thiết kế.
Các cổng logic được thiết rất có nhiều cách nhưng vẫn chỉ ra đúng một giá trị
duy nhất. Do vậy, khi thiết kế thì ta cũng phải nắm rõ giá trị vào ra và cách hoạt
động của nó để thiết kế. Thiết kế các cổng logic bằng những con CMOS bằng
phần mền Centos giúp ta biết được cách sử dụng phần mền và biết được cách
đóng gói.

3.2 Cổng AND

3.2.1. Cấu tạo
Một cổng AND có 2 đầu vào và 1 đầu ra.
Mỗi giá trị này có thể có giá trị 0 hoặc 1 và
giá trị đầu ra phụ thuộc vào 2 giá trị đầu vào.

Ngõ ra Q = A.B

Hình 12: Bảng chân lý

15


3.2.2. Cổng AND

Hình 13: Cổng AND

Hình 14: Thơng số thiết kế mô phỏng
16


3.2.3. Kết quả mơ phỏng

Hình 15: Kết quả mơ phỏng
Phân tích thì ta thấy:
1. Đường màu tím là ngõ ra A
2. Đường màu xanh dương là ngõ ra B
3. Đường màu tím là ngõ ra Y

Ngõ ra của cổng AND là Q = A.B nên:
1. Thời gian từ 0s đến 11us thì A =1, B=1 nên Y=1

2. Thời gian thừ 11us đến 20us thì A = 1, B=0 nên Y=0

3.3. CỔNG OR
3.3.1. Cấu tạo

17


Hình 16: Bảng Chân Lý
Ngõ ra Q = A + B

3.3.2. Cổng OR

Hình 17: Cổng OR

18


Hình 18: Thơng số chi tiết mơ phỏng

3.3.3. Kết quả mơ phỏng

Hình 19: Kết quả mơ phỏng
19


Phân tích thì ta thấy:
1. Đường màu tím là ngõ ra A
2. Đường màu xanh dương là ngõ ra B
3. Đường màu tím là ngõ ra Y

Ngõ ra của cổng AND là Y = A+B nên:
1.
2.
3.
4.

Thời gian từ 0s đến 11us thì A =1, B=1 nên Y=1
Thời gian từ 11us đến 20us thì A = 1, B=0 nên Y=1
Thời gian từ 20us đến 31us thì A = 0, B=0 nên Y=1
Thời gian từ 31us đến 41us thì A =0, B=0 nên Y=0

3.4. CỔNG XOR
3.4.1. Cấu tạo

Hình 20: Bảng chân lý
Ngõ ra Q = A ⊕ B

20


3.4.2. Cổng XOR

Hình 21: Cổng XOR

Hình 22: Thơng số chi tiết mô phỏng

21

3.4.3. Kết quả mơ phỏng

Hình 23: Kết quả mơ phỏng
Phân tích thì ta thấy:
1. Đường màu tím là ngõ ra A
2. Đường màu xanh dương là ngõ ra B
3. Đường màu tím là ngõ ra Y

Ngõ ra của cổng AND là Y = A ⊕ B nên:
1.
2.
3.
4.

Thời gian từ 0s đến 11us thì A =1, B=1 nên Y=1
Thời gian từ 11us đến 20us thì A = 0, B=1 nên Y=0
Thời gian từ 20us đến 31us thì A = 1, B=0 nên Y=1
Thời gian từ 31us đến 41us thì A =0, B=0 nên Y=1

3.5 KẾT LUẬN
Ta thấy đó việc thiết kế 3 cổng AND, OR, XOR đều có 2 ngõ vào và một ngõ
ra.
Tuy nên mỗi cổng đều cho ra 1 ngõ ra khác nhau. Chính vì thế ta có thể tận
dụng nó mà kết với nhiều cổng khác để tạo ra những ngõ ra thích hợp phù hợp
với nhu cầu của mỗi người.

22


23