Sách hướng dẫn học tập Điện tử số: Phần 2 - Trường ĐH Thủ Dầu Một

Bài Giảng Điện Tử Số

Chương 5:

MẠCH TUẦN TỰ

Mạch số được chia ra làm 2 mảng lớn: Mạch tổ hợp (combinational circuits) và
mạch tuần tự (sequential circuits). Ở mạch tuần tự, khi các ngõ vào thay đổi trạng thái,
trạng thái ngõ ra không những phụ thuộc vào trạng thái ngõ vào mà cịn phụ thuộc vào
trạng thái ngõ ra trước đó. Hơn nữa, khi trạng thái ở ngõ vào thay đổi, trạng thái ngõ ra
không thay đổi tức thời mà phải đợi cho đến khi có xung Clock (xung lệnh – xung
đồng hồ) mới thay đổi. Vì vậy, ta nói mạch tuần tự có tính nhớ (lưu trữ dữ kiện) và
tính đồng bộ.
5.1 MỤC TIÊU CỦA CHƯƠNG
Trong chương này, chúng ta khảo sát các loại FF và ứng dụng của chúng trong
thiết kế mạch tuần tự: đếm nhị phân và ghi dịch. Cũng như sử dụng các IC trong việc
thiết kế mạch đếm nhị phân và thanh ghi.
Chương này cung cấp các kiến thức về: chức năng, ứng dụng của các FF; chức
năng, ứng dụng của các IC đếm, thanh ghi giúp cho người sử dụng phân biệt và lựa
chọn IC đáp ứng mục đích của mình.
Vì vậy, sinh viên phải phân biệt được các loại FF, sử dụng chúng vào mục đích phù
hợp. Ngồi ra, lựa chọn IC đếm và ghi dich phù hợp cũng như kết hợp nhiều IC đếm,
nhiều IC ghi dịch lại với nhau cho mục đích mở rộng phạm vi sử dụng.
Thực hiện các bài tập trong chương. Từ đó, tự mình thiết kế một mạch đếm hay
mạch ghi dịch theo yêu cầu người dùng với các IC có trên thị trường.
5.2 FLIP FLOP (FF)
5.2.1

Khái niệm

Flip Flop được ký hiệu là FF, là một dạng linh kiện tích hợp, có nhiều ngõ vào và có

hai ngõ ra ngược trạng thái nhau: Q và Q đảo. Ký hiệu của FF được vẽ như hình 5-1

Biên soạn: ThS. Ngô Sỹ - ThS. Đỗ Đắc Thiểm

86


A

PRE

Bài Giảng Điện Tử Số

Q

B

CLR

CLK
Q

Hình 5-1: Ký hiệu FF
Ở FF này, ta có 5 ngõ vào và 2 ngõ ra Q và Q’(Q’ là đảo của Q). Các ngõ vào CLK
(CK), Clr, Pre thường có ở tất cả các loại FF. Ngoài ra hai ngõ vào A, B là biểu hiện
cho tên gọi của FF đó. Nếu AB = JK thì gọi là JK-FF.
a) Ngõ vào đồng bộ
Như hình bên thì ngõ vào đồng bộ là các chân J, K, CK vì các chân này phải cùng
thay đổi thì ngõ ra Q hay Q’ mới thay đổi, cụ thể hơn là khi J, K thay đổi mà CK chưa
tác động thì ngõ ra cũng khơng thay đổi. Chính vì đó mà người ta gọi chúng là ngõ vào

đồng bộ.
b) Ngõ vào không đồng bộ
Hai ngõ vào Pre và Clr được gọi là các ngõ vào khơng đồng bộ. Vì khi chúng tác
động, tức thời ngõ ra có ảnh hưởng mà khơng cần chờ xung CK.
Khi Pre tác động thì ngõ ra Q lên [1] và Q’ xuống [0] bất chấp trạng thái của các
ngõ vào đồng bộ khác.
Khi Clr tác động thì ngõ ra Q xuống [0] và Q’ lên [1] ngay lập tức bất chấp trạng
thái các ngõ vào đồng bộ khác.
c) Tác động
Việc tác động các ngõ vào có thể được thực hiện bằng nhiều cách: Tác động cạnh
lên, xuống, tác động mức thấp, mức cao. Thông thường, người ta dùng tác động mức
nhiều hơn ở ngõ vào bất đồng bộ (không đồng bộ). Riêng ở CK thường là tác động
cạnh (cạnh lên hoặc cạnh xuống).

Biên soạn: ThS. Ngô Sỹ - ThS. Đỗ Đắc Thiểm

87


Bài Giảng Điện Tử Số
5.2.2

RS-FF

a) RS-FF dùng cổng NAND
Sơ đồ mạch
Bằng cách kết nối các cổng NAND lại với nhau ta thực hiện được RS-FF như hình
5-2.
VCC

S

Q

1
3
2

Q'

1

R

3
2

Hình 5-2: RS-FF dùng cổng NAND
Bảng sự thật
Chúng ta lý luận theo dạng logic thì sẽ được bảng sự thật 5-1.
Bảng 5-1: Bảng sự thật RS-FF dùng cổng NAND
Ngõ vào
R
S
0
0
0
1
1
0

1
1

Ngõ ra
Q
Q’
Cấm
0
1
1
0
Không đổi

Thật ra, khi cho R=[0] và S=[0] thì Q=[1] và Q’=[1] điều này khơng hợp lý vì theo
tính chất của FF thì Q và Q’ (gọi là Q đảo) phải ngược trạng thái nhau.
R gọi là chân Reset và S là chân Set. Như trên đã nói, khi reset tác động thì Q sẽ =
[0] và ngược lại khi set tác động thì Q sẽ = [1]. Căn cứ vào bảng sự thật, ta kết luận
chân R và S tác động ở mức thấp. Như vậy khi R=[0] và S=[0] là điều không thể được
vì chúng ta khơng thể vừa đặt Q lên [1] lại vừa đặt Q xuống [0]. Cho nên trạng thái
này không sử dụng (gọi là trạng thái cấm).

Biên soạn: ThS. Ngô Sỹ - ThS. Đỗ Đắc Thiểm

88


Bài Giảng Điện Tử Số
b) RS-FF dùng cổng NOR
Sơ đồ mạch
Sơ đồ kết nối, ký hiệu và bảng sự thật của RS-FF dùng cổng NOR được trình bày

như hình 5-3. Các tính chất của FF này đều giống như FF trên hình 5-2, chỉ khác là
lúc này ta xem bảng sự thật và kết luận là loại RS-FF này tác động ở mức cao. Vì vậy
mà khi R=[1] và S=[1] thì rơi vào trạng thái cấm sử dụng. Khi R=[0] và S= [0] thì rõ
ràng khơng chân nào tác động nên ngõ ra khơng đổi trạng thái.
VCC

S

U2

Q'

2
1

S

3

R

R

Q

2

Q
_
Q

1
3

Ký hiệu
Sơ đồ mạch
Hình 5-3: RS-FF dùng cổng NOR
Bảng sự thật
Chúng ta lý luận theo dạng logic thì sẽ được bảng sự thật 5-2.
Bảng 5-2: Bảng sự thật RS-FF dùng cổng NOR
Ngõ vào
R
S
0
0
0
1
1
0
1
1

Ngõ ra
Q
Q’
Không đổi
1
0
0
1

Cấm

Cần chú ý đến ký hiệu của RS_FF. Khi R, S tác động mức cao thì khơng có dấu trịn
ở chân R, S. Khi R, S tác động mức thấp thì có dấu trịn ở chân của R, S. Điều này
dùng cho mọi trường hợp: khi có dấu trịn đảo thì tính chất của chân đó là tác động
mức thấp, ngược lại thì tác động mức cao.
c) RS-FF có xung Clock (CK)
Sơ đồ mạch

Biên soạn: ThS. Ngô Sỹ - ThS. Đỗ Đắc Thiểm

89


Bài Giảng Điện Tử Số
RS-FF có CK được minh hoạ trên hình 5-4.
VCC

S

1
3

Q'

2

2

1

3
R

CK

Q

Q

2
1

S

CLR

CLK
Q

1
3

3

2

R

Ký hiệu
Sơ đồ mạch

Hình 5-4: RS-FF có xung CK

Khảo sát hình 5-4, nếu CK ở mức thấp thì ngõ ra khơng đổi, như vậy RS-FF có CK
sẽ khơng thay đổi trạng thái ngõ ra khi CK ở mức thấp (RS-FF dạng này người ta còn
gọi là Latch). Chỉ khi CK lên [1] thì FF hoạt động theo bảng trạng thái 5-3.
Bảng sự thật
Bảng 5-3: Bảng sự thật RS-FF có xung CK
CK

1

0

R

S

Qn+1

0

0

Qn

0

1

1

1

0

0

1

1

Cấm

x

x

Qn

Trong đó, Qn là trạng thái trước đó, Qn+1 là trạng thái hiện tại đang xét, x là trạng
thái bất kỳ.
Khi CK lên [1] thì FF hoạt động bình thường, khi CK xuống [0] thì ngõ ra Q của FF
không thay đổi trạng thái.
Chú ý

Biên soạn: ThS. Ngô Sỹ - ThS. Đỗ Đắc Thiểm

90

Bài Giảng Điện Tử Số
Mặc dù ngõ ra của latch không thay đổi theo R, S khi CK=[0] nhưng R, S phải có
một khoảng thời gian ổn định tối thiểu trước khi CK tác động vào. Thời gian này được
gọi là thời gian set-up (set-up time) ký hiệu là tsu và giá trị được cho bởi nhà chế tạo.
Đồng thời FF cũng cần có một thời gian ổn định tối thiểu sau khi CK tác động vào, gọi
là thời gian giữ (hold time) ký hiệu là th như hình 5-5.
R hay S

CK
tsu

th

Hình 5-5: Thời gian trễ khi tác động
5.2.3

JK-FLIP FLOP

Ở phần trên ta nhận thấy loại RS-FF cho dù thiết kế dùng cổng NOR hay NAND
đều có một trạng thái cấm. Để tránh đều này và để hoạt động đa dạng hơn người ta chế
tạo ra một dạng FF khác gọi là JK-FF.
a) Ký hiệu và bảng sự thật
Ký hiệu
Ký hiệu JK-FF có các dạng như hình 5-6. Chúng ta xem và nhận xét sự giống và

Q

K

CLK

Q

K

Q

CLK
Q

K

J

Q

CLK
Q

K

J

PRE

J

PRE

Q

Q

K

Hình 5-6: Ký hiệu JK-FF
Bảng sự thật

Biên soạn: ThS. Ngô Sỹ - ThS. Đỗ Đắc Thiểm

Q

CLK
CLR

CLK

J

CLR

Q

CLR

K

CLR

CLK

J

CLR

Q

CLR

J

PRE

khác nhau giữa các FF này.

91

Q


Bài Giảng Điện Tử Số
Bảng 5-4: Bảng sự thật JK-FF
Ngõ vào
CK

Pre
0
1

Clr
1

0

1

1

Ngõ ra
J
X
X
0
0
1
1

K
X
X
0
1
0
1

Qn+1
1
0
Qn
0
1
Qn’

Q’n+1
0
1
Qn
1
0
Qn

b) Các tính chất
Như RS-FF, JK-FF cũng có các ngõ vào đồng bộ J, K, CK, ngõ ra Q và Q đảo.
Ngồi ra nó cũng có các ngõ vào không đồng bộ Preset và Clear (Pre và Clr). Trước
tiên, ta xét CK: khi có dấu trịn đảo ở ngõ vào thì ta hiểu CK tác động cạnh xuống, ngồi
ra cũng có loại khơng có dấu trịn đảo thì CK tác động cạnh lên (của xung Clock).
Tương tự như vậy, ở các ngõ vào khơng đồng bộ khi có dấu trịn thì các ngõ vào tác
động mức thấp ngược lại thì tác động mức cao, điều này được cho ở nhà chế tạo trong
sách tra cứu IC. Bảng sự thật trên cho thấy CK tác động cạnh xuống và các ngõ vào
không đồng bộ tác động ở mức thấp.
Từ bảng sự thật ta thấy khi Pre = [0] thì Pre tác động, trong khi đó Clr = [1] nên Clr
khơng tác động. Kết quả, ngõ ra Q được set lên [1]. Tương tự như vậy khi Pre = [1] và
Clr = [0] thì Clr tác động kết quả ngõ ra Q được reset về [0].
Khi Pre = [1] và Clr = [1] tức là hai ngõ vào không đồng bộ này không tác động nên
FF hoạt động theo J, K và CK như bảng sự thật ở trên. Chú ý khi J = [0] và K= [0] thì
ngõ ra Q không đổi trạng thái. Khi J= [1] và K= [1] thì ngõ ra Q nhận giá trị đảo lại
trạng thái trước đó. Do điều này mà khi J, K nối lên [1] và cung cấp CK cho FF thì ngõ
ra Q sẽ có dạng sóng với tần số bằng ½ tần số của CK.
5.2.4 D và T-FLIP FLOP
a) D-FF
Ký hiệu

Biên soạn: ThS. Ngô Sỹ - ThS. Đỗ Đắc Thiểm

92


Q

D

D

CLK
Q

Q

CLK

CLR

CLR

CLK

Q

CLR

D

PRE

Bài Giảng Điện Tử Số

Q

Q

Hình 5-7: D-FF
D-FF có ký hiệu như hình 5-7. Các tính chất của các ngõ vào, ra cũng tương tự như
JK-FF. Ký hiệu và bảng sự thật cho ta thấy CK tác động cạnh lên của xung (kí hiệu
hình thứ 2, 3).
Chúng ta có thể hình thành D-FF từ JK-FF bằng cách nối hai chân J và K qua cổng

J

D

Q

J

Q

CLK
K

Q

2

2

K

CLR

CLK

CLR

D

PRE

đảo như hình 5-8.

Q

Hình 5-8: D-FF từ JK-FF
Việc hình thành này cũng dựa vào bảng sự thật của JK-FF.
Bảng sự thật
Bảng 5-5: Bảng sự thật D-FF
CK

Ngõ vào
Pre Clr
0
1
1

0
1
1
1
1

D
X
X
0
1

Biên soạn: ThS. Ngô Sỹ - ThS. Đỗ Đắc Thiểm

Ngõ ra
Qn+1
Q’n+1
1
0
0
1
0
1
1
0

93


Bài Giảng Điện Tử Số

b) T-FF
T-FF được hình thành cũng từ JK-FF khi ta nối hai chân J, K với nhau. Ở T-FF khi
chân T lên [1] và ngõ ra sẽ lật trạng thái khi có CK tác động. Điều này thực hiện cũng
dựa vào bảng sự thật của JK-FF, dựa vào bảng sự thật ta thấy khi J,K cùng trạng thái
thì ngõ ra Q có trạng thái ngược lại với J,K. Điều này được ứng dụng nhiều ở mạch
đếm, sẽ được khảo sát ở phần sau.
5.3 MẠCH ĐẾM LÊN NHỊ PHÂN KHÔNG ĐỒNG BỘ (KĐB)
5.3.1

Khái niệm

Trong phần khảo sát mạch đếm này không phải đếm số thập phân như thế giới thực
mà đếm ở hệ nhị phân. Ở đây, người ta dùng các FF để hình thành mạch đếm, mỗi ngõ
ra Q của FF được dùng làm một bit của số nhị phân. Như vậy ta dùng 4 FF sẽ hình
thành nên một số nhị phân 4 bit, mỗi một ngõ ra Q sẽ được nối vào một LED để hiển
thị trạng thái của ngõ ra Q đó. Khi ngõ ra Q lên [1] thì LED sáng và ngược lại. Ta lưu
ý rằng một số nhị phân có n bit sẽ hiển thị được 2n trạng thái khác nhau và số nhị phân
này có thể biểu diễn một số thập phân lớn nhất là 2n –1.
Ví dụ: Có một số nhị phân 3 bit thì có thể hiển thị 8 trạng thái khác nhau và biểu diễn
số thập phân lớn nhất là: 23-1=7, như bảng 5-6 bên dưới.
Bảng 5-6: Bảng sự thật mạch đếm 3 bit
QC
0
0
0
0
1
1
1
1

QB
0
0
1
1
0
0
1
1

QA
0
1
0
1
0
1
0
1

DEC
0
1
2
3
4
5
6
7

Tương tự, một số nhị phân 4 bit thì có thể hiển thị số thập phân lớn nhất là 1510.
Như vậy một mạch đếm có 4 FF thì có thể đếm đến 15 mà thôi. Mạch đếm thực
hiện sao cho các bit nhị phân (ngõ ra Q) có tuần tự lên [1] hay xuống [0] theo bảng 5-6
trên. Một khi thực hiện được như vậy thì cũng có nghĩa là mạch đếm được hình thành.
Vì mạch khởi đầu từ 0 đếm dần lên khi có CK tác động nên ta gọi là mạch đếm lên,
Biên soạn: ThS. Ngô Sỹ - ThS. Đỗ Đắc Thiểm

94


Bài Giảng Điện Tử Số
ngược lại là mạch đếm xuống. Trong phần này các mạch đếm được hình thành bởi các
FF mà trong đó CK của từng FF khơng tác động cùng lúc nên gọi là mạch đếm không
đồng bộ. Nếu CK tác động cùng lúc thì gọi là mạch đếm đồng bộ. Mạch đếm đồng bộ
sẽ được khảo sát ở phần sau.
5.3.2 Mạch đếm lên KĐB
a) Cách hình thành mạch đếm lên KĐB
- Mạch đếm n bit thì sử dụng n, T-FF (JK-FF)
- Xung Ck được nối tới ngõ vào Ck của FF đầu tiên (bên trái)
- Ngõ ra Q của FF bên trái nối tới ngõ vào Ck của FF bên phải.
- Các ngõ ra Q nối LED hiển thị.
- J = K = [1] (Lật trạng thái khi có xung Ck).
- Các ngõ vào KĐB nối sao cho không tác động.
b) Sơ đồ mạch
Để đơn giản và khơng mất tính tổng qt ta xét mạch đếm 4 bit như hình 5-9. Ở
mạch đếm này có tất cả 16 trạng thái và đếm được đến số 1510.

+Vcc

CK

Q

K

CLR

CLK

+Vcc
J

Q

CLK
Q
7473

K

CLR

J

Led QC

J

Q

CLK
Q
7473

Led QD

+Vcc

K

CLR

+Vcc

Led QB

J

Q

CLK
Q
7473

K

CLR

Led QA

Q
7473

+Vcc

Hình 5-9: Mạch đếm lên 4 bit
c) Nguyên lý hoạt động
Như hình ta thấy, ngõ ra Q của FF đầu (QA) được dùng làm CK cho FF sau và cứ
tuần tự như vậy. Vì các ngõ vào khơng đồng bộ tác động ở mức thấp nên để mạch đếm
làm việc bình thường thì chúng phải được nối lên [1]. Chú ý ở đây CK tác động ở cạnh

Biên soạn: ThS. Ngô Sỹ - ThS. Đỗ Đắc Thiểm

95


Bài Giảng Điện Tử Số
xuống nên chỉ khi CK thay đổi từ mức cao xuống thấp thì mới có tác động của CK vào
FF.
Vì J, K của FF nối lên [1] nên ngõ ra Q sẽ lật trạng thái khi có CK tác động. Khi ngõ
ra QA lật trạng thái từ [1] về [0] thì FF2 mới tác động và ngõ ra QB mới lật trạng thái.
Nếu ngõ ra QA lật trạng thái từ [0] lên [1] thì FF2 khơng tác động. Cứ như vậy, 4 bit
của 4 ngõ ra Q sẽ hình thành mạch đếm lên từ 0  1510.
d) Giản đồ thời gian
Ck

QA

QB

QC

QD

Hình 5-10: Giản đồ thời gian mạch đếm lên dùng 4 FF
Giản đồ thời gian của mạch đếm lên dùng 4 FF được trình bày như hình 5-10. Ta
thấy, khi xung Ck thứ 16, các ngõ ra sẽ tự động reset về [0], tức lặp lại trạng thái ban
đầu.
e) Bảng trạng thái
Từ giản đồ trên cho ta kết quả của bảng trạng thái (BTT) như bảng 5-7.

Biên soạn: ThS. Ngô Sỹ - ThS. Đỗ Đắc Thiểm

96


Bài Giảng Điện Tử Số
Bảng 5-7: Bảng trạng thái mạch đếm lên 4 bit
Ck QD QC QB QA Dec
0

0

0

0

0

0

1

0

0

0

1

1

2

0

0

1

0

2

3

0

0

1

1

3

4

0

1

0

0

4

5

0

0

1

5

6

0

1

1

0

6

7

0

1

1

1

7

8

1

0

0

0

8

9

1

0

0

1

9

10

1

0

1

0

10

11

1

0

1

1

11

12

1

1

0

0

12

13

1

1

0

1

13

14

1

1

1

0

14

15

1

1

1

1

15

16

0

0

0

0

0

1

5.3.3 Mạch đếm lên KĐB MOD m
a) Khái niệm
Ở các mạch trên ta nhận thấy mạch đếm sẽ thực hiện đếm đến giá trị cực đại rồi sẽ
quay về trạng thái ban đầu (mặc định là [0]).
Ví dụ: Mạch đếm 4 bit sẽ thực hiện đếm đến 1510 (là giá trị tối đa của mạch đếm 4
bit). Có những lúc người ta không yêu cầu đếm đến giá trị cực đại mà đến một giá trị

Biên soạn: ThS. Ngô Sỹ - ThS. Đỗ Đắc Thiểm

97


Bài Giảng Điện Tử Số
nhỏ hơn, ví dụ từ 010 đến 910 chẳn hạn. Lúc này ta phải tận dụng các ngõ vào không
đồng bộ để khống chế mạch đếm như yêu cầu.
Thế nào là mạch đếm MOD (Modulo) m? Mạch đếm MOD m là mạch đếm thực

hiện được m trạng thái trong một chu kỳ đếm.
Ví dụ: Mạch đếm MOD 10 là mạch đếm thực hiện được 10 trạng thái trong chu kỳ
đếm, tức là đếm từ 010  910 rồi quay về lại 010, tiếp tục thực hiện chu kỳ kế tiếp.
Để thực hiện đếm MOD ta dùng ngõ vào khơng đồng bộ Clr hoặc Pre để xóa hoặc
đặt lại mạch đếm ở trạng thái ban đầu. Ví dụ MOD10 tức là đếm đến 910, thì sau khi
đếm đến 910, bộ đếm phải được xóa về giá trị 010 để thực hiện chu kỳ kế tiếp. Một
điểm lưu ý là để đếm đến 910 và quay về 010 ta nên dùng trạng thái 1010 (10102) để
reset, vì nếu dùng chính số 910 (10012) thì số 910 sẽ khơng hiển thị được. Nguyên nhân
chân Clr là bất đồng bộ với CK nên khi vừa đến 910 thì bộ đếm bị reset về 0 ngay và
chúng ta khơng nhìn thấy được trạng thái 910 (10012), trong trường hợp này chỉ hiển
thị đến 810 mà thơi. Ví dụ hình 5-11 cho ta mạch đếm MOD10.

+Vcc
J

CLK
K

CLR

CK

Q

+Vcc
Q

CLK
Q

K

CLR

J

Led QC

7473

J

Q

CLK
Q
7473

Led QD

+Vcc

K

CLR

+Vcc

Led QB

J

Q

CLK
Q
7473

K

CLR

Led QA

7400

Q
7473

Hình 5-11: Mạch đếm lên MOD10
b) Cách tác động ngõ vào KĐB cho mạch đếm MOD m
Giá trị m < 2N (Với N là số FF)
Chọn số FF: m < 2N, suy ra N
Mạch đếm lên mod m thì tại giá trị m, ta lấy các ngõ ra có giá trị = [1] (mức logic
[1]) nối tới ngõ vào cổng NAND (AND), ngõ ra cổng này nối đến các ngõ vào KĐB
Clear  reset (Clear = Reset).

Ví dụ: Mạch đếm lên nhị phân KĐB Mod 6.

Biên soạn: ThS. Ngô Sỹ - ThS. Đỗ Đắc Thiểm

98


Bài Giảng Điện Tử Số
Chọn số FF: 3
Cách tác động ngõ vào KĐB: Mạch đếm mod 6, thì tại 610 (1102) ta lấy ngõ ra QB,
QC nối tới ngõ vào cổng NAND, ngõ ra cổng này nối đến các chân Clear .
Mạch nguyên lý được vẽ như hình 5-12.
Led QA

+Vcc
J

CLK
K

CLR

CK

Q

+Vcc
Q

CLK
Q

K

CLR

J

Led QC

J

Q

CLK
Q

7473

K

CLR

+Vcc

Led QB

7473

7400
Q
7473

Hình 5-12: Mạch đếm lên MOD 6
5.3.4 Mạch đếm lên chặn (hay đặt trước số đếm) từ m đến n
a) Điều kiện
+m+ n < 2(N-1), với N là số FF.
b) Cách tác động ngõ vào KĐB
Chọn số FF: (n+1) < 2N
Mạch đếm chặn từ số m đến số n thì tại giá trị (n+1) ta lấy các ngõ ra có giá trị [1]
(mức [1]) nối tới ngõ vào cổng NAND (AND) ngõ ra cổng này nối đến các ngõ vào
KĐB Clear; Pr e (Clear; Pre) để đặt số m.
Số m: ngõ ra (bit) nào có giá trị [1] thì tác động đến chân Pr e (Pre) của FF bit đó;
bit nào có giá trị [0] thì tác động đến chân Clear (Clear) của FF bit đó.
Các ngõ vào KĐB cịn lại nối sao cho khơng tác động.

Biên soạn: ThS. Ngô Sỹ - ThS. Đỗ Đắc Thiểm

99


Bài Giảng Điện Tử Số
Ví dụ: Mạch đếm lên chặn nhị phân KĐB từ 210 đến 810 rồi lặp lại.
Bài làm:
- Cách tác động ngõ vào KĐB:
Mạch đếm chặn từ số 210 đến số 810 thì tại giá trị (8+1) = 910 (10012) ta lấy các ngõ
ra QA; QD (có giá trị [1]) nối tới ngõ vào cổng NAND, ngõ ra cổng này nối đến các
ngõ vào KĐB Clr A,C , D ; Pr e B để đặt số 210 (00102).
{Số 210 (00102): bit có giá trị [1] là của FF B thì tác động đến chân Pr e B; bit có giá
trị [0] là của FF A,C,D thì tác động đến chân Clear A,C,D}.
Các ngõ vào KĐB còn là: Clr B; Pr e A,C,D = [1]. {nối sao cho khơng tác động.}
- Mạch ngun lý như hình 5-13

CLK
Q

K

7476

+Vcc

Q

CLK
Q

K

7476

J

PRE

J

Led QD

Q

CLK

Q
7476

K

CLR

K

CLR

CLK

Q

Led QC

+Vcc

PRE

J

PRE

Q

+Vcc

+Vcc

CLR

J
CK

Led QB

+Vcc

PRE

+Vcc

Led QA

CLR

+Vcc

7400
Q
7476

+Vcc

Hình 5-13: Mạch đếm chặn từ số 210 đến số 810
5.3.5

Giới thiệu một số IC đếm lên

Các IC đếm hiện nay rất nhiều, tùy theo ứng dụng mà ta chọn IC cho phù hợp. Tuy
nhiên, ta có thể sử dụng IC có chức năng tương tự để thực hiện chức năng theo yêu cầu
mong muốn. Để làm được điều này ta phải nắm rõ ràng sơ đồ chân và chức năng của
nó. Trong phần này, tài liệu giới thiệu vài IC điển hình. Muốn học tốt phần này chúng
ta phải tìm kiếm thêm trên internet và các nguồn khác.
a) IC 74LS90
Sơ đồ logic của IC 7490 ở hình 5 - 14.

Biên soạn: ThS. Ngô Sỹ - ThS. Đỗ Đắc Thiểm

100


Bài Giảng Điện Tử Số

Hình 5-14: Sơ đồ logic của IC 7490
Sơ đồ chân IC 7490 như hình 5 - 15.

Biên soạn: ThS. Ngô Sỹ - ThS. Đỗ Đắc Thiểm

101


Bài Giảng Điện Tử Số

Hình 5-15: Sơ đồ chân IC 7490
Bảng chức năng các chân không đồng bộ như bảng 5-8.
Bảng 5-8: Bảng chức năng các chân không đồng bộ của IC 7490
Ngõ vào reset

Ngõ ra

R0(1)

R0(2)

R9(1)

R9(2)

QD

QC

QB

QA

H

H

L

X

L

L

L

L

H

H

X

L

L

L

L

L

X

X

H

H

H

L

L

H

X

L

X

L

Đếm

L

X

X

L

Đếm

X

L

L

X

Đếm

L

X

L

X

Đếm

L: Low = mức [0]
H: High = mức [1]
X: don't care (không quan tâm)

Biên soạn: ThS. Ngô Sỹ - ThS. Đỗ Đắc Thiểm

102


Bài Giảng Điện Tử Số
Nếu Ck nối tới CLKA thì đây là mạch chia 2 (chia tần số xung Clock đi 2 lần) hay
còn gọi là đếm MOD 2.
Để mạch đếm MOD 10 (MOD 2 x MOD 5) thì Ck nối tới CLKA và QA nối tới

CLKB. Các chân không đồng bộ phải nối sao cho mạch đếm hoạt động (bảng 5-3).
Vậy, 74LS90 dùng để đếm lên BCD. Giá trị đếm lớn nhất là 910, nhưng ta có thể
đếm các giá trị MOD nhỏ hơn.
Sơ đồ mạch nguyên lý cho mạch đếm MOD 10 dùng IC 74LS90 được trình bày
như hình 5-16 .
QA QB QC QD

CLKB
CLKA

CK

R01
R02
R91
R92

QA
QB
QC
QD

7490

Hình 5-16: Mạch đếm lên MOD 10 dùng 7490
Ví dụ: Mạch đếm lên MOD 6 dùng IC 74LS90
Bài làm:
Cách tác động ngõ vào không đồng bộ:
- MOD 6 thì tại 610 (01102), ta lấy QB, QC nối tới ngõ vào cổng AND, ngõ ra cổng
AND nối tới ngõ vào R01, R02.

- R91 hoặc R92 nối GND.
Sơ đồ mạch nguyên lý cho mạch đếm MOD 6 dùng IC 74LS90 được trình bày như
hình 5-17

Biên soạn: ThS. Ngô Sỹ - ThS. Đỗ Đắc Thiểm

103


Bài Giảng Điện Tử Số
QA QB QC QD

CK

CLKB
CLKA

QA
QB
QC
QD

R01
R02
R91
R92

7490

7408

Hình 5-17: Mạch đếm lên MOD 6 dùng IC 74LS90
Mạch đếm lên MOD 6 dùng IC 74LS90 có thể được nối như hình 5 - 18 do ngõ vào
R01 và R02 có sẵn cổng AND (NAND) tại ngõ vào (xem data sheet IC 74LS90).
QA QB QC QD

CK

CLKB
CLKA
R01
R02
R91
R92

QA
QB
QC
QD

7490

Hình 5-18: Mạch đếm lên MOD 6 dùng IC 74LS90

Biên soạn: ThS. Ngô Sỹ - ThS. Đỗ Đắc Thiểm

104


Bài Giảng Điện Tử Số

b) IC 74LS93
Sơ đồ chân IC 7493 như hình 5 - 19.

Hình 5-19: Sơ đồ chân IC 7493
IC 7493 là mạch đếm Binary 4 bit. Để mạch đếm MOD 16 thì Ck nối tới CLKA và
QA nối tới CLKB. Các chân không đồng bộ phải nối sao cho mạch đếm hoạt động
(bảng 5-9).
Bảng 5-9: Bảng chức năng các chân không đồng bộ của IC 7493
Ngõ vào

Ngõ ra

R0(1)

R0(2)

QD

QC

QB

QA

H

H

L

L

L

L

X

L

Đếm

L

X

Đếm

Sơ đồ mạch nguyên lý cho mạch đếm lên MOD 16 dùng IC 74LS93 như hình 5-20.
QA QB QC QD

CK

CLKB
CLKA
R01
R02

QA
QB

QC
QD

7493A

Hình 5-20: Mạch đếm lên MOD 16 dùng IC 74LS93
Biên soạn: ThS. Ngô Sỹ - ThS. Đỗ Đắc Thiểm

105


Bài Giảng Điện Tử Số
74LS93 dùng để đếm lên các giá trị MOD nhỏ hơn thì cách tác động cũng như IC
7490, nhưng không nối chân 6, 7 của IC này (chân khơng nối).
Ví dụ: Mạch đếm lên MOD 9 dùng IC 74LS93.
Bài làm:
Cách tác động ngõ vào không đồng bộ:
MOD 9 thì tại 910 (10012), ta lấy QA, QD nối tới ngõ vào cổng AND, ngõ ra cổng
AND nối tới ngõ vào R01, R02.
Sơ đồ mạch nguyên lý cho mạch đếm MOD 9 dùng IC 74LS93 được trình bày như
hình 5 - 21.
QA QB QC QD

CK

CLKB
CLKA
R01
R02

QA
QB
QC
QD

7493A

Hình 5-21: Mạch đếm lên MOD 9 dùng IC 74LS93
c) IC 4017
Sơ đồ chân IC 4017 như hình 5 - 22.

Hình 5-22: Sơ đồ chân IC 4017

Biên soạn: ThS. Ngô Sỹ - ThS. Đỗ Đắc Thiểm

106


Bài Giảng Điện Tử Số
IC 4017 là IC đếm vòng Johnson. Mạch đếm có 10 ngõ ra. Trạng thái các ngõ ra
được trình bày như giản đồ thời gian ở hình 5 - 23. Cứ mỗi xung thì có một ngõ ra tác
động.

Hình 5-23: Giản đồ thời gian IC 4017
d) IC 4040
Sơ đồ chân IC 4040 như hình 5 - 24.

Hình 5-24: Sơ đồ chân IC 4040
Biên soạn: ThS. Ngơ Sỹ - ThS. Đỗ Đắc Thiểm

107


Bài Giảng Điện Tử Số
IC 4040 là IC đếm binary 12 bit, tức đếm được 212 trạng thái. Như vậy, mạch đếm
này có khả năng chia xung Ck tối đa 212.
e) IC 4060
Sơ đồ chân IC 4060 như hình 5 - 25.

Hình 5-25: Sơ đồ chân IC 4060
IC 4060 là IC đếm binary được ứng dụng để chia tần số xung Ck. Tùy tần số xung
Ck được chia mà ta chọn ngõ ra tương ứng. IC này có khả năng chia xung Ck tối đa
214 = 16384 lần.
5.4 MẠCH ĐẾM XUỐNG KHÔNG ĐỒNG BỘ
Mạch đếm xuống cũng như mạch đếm lên nếu là 4 bit thì chỉ khác ở chỗ là bắt đầu
từ 1510 (11112) và đếm dần xuống 010 (00002).
Tương tự ta cũng khảo sát các phần như đếm lên: đếm MOD và đếm xuống chặn.
a) Cách hình thành mạch đếm xuống KĐB
- Mạch đếm n bit thì sử dụng n, T-FF (JK-FF).
- Xung Ck được nối tới ngõ vào Ck của FF đầu tiên (bên trái).
- Ngõ ra Q' của FF bên trái nối tới ngõ vào Ck của FF bên phải.
- Các ngõ ra Q nối LED hiển thị.
- J = K = [1] (Lật trạng thái khi có xung Ck).

Biên soạn: ThS. Ngơ Sỹ - ThS. Đỗ Đắc Thiểm

108


Bài Giảng Điện Tử Số

b) Sơ đồ mạch
Để đơn giản và khơng mất tính tổng qt ta xét mạch đếm 4 bit như hình 5-25. Ở
mạch đếm này có tất cả 16 trạng thái và mạch đếm được từ 1510 xuống 0.

+Vcc

CK

Q

J

CLR

CLK
K

+Vcc
Q

CLK
Q

K

7473

CLR

J

Led QC

J

Q

CLK
Q
7473

Led QD

+Vcc

K

CLR

+Vcc

Led QB

J

Q

CLK
Q
7473

K

CLR

Led QA

Q
7473

+Vcc

Hình 5-26: Mạch đếm xuống dùng 4 FF
c) Nguyên lý hoạt động
Như hình ta thấy, ngõ ra Q' của FF đầu (QA) được dùng làm CK cho FF sau và cứ
tuần tự như vậy. Vì các ngõ vào không đồng bộ tác động ở mức thấp nên để mạch đếm
làm việc bình thường thì chúng phải được nối lên [1]. Chú ý ở đây CK tác động ở cạnh
xuống nên chỉ khi CK thay đổi từ mức cao xuống thấp thì mới có tác động của CK vào
FF.
Vì J, K của FF nối lên [1] nên ngõ ra Q' sẽ lật trạng thái khi có CK tác động. Khi ngõ
ra Q'A lật trạng thái từ [1] về [0] thì FF2 mới tác động và ngõ ra Q'B mới lật trạng thái.
Nếu ngõ ra Q'A lật trạng thái từ [0] lên [1] thì FF2 khơng tác động. Cứ như vậy, 4 bit
của 4 ngõ ra Q sẽ hình thành mạch đếm xuống từ 1510  010.
d) Giản đồ thời gian

Biên soạn: ThS. Ngô Sỹ - ThS. Đỗ Đắc Thiểm

109

Bài Giảng Điện Tử Số
Ck

1

2

16

QA
Q'A

QB

Q'B

QC

Q'C

QD

Hình 5-27: Giản đồ thời gian của mạch đếm xuống dùng 4 FF
Giản đồ thời gian của mạch đếm xuống dùng 4 FF được trình bày như hình 5-27. Ta
thấy, khi xung Ck thứ 16, các ngõ ra sẽ tự động reset về [0], tức lặp lại trạng thái ban
đầu.
e) Bảng trạng thái
Từ giản đồ trên cho ta kết quả của bảng trạng thái (BTT) như bảng 5-10.

Biên soạn: ThS. Ngô Sỹ - ThS. Đỗ Đắc Thiểm

110