(TIỂU LUẬN) hệ THỐNG số (CO1024) thí nghiệm 4 học cách xây dựng và sử dụng mạch cộng nhị phân hiểu được quy trình thiết kế mạch đếm bất đồng bộ

ĐẠI HỌC QUỐC GIA THÀNH PHỐ HỒ CHÍ MINH
TRƯỜNG ĐẠI HỌC BÁCH KHOA KHOA KHOA
HỌC & KỸ THUẬT MÁY TÍNH

HỆ THỐNG SỐ (CO1024)
Thí nghiệm 4

GVHD:
Huỳnh Phúc Nghị
SV thực hiện: Võ Văn Dũng – 2110102
Đào Duy Thành – 2112288
Nguyễn Thanh Liêm – 2111637

Tp. Hồ Chí Minh, Tháng 08/2022


Trường Đại Học Bách Khoa Tp.Hồ Chí Minh
Khoa Khoa Học & Kỹ Thuật Máy Tính

Mục lục
1 Giới thiệu
1.1 Mục tiêu . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
1.2 Dụng cụ thí nghiệm . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .

2

2 Quy trình thí nghiệm
2.1 Bài 2.3.1 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
2.2 Bài 2.3.2 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
2.3 Bài 2.3.3 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
2.4 Bài 2.3.4 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .

2.5 Bài 2.3.5 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .

2
2
4
8
13
13

Tài liệu tham khảo

13

Báo cáo thí nghiệm 5 mơn Hệ Thống Số (CO1024) - Niên khóa 2021-2022

2
2

Trang 1/14


Trường Đại Học Bách Khoa Tp.Hồ Chí Minh
Khoa Khoa Học & Kỹ Thuật Máy Tính

Giới thiệu

1

1.1

Mục tiêu

• Học cách xây dựng và sử dụng mạch cộng nhị phân.
• Hiểu được quy trình thiết kế mạch đếm bất đồng bộ.
• Thiết kế và hiện thực mạch số học cơ bản và mạch đếm bất đồng bộ.

1.2

Dụng cụ thí nghiệm

• KIT hệ thống kỹ thuật số
• Dụng cụ thí nghiệm: VOM, Máy hiện sóng
• Mạch tích hợp (IC) 74-Series: loại mới !! 7483

Quy trình thí nghiệm

2

2.1

Bài 2.3.1

Thiết kế, mơ phỏng mạch cộng Full Adder từ mạch cộng Half Adder bằng Logisim.

• Đặt vấn đề và giải quyết
- Vấn đề ở đây là thiết kế mạch cộng Full Adder từ mạch cộng Half Adder.
- Cách giải quyết: ta sử dụng 2 mạch cộng Half Adder liên kết với nhau, với mạch cộng Half
Adder đầu tiên chuyển biến nhớ của nó vào mạch cộng Half Adder thứ hai.

• Sơ đồ luận lý

Hình 1: Sơ đồ luận lý mạch cộng Full Adder

• Sơ đồ mạch

Hình 2: Sơ đồ mạch cộng Full Adder

Báo cáo thí nghiệm 5 mơn Hệ Thống Số (CO1024) - Niên khóa 2021-2022

Trang 2/14


Trường Đại Học Bách Khoa Tp.Hồ Chí Minh
Khoa Khoa Học & Kỹ Thuật Máy Tính

• Mơ phỏng Logisim
- Bảng chân trị của biểu thức luận lý:
C-in
0
0
0
0
1
1
1
1

A
0
1

0
1
0
1
0
1

Sum

0
1
1
0
1
0
0
1

C-out
0
0
0
1
0
1
1
1

Bảng 1: Bảng chân trị của mạch cộng Full Adder

- Có tổng cộng 8 trường hợp khi mơ phỏng mạch, tuy nhiên nhóm em đã chọn ra 3 trường hợp
tiêu biểu như sau:
- Trường hợp 1: A - 0; B - 0; C-in - 0; Sum - 0; C-out - 0

Hình 3: Mơ phỏng trường hợp 1 cho mạch cộng Full Adder

- Trường hợp 2: A - 1; B - 1; C-in - 0; Sum - 0; C-out - 1

Hình 4: Mơ phỏng trường hợp 2 cho mạch cộng Full Adder

- Trường hợp 3: A - 1; B - 1; C-in - 1; Sum - 1; C-out - 1

Báo cáo thí nghiệm 5 mơn Hệ Thống Số (CO1024) - Niên khóa 2021-2022

Trang 3/14


Trường Đại Học Bách Khoa Tp.Hồ Chí Minh
Khoa Khoa Học & Kỹ Thuật Máy Tính

Hình 5: Mơ phỏng trường hợp 3 cho mạch cộng Full Adder

2.2

Bài 2.3.2

Thiết kế, mô phỏng và hiện thực mạch cộng 4-bit Carry Adder sử dụng IC 7483

• Đặt vấn đề và giải quyết
- Giả sử chúng ta muốn cộng 2 số nhị phân 4-bit, hai đầu ra đầu tiên của bộ cộng Full Adder sẽ

cung cấp chữ số đầu tiên của tổng (S0) của phép cộng và một bit là biến nhớ của bộ cộng nhị
phân tiếp theo.

• Sơ đồ luận lý

Hình 6: Sơ đồ luận lý mạch cộng 4-bit Carry Adder

• Sơ đồ mạch

Báo cáo thí nghiệm 5 mơn Hệ Thống Số (CO1024) - Niên khóa 2021-2022

Trang 4/14


Trường Đại Học Bách Khoa Tp.Hồ Chí Minh
Khoa Khoa Học & Kỹ Thuật Máy Tính

Hình 7: Sơ đồ mạch cộng 4-bit Carry Adder

• Mơ phỏng Logisim
- Nhóm em đã chọn ra 3 trường hợp như sau:
- Trường hợp 1: A3A2A1A0 - 0111; B3B2B1B0 - 0111; S3S2S1S0 - 1110

Hình 8: Mơ phỏng trường hợp 1 cho mạch cộng 4-bit Carry Adder

- Trường hợp 2: A3A2A1A0 - 1111; B3B2B1B0 - 0000; S3S2S1S0 - 1111

Báo cáo thí nghiệm 5 mơn Hệ Thống Số (CO1024) - Niên khóa 2021-2022

Trang 5/14

Trường Đại Học Bách Khoa Tp.Hồ Chí Minh
Khoa Khoa Học & Kỹ Thuật Máy Tính

Hình 9: Mơ phỏng trường hợp 2 cho mạch cộng 4-bit Carry Adder

- Trường hợp 3: A3A2A1A0 - 0001; B3B2B1B0 - 0001; S3S2S1S0 - 0010

Hình 10: Mô phỏng trường hợp 3 cho mạch cộng 4-bit Carry Adder

• Mạch hiện thực
- A0, A1, A2, A3 lần lượt được nối với các switch 0, 1, 2, 3
- B0, B1, B2, B3 lần lượt được nối với các switch 4, 5, 6, 7
- S0, S1, S2, S3 lầ lượt được nối với các LED 0, 1, 2, 3
- Các trường hợp khi hiện thực mạch như sau:
- Trường hợp 1: A3A2A1A0 - 0111; B3B2B1B0 - 0111; S3S2S1S0 - 1110

Báo cáo thí nghiệm 5 mơn Hệ Thống Số (CO1024) - Niên khóa 2021-2022

Trang 6/14


Trường Đại Học Bách Khoa Tp.Hồ Chí Minh
Khoa Khoa Học & Kỹ Thuật Máy Tính

Hình 11: Mơ phỏng trường hợp 1 cho mạch cộng 4-bit Carry Adder

- Trường hợp 2: A3A2A1A0 - 1111; B3B2B1B0 - 0000; S3S2S1S0 - 1111

Hình 12: Mô phỏng trường hợp 2 cho mạch cộng 4-bit Carry Adder

- Trường hợp 3: A3A2A1A0 - 0001; B3B2B1B0 - 0001; S3S2S1S0 - 0010

Báo cáo thí nghiệm 5 mơn Hệ Thống Số (CO1024) - Niên khóa 2021-2022

Trang 7/14


Trường Đại Học Bách Khoa Tp.Hồ Chí Minh
Khoa Khoa Học & Kỹ Thuật Máy Tính

Hình 13: Mơ phỏng trường hợp 3 cho mạch cộng 4-bit Carry Adder

2.3

Bài 2.3.3

Thiết kế, mô phỏng và hiện thực mạch đếm lên không đồng bộ MOD-10 sử dụng J-K Flip-flops (IC
7473)

• Đặt vấn đề và giải quyết:
- Vấn đề là thiết kế mạch đếm lên không đồng bộ MOD-10 sử dụng J-K Flip-flops.
- Cách giải quyết:
1. Xác định loại bộ đếm không đồng bộ dựa trên chuỗi đếm: đếm lên MOD-10. Xác định loại Flip-Flop và xung đồng hồ: J-K Flip-flops và kích cạnh xuống.
2. Xác định số lượng Flip-flops cần thiết để hỗ trợ số trạng thái trong trình tự đếm: 4 J-K Flip-flops.

3. Xác định trạng thái đặt lại: 1010 (MOD-10)
4. Thiết kế mạch đếm khơng đồng bộ MOD-10.
• Sơ đồ luận lý

Hình 14: Sơ đồ luận lý mạch đếm lên không đồng bộ MOD-10

• Sơ đồ mạch

Báo cáo thí nghiệm 5 mơn Hệ Thống Số (CO1024) - Niên khóa 2021-2022

Trang 8/14


Trường Đại Học Bách Khoa Tp.Hồ Chí Minh
Khoa Khoa Học & Kỹ Thuật Máy Tính

Hình 15: Sơ đồ mạch đếm lên khơng đồng bộ MOD-10

• Mơ phỏng Logisim
- Bảng chân trị của mạch đếm lên không đồng bộ MOD 10:
CLK
↓
↓
↓
↓
↓
↓
↓
↓
↓
↓

Q

D
0
0
0
0
0
0
0
0
1
1

Q
C
0
0
0
0
1
1
1
1
0
0

QB
0
0
1
1

0
0
1
1
0
0

QA
0
1
0
1
0
1
0
1
0
1

Bảng 2: Bảng chân trị của mạch đếm lên không đồng bộ MOD 10

- Có tổng cộng 9 trường hợp khi mơ phỏng mạch, tuy nhiên nhóm em đã chọn ra 3 trường hợp
tiêu biểu như sau:
- Trường hợp 1: CLK - ↓; QD - 0; QC - 0; QB - 1; QA - 0

Hình 16: Mơ phỏng trường hợp 1 cho mạch đếm lên không đồng bộ MOD 10

- Trường hợp 2: CLK - ↓; QD - 0; QC - 1; QB - 0; QA - 0

Báo cáo thí nghiệm 5 mơn Hệ Thống Số (CO1024) - Niên khóa 2021-2022

Trang 9/14


Trường Đại Học Bách Khoa Tp.Hồ Chí Minh
Khoa Khoa Học & Kỹ Thuật Máy Tính

Hình 17: Mơ phỏng trường hợp 2 cho mạch đếm lên không đồng bộ MOD 10

- Trường hợp 3: CLK - ↓; QD - 1; QC - 0; QB - 0; QA - 1

Hình 18: Mơ phỏng trường hợp 3 cho mạch đếm lên không đồng bộ MOD 10

• Mạch hiện thực
- Có tổng cộng 9 trường hợp khi hiện thực mạch, tuy nhiên nhóm em đã chọn ra 3 trường hợp
tiêu biểu như sau:
- Trường hợp 1: CLK - ↓; QD - 0; QC - 0; QB - 1; QA - 0

Báo cáo thí nghiệm 5 mơn Hệ Thống Số (CO1024) - Niên khóa 2021-2022

Trang 10/14


Trường Đại Học Bách Khoa Tp.Hồ Chí Minh
Khoa Khoa Học & Kỹ Thuật Máy Tính

Hình 19: Mơ phỏng trường hợp 1 cho mạch đếm lên không đồng bộ MOD 10

- Trường hợp 2: CLK - ↓; QD - 0; QC - 1; QB - 0; QA - 0

Báo cáo thí nghiệm 5 mơn Hệ Thống Số (CO1024) - Niên khóa 2021-2022

Trang 11/14


Trường Đại Học Bách Khoa Tp.Hồ Chí Minh
Khoa Khoa Học & Kỹ Thuật Máy Tính

Hình 20: Mơ phỏng trường hợp 2 cho mạch đếm lên không đồng bộ MOD 10

- Trường hợp 3: CLK - ↓; QD - 1; QC - 0; QB - 0; QA - 1

Báo cáo thí nghiệm 5 mơn Hệ Thống Số (CO1024) - Niên khóa 2021-2022

Trang 12/14


Trường Đại Học Bách Khoa Tp.Hồ Chí Minh
Khoa Khoa Học & Kỹ Thuật Máy Tính

Hình 21: Mơ phỏng trường hợp 3 cho mạch đếm lên không đồng bộ MOD 10

2.4

Bài 2.3.4

Sự khác biệt giữa mạch đếm đồng bộ và mạch đếm bất đồng bộ là gì?

• Mạch đếm đồng bộ:
1. Có tín hiệu xung clock đầu vào liên tục để tạo ra đầu ra .

2. Quá trình hoạt động thì nhanh hơn.
3. Mạch đếm đồng bộ tạo ra ít lỗi hơn mạch đếm không đồng bộ.
4. Thiết kế mạch đếm đồng bộ thì phức tạp
5. Có thể hoạt động với một số chuỗi bộ đếm linh hoạt.
• Mạch đếm bất đồng bộ:
1. Có tín hiệu xung clock đầu vào khác nhau để tạo ra đầu ra.
2. Quá trình hoạt động thì chậm hơn.
3. Mạch đếm bất đồng bộ sinh ra nhiều lỗi hơn mạch đếm đồng bộ.
4. Thiết kế mạch đếm bất đồng bộ thì đơn giản
5. Có thể hoạt động với một số chuỗi đếm cố định.

2.5

Bài 2.3.5

Nêu ra quy trình để thiết kế mạch đếm đồng bộ.

1. Xác định số lượng Flip-flops cần thiết để hỗ trợ số trạng thái trong chuỗi đếm
2. Xây dựng sơ đồ chuyển đổi trạng thái. Đảm bảo bao gồm tất cả các trạng thái
3. Lập bảng trạng thái
4. Đơn giản hóa các biểu thức cho các đầu vào của mỗi FF bằng phương pháp K-Map
5. Hiện thực mạch đếm đồng bộ

Báo cáo thí nghiệm 5 mơn Hệ Thống Số (CO1024) - Niên khóa 2021-2022

Trang 13/14


Trường Đại Học Bách Khoa Tp.Hồ Chí Minh
Khoa Khoa Học & Kỹ Thuật Máy Tính

Tài liệu
[1] Digital Systems: Principles and Applications (11th Edition) – Ronald J. Tocci, Neal S. Widmer,
Gregory L. Moss, 2010

[2] Lecture Slides/Videos – Assoc. Prof. Dr. Tran Ngoc Thinh.
[3] Tutorial videos on Digital Systems Experiments.

Báo cáo thí nghiệm 5 mơn Hệ Thống Số (CO1024) - Niên khóa 2021-2022

Trang 14/14