Bài giảng Thiết kế số: Các khối mạch tổ hợp - TS. Hoàng Mạnh Thắng

Người trình bày: 
TS. Hoàng Manh Thă
̣
́ng


Thiết kế FSM dùng CAD tools
VHDL cung cấp môt sô
̣ ́ cách tao đê thiê
̣
̉
́t kế FSM
Không có cách chuân na
̉
̀o cho đing nghi
̣
̃a môt FSM
̣
Tiếp cân c
̣ ơ ban:
̉

 Người dùng tao ra dang d
̣
̣
ữ liêu đê biêu diê
̣
̉ ̉
̃n các trang tha
̣
́i 

có thê trong FSM
̉
 Tín hiêu na
̣
̀y biêu diê
̉
̃n các đầu ra (biến trang tha
̣
́i) cua flip 
̉
flop
 Chương trình dich VHDL chon sô
̣
̣
́ flip flop phù hợp trong quá 
trình tô h
̉ ợp
 Gán trang tha
̣
́i có thê đ
̉ ược thực hiên b
̣ ởi bô dich hoăc co
̣ ̣
̣
́ thê ̉
là người dùng chi ra
̉

Các kiểu dữ liệu do người dùng chỉ ra
Từ khóa TYPE được dùng đê đinh nghi
̉ ̣
̃a kiêu d
̉ ữ 

liêu m
̣
ới dùng đê biêu diê
̉ ̉
̃n các trang tha
̣
́i trong FSM

Kiêu d
̉ ữ liêu na
̣
̀y có thê nhân 3 gia
̉
̣
́ tri kha
̣
́c nhau: A, 
Từ khóa

B và C

Tên kiểu
dữ liệu

Các biến cho kiểu dl này


Biểu diễn các trạng thái
SIGNAL được đinh nghi
̣
̃a với kiêu trang tha
̉
̣
́i như đã 

đinh nghi
̣
̃a đê bieu diê
̉ ̉
̃n đầu ra  cua flip flop
̉


Ví dụ thiết kế
Tao đoan VHDL cho mach pha
̣
̣
̣
́t hiên chuô
̣
̃i 11 ở đầu 

vào w

Ví dụ thiết kế, cont


Ví dụ thiết kế, cont


Mã VHDL kiểu khác
Cách khác này mô ta mach trong VHDL đinh nghi
̉ ̣
̣
̃a 

hai tín hiêu biêu diê
̣
̉
̃n trang tha
̣
́i cua FSM
̉

Môt ti
̣ ́n hiêu 
̣ y_present chi ra trang tha
̉
̣
́i FSM
Tín hiêu th
̣
ứ 2 y_next chi ra trang tha

̉
̣
́i tiếp theo

Hai khai báo PROCESS được dùng
Môt mô ta bang trang tha
̣
̉ ̉
̣
́i mach combinational
̣
Cái thứ 2 dùng mô ta ca
̉ ́c flip flop với y_present sẽ 
nhân gia
̣
́ tri ̣ y_next sau mỗi sường xung nhip̣


Mã VHDL kiểu khác, cont


Chỉ ra phép gán trạng thái
Như phần trước thì phép gán trang tha
̣
́i được thực 

hiên b
̣ ởi bô dich VHDL
̣ ̣
Người dùng có thê th

̉ ực hiên ga
̣
́n dùng:


Mã VHDL của Mealy FSM
Mealy FSM có thê đ
̉ ược mô ta t
̉ ương tự với Moore 

FSM
Dich chuyên trang tha
̣
̉
̣
́i được mô ta t
̉ ương tự
Ví du s
̣ ơ đồ trang tha
̣
́i Mealy phát hiên chuô
̣
̃i 11 


Mã VHDL cho Mealy
detector