LUẬN VĂN: THIẾT KẾ VÀ THI CÔNG CARD GHI- ĐỌC EPROM pptx

BỘ GIÁO DỤC VÀ ĐÀO TẠO
ĐẠI HỌC QUỐC GIA TP. HỒ CHÍ MINH
TRƯỜNG ĐẠI HỌC SƯ PHẠM KỸ THUẬT
KHOA ĐIỆN – ĐIỆN TỬ
BỘ MÔN ĐIỆN TỬ
  





L
L
U
U
Ậ
Ậ
N
N


V
V
Ă
Ă
N
N


T
T

Ố
Ố
T
T


N
N
G
G
H
H
I
I
Ệ
Ệ
P
P



Đề tài:
THIẾT KẾ VÀ THI CÔNG
CARD GHI- ĐỌC EPROM



Sinh Viên Thực Hiện : NGÔ SỸ
Lớp: 95 KĐĐ
Giáo Viên Hướng Dẫn: TRẦN VĂN TRỌNG

TRƯƠNG T. BÍCH NGÀ





TP. HỒ CHÍ MINH
THÁNG 03/2000

LỜI NÓI ĐẦU

Trong thời đại bùng nổ thông tin, khoa học kỹ thuật, sự ra đời và phát triển vượt
bậc của bộ vi xử lý đã làm thay đổi cấu trúc hầu hết các ngành trong mọi lãnh vực.
Trong hệ thống tự động điều khiển, máy tính, mạng điện thoại… hoạt động dưới sự
điều khiển của bộ vi xử lý theo một chương trình lập sẵn được lưu giữ trong một vi
mạch nhớ mà người ta thường gọi là ROM (Read Only Memory).
Mặc dù ROM không được nhắc đến trong bộ vi xử lý, nhưng nó có mặt hầu hết
trong các hệ vi xử lý và cùng phát triển đồng thời với sự phát triển của bộ vi xử lý để
đáp ứng kịp thời với hoạt động của các hệ này. Vi mạch nhớ có nhiều loại, nhưng hiện
nay EPROM được sử dụng nhiều nhất do những ưu việt của nó.
Vấn đề đặt ra là làm sao chúng ta có thể ghi một chương trình điều khiển vào
EPROM? Và cách thức chúng ta đọc được một chương trình đã nạp sẵn trong EPROM
như thế nào? Đó chính là chức năng của một mạch ghi đọc EPROM mà đề tài đã thiết
kế và thi công.
Do thời gian thực hiện đề tài có hạn, hơn nữa đây là lần đầu tiên làm việc với
tính năng độc lập nên việc mở rộng đề tài không thực hiện được mà chỉ dừng lại ở mức
độ đơn giản và khả năng sai sót có thể xảy ra. Em rất mong sự góp ý của quý thầy cô
và các bạn để đề tài hoàn chỉnh hơn.
TP. Hồ Chí Minh tháng 3 năm 2000.
Sinh viên thực hiện

NGÔ SỸ
LỜI CẢM ƠN
Sau những tháng ngày miệt mài tìm hiểu, học hỏi
luận văn đã hoàn thành đúng thời gian quy định. Trong
suốt thời gian này, em luôn được sự giúp đỡ của quý
thầy cô trong Khoa Điện. Đặc biệt là sự hướng dẫn tận
tình, những lời động viên khích lệ của thầy Trần Văn
Trọng và cô Trương Thị Bích Ngà, hai giáo viên đã
hướng dẫn cho em.
Em không biết nói gì hơn để bày tỏ lòng biết ơn
chân thành đến quý thầy cô. Người đã vì em mà bỏ ra
biết bao công sức để cho đề tài em được trọn vẹn. Qua
đây em xin gởi đến thầy Trần Văn Trọng và cô
Trương Thị Bích Ngà lời kính chúc sức khỏe để đi hết
sự nghiệp trồng người của mình, góp phần đào tạo
những nhân tài cho đất nước cũng như tạo tiếng vang
cho Trường ĐH Sư Phạm Kỹ Thuật.
Xin chân thành cảm ơn các bạn bè, thân hữu đã cođ
những đóng góp cho đề tài hoàn thành trọn vẹn.
TP. Hồ Chí Minh tháng 3 năm 2000.
Sinh viên thực hiện
NGÔ SỸ
PHẦN I
CHƯƠNG DẪN NHẬP
ĐẶT VẤN ĐỀ:
Với xu hướng khoa học kỹ thuật ngày càng phát triển mạnh mẽ, nhất là trong lĩnh
vực thông tin viễn thông, điện tử, công nghiệp… Nhiều thiết bị, linh kiện mới đã ra
đời thay thế cho những thiết bị, linh kiện trước đó có phần hạn chế.
Nhờ sự vi mạch hóa đã đem lại những lợi ích to lớn cho cuộc sống của con
người. Hầu hết khi xử lý dữ liệu, điều khiển… người ta đều chọn xử lý trên nền tảng

số học và đại số logic, với sự trợ giúp của các hệ vi mạch số. Đặc biệt là các hệ vi
mạch số lập trình được mà người ta thường gọi là ROM (Real Only Memory). Vì thế
em sẽ khảo sát cách ghi đọc EPROM để làm đề tài tốt nghiệp của mình.
GIỚI HẠN ĐỀ TÀI:
Tuy ROM không được nhắc đến trong bộ vi xử lý, nhưng nó hiện diện hầu hết
trong tất cả các hệ vi xử lý và nó phát triển đồng thời với sự phát triển của bộ vi xử lý,
để đáp ứng kịp thời của hệ này.
Theo suốt quá trình phát triển của ROM, em nhận thấy hiện nay hầu hết các ứng
dụng đều tập trung vào EPROM vì những ưu việt của nó. Với khả năng có hạn, hơn
nữa thời gian tiến hành đề tài chỉ trong thời gian ngắn nên chỉ thiết kế mạch ghi đọc
EPROM dùng kit vi xử lý với một loại EPROM duy nhất đó là 2764.
Luận văn bao gồm những nội dung sau:
- Chương I: Tổng quát về mạch tích hợp.
- Chương II: Giới thiệu kit PROFI – 5E.
- Chương III: Thiết kế mạch ghi đọc EPROM.
- Chương IV: Thiết kế phần mềm.
MỤC ĐÍCH NGHIÊN CỨU:
Với tầm quan trọng của ROM trong các ứng dụng thực tế, từ những nhu cầu sinh
hoạt – giải trí hằng ngày đến những ứng dụng trong đo lường, điều khiển… Để các
thiết bị giảm tối thiểu sự cố và chính xác thì đòi hỏi những chương trình phải được lập
trình sẵn. Vì muốn hiểu sâu trong việc lập trình của EPROM nên em đã chọn đề tài
card ghi đọc EPROM để trao dồi, mở rộng kiến thức cho mình.
CHƯƠNG II: CƠ SỞ LÝ LUẬN
ĐẶC ĐIỂM, YÊU CẦU CỦA ĐỀ TÀI:
Với khả năng có hạn, hơn nữa yêu cầu đặt ra của đề tài là không đi rộng hết các
loại ROM mà đi sâu vào một linh kiện được sử dụng rộng rãi hiện nay là EPROM
2764. Do đó đề tài sẽ thiết kế card ghi đọc EPROM có những đặc điểm sau:
- Card phải dễ sử dụng, kích thước nhỏ gọn.
- Độ tin cậy cao.
- Dể di chuyển.

MỤC ĐÍCH CỦA ĐỀ TÀI:
Đề tài mà em thiết kế không có sự quy mô như những đề tài của đàn anh đi trước.
Nhưng không vì thế mà nó kém đi phần thực tế. Do tính chất thông dụng của EPROM
trong đời sống thì việc thiết kế card ghi đọc EPROM dùng kit vi xử lý có những thuận
lợi hơn việc giao tiếp bằng máy tính về phương diện kinh tế cũng như kích thước.
Ngoài ra, đề tài sẽ là những gì đúc kết lại sau những năm ngồi trên ghế giảng
đường của trường ĐH Sư Phạm Kỹ Thuật.
PHƯƠNG PHÁP THIẾT KẾ:
Từ những đặc điểm, yêu cầu của đề bài, em đã chọn ra phương áf thực hiện theo
trình tự sau:
- Tham khảo ý kiến của giáo viên, bạn bè và thu thập tài liệu liên quan.
- Đề ra phương án thi công có tính khả thi xét trên các mặt kinh tế và kỹ thuật.
- Thực hiện theo phương án, thi công dưới sự chỉ dẫn của giáo viên hướng dẫn.
PHƯƠNG PHÁP THU THẬP DỮ LIỆU:
Những tài liệu, những vấn đề có liên quan đến đề tài chủ yếu do giáo viên hướng
dẫn cung cấp.
Ngoài ra, em còn tham khảo ý kiến của quý thầy cô trong Khoa Điện và các bạn
bè thân thuộc.
Em cũng bỏ ra rất nhiều thời gian để tự mình nghiên cứu, tìm tòi những phần liên
quan trong đề tài.
TRÌNH TỰ THIẾT KẾ:
Sau khi bắt tay vào làm đề tài, em đã tuân thủ các bước sau:
- Thu thập dữ liệu.
- Phân tích dữ liệu.
- Đề ra các phương án và lựa chọn.
- Thi công.
- Kiểm tra và kết luận.
PHẦN II
CHƯƠNG I: TỔNG QUAN VỀ MẠCH TÍCH HỢP
ĐỊNH NGHĨA:

Mạch tích hợp là mạch điện mà các phần tử được chế tạo đồng thời trên cùng
một đế, và các phần tử này không tách rời nhau, thông thường người ta gọi là IC
(Intergrated Circuit).
Với sự phát triển không ngừng về kỹ thuật và công nghệ chế tạo linh kiện điện
tử, đã cho ra đời những mạc` tích hợp có độ tin cậy cao, kích thước nhỏ. Tính đa dụng
cũng như tính kinh tế cũng được phát huy.
Theo mức độ tích hợp ta phân ra các mạch tích hợp sau:
 Loại nhỏ ( SSI ) chứa dưới 12 cổng logic cơ bản.
 Loại vừa ( MSI ) tích hợp đến cả trăm cổng logic cơ bản.
 Loại lớn ( LSI ) tích hợp đến cả ngàn cổng logic cơ bản.
 Loại cực lớn ( VLSI ) tích hợp đến hơn một ngàn cổng logic. Đây là các loại
mạch vi xử lý .
Theo chức năng vi mạch người ta phân ra các loại sau:
 Vi mạch tương tự ( Analog IC ).
 Vi mạch số (Digital IC ).
 Vi mạch chuyển đổi ADC, DAC ( Analog – Digital Converter ).
 Vi mạch nhớ ( Memory IC ).
 Vi mạch vi xử lý (Processor).
Và nhiều loại vi mạch chuyên dụng khác nữa.
VI MẠCH SỐ:
Vi mạch số là các vi mạch mà nó chỉ làm việc đúng với các tín hiệu gián đoạn, rời
rạc. Các tín hiệu này chính là các giá trị có điện (High) và không có điện (Low) của
điện áp.
Với sự phát triển rất nhanh vað mạnh của kỹ thuật số. Vi mạch số ngày nay đang
được ưa chuộng và được ứng dụng trong các ngành then chốt như: máy tính điện tử,
đo lường, điều khiển… cũng như trong lĩnh vực dân dụng như quang báo…
Bằng công nghệ khác nhau mà nhà chế tạo đã sản xuất ra IC số theo 2 loại chính để
tạo nên 2 loại IC phổ biến.
TTL ( Transistor – Transistor logic ) làm việc ở mức điện áp 5v ± 10%.
CMOS ( Complementary Mos) làm việc ở điện áp cao hơn với 1 dãy rộng.

Điển hình của loại IC TTL là họ 74xx, 74Hxx, 74LSxx,… và cho CMOS là
74Cxx,74CHxx, 45xx.
Mỗi loại có những ưu việt cũng như khuyết điểm riêng. Tùy vào những ứng dụng cụ
thể mà ta chọn cho thích hợp.
VI MẠCH NHỚ:
Là vi mạch có khả năng lưu trữ dữ liệu. Về mặt điện tích thì chúng được xem
như nhiều ô nhớ mà ta có thể đặt vào một giá trị điện áp là High hoặc Low. Và giá trị
này sẽ được lưu trữ theo thời gian tùy theo từng loại. Có 2 loại mạch nhớ cơ bản là
ROM và RAM.
III.1. Ram ( Random Access Memory):
Là bộ nhớ có thể truy xuất và ghi vào. Nói cách khác RAM là bộ nhớ thay đổi,
nghĩa là nó sẽ mất dữ liệu khi bị mất nguồn nuôi.
Có 2 loại RAM sau:
III.1.1. SRAM ( Static RAM):
Được gọi là RAM tĩnh, là dạng RAM hoạt động theo nguyên tắc của Flip – Flop
D. dữ liệu ghi vào được tồn trữ theo thời gian.
III.1.2. DRAM ( Dynamic RAM):
Được gọi là RAM động. Là dạng RAM hoạt động như tụ điện, do đó dữ liệu có
thể bị mất sau khi ngắt điện. Vì thế đối với DRAM để đảm bảo không mất dữ liệu thì
ta phải làm tươi RAM sau một khoảng thời gian ấn định.
III.2. ROM (Real Only Memory):
Là bộ nhớ chỉ có thể đọc được dữ liệu được ghi trước từ nó. Nhưng cũng có một
số loại ROM ta có thể ghi vào nó với một số điều kiện đặc biệt.
Hình 1: Sơ đồ logic ROM được đơn giản hóa.
Tùy theo công nghệ chế tạo và cách thức ghi dữ liệu mà ta có các loại ROM sau:
III.2.1. PROM (Programmable ROM ):
Là loại chỉ ghi được dữ liệu một lần và không đổi được nữa. Người sử dụng có
thể tự lập trình trên PROM. Thường gọi là ROM cầu chì, có giá thành thấp, được sử
dụng trong các ứng dụng quy mô nhỏ.

ROM

A
3
A
2

A
1
A
0
D
7
D
0
Data bus

Andress Bus

Control
Input
III.2.2. MROM (Mask – Programmed ROM):
Là loại ROM chỉ sản xuất theo đơn đặt hàng vì chỉ được lập trình một lần duy
nhất và chương trình được cài sẵn trong quá trình chế tạo của nhà sản xuất.
Thường gọi là ROM mặt nạ._III.2.3. EPROM (Erasable ROM):
Là loại ROM lập trình được nhiều lần. Mỗi lần lập trình sai có thể lập trình lại
bằng cách xóa đi trước khi thực hiện chương trình mới.
Xóa EPROM bằng cách chiếu tia cực tím vào cửa sổ trên thân EPROM. Khi
EPROM được xóa sạch có nghĩa là toàn bộ tế bào nhớ đều ở mức 1.

EPROM được ký hiệu 27xxxx.
III.2.4. EEROM (Electrically EPROM ):
EPROM có 2 nhược điểm sau:
Muốn thay đổi chương trình khác phải đem đi xóa và lập trình lại, việc này rất tốn
thời gian.
Khi ta muốn thay đổi nội dung của một bit tại một địa chỉ nào đó thì phải xóa toàn
bộ EPROM.
Do đó EEPROM đã ra đời để cải tiến EPROM.
EEPROM có thể xóa bằng điện. Và khi xóa có thể xóa toàn bộ hay từng từ (Word)
trong ma trận nhớ.
Ký hiệu EEPROM: 28xxx.
Điện áp lập trình là 5v vì bên trong có bộ chuyển đổi DC sang DC (từ 5v÷21v).
VI MẠCH VI XỬ LÝ:
Vi xử lý là vi mạch lớn hoặc cực lớn (LSI hoặc VLSI ) có chức făng tương tự đơn
vị xử lý trung tâm ( CPU: Center Processer Unit ) của máy tính thông thường nhưng
mức độ thấp hơn về tốc độ cũng như về khả năng xử lý và xuất dữ liệu.
Một vi xử lý có thể thực hiện vài trăm lệnh đến hàng ngàn lệnh. Do đó nó có khả
năng thực hiện được rất nhiều việc khác nhau tùy theo yêu cầu của người sử dụng.
Tính ưu việt của vi xử lý trong kỹ thuật điều khiển và đo lường ngày càng được
khẳng định do tính mềm dẻo của phần mềm. Mặc dù nó phức tạp trong hoạt động thiết
kế, nhưng tính kinh tế là một ưu điểm và kích thước nhỏ.
Thông thường 1 hệ vi xử lý gồm có 2 phần chính:
 Phần cứng.
 Phần mềm.
Phần cứng bao gồm 3 phần chủ yếu: đơn vị xử lý trung tâm (CPU), khối nhớ, khối
vào ra. Ngoài ra còn có các đường dẫn tín hiệu, bộ dao động …
Phần mềm: là các chương trình do người sử dụng viết để điều khiển theo yêu cầu
của mình.
Một số vi xử lý thông dụng hiện nay là Z80, 6800, 8085, 8031… Càng về sau thì
các hệ vi xử lý càng tiến bộ về khả năng xử lý dữ liệu và tốc độ xử lý…

Sơ đồ cấu trúc 1 bộ vi xử lý:




CPU

ROM

RAM

I/O
OUT

IN

Addess Bus
Data Bus

Control Bus

CHƯƠNG II: GIỚI THIỆU KIT PROFI – 5E
GIỚI THIỆU VỀ EPROM 2764
I.1. GIỚI THIỆU:
EPROM 2764 do hãng Intel sản xuất có các đặc điểm.
Nguồn cung cấp V
cc
= 5v.
Dung lượng: 8k x 8 bit ( gồm 65.536 bit).
Thời gian tối đa để lập trình chọn IC 2764 là 420s.

Thời gian truy xuất tối đa:
 Chế độ bình thường là 280 ns.
 Chế độ nhanh là 200ns.
Xung lập trình đơn.
Công suất tiêu tán thấp.
 Ở chế độ hoạt động: dòng tối đa 150mA
 Ở trạng thái chờ: dòng tối đa 35mA.
Hoạt động dựa trên các thông số của họ TTL.
Ngõ ra 3 trạng thái.
Lập trình bằng điện và xóa bằng tia cực tím.
I.1.1. SƠ ĐỒ CHÂN CỦA EPROM 2764:
Trong đó:
A0 đến A12 bus địa chỉ (ngõ vào).
D0 đến D7 bus dữ liệu (ngõ ra).
OE: điều khiển cho phép ngõ ra (ngõ vào).
CE: điều khiển chọn chip (ngõ vào).
Vpp: điện áp lập trình.
PGM: xung lập trình với độ rộng cần thiết.
I.1.2. BẢNG TRẠNG THÁI HOẠT ĐỘNG EPROM 2764:
CHÂN

Chế độ
CE
(20)
OE
(22)
PGM
(27)
V
PP

(1)
V
CC
(28)
OUTPUT
(11-13,15-19)
Đọc V
IL
V
IL
V
IH
V
CC
V
CC
Ra
Chờ V
IH
X X V
CC
V
CC
Z cao
Nạp C/T V
IL
X V
IL
V

PP
V
CC
Vào
Kiểm C/T V
IL
V
IL
V
IH
V
PP
V
CC
Ra
Cấm nạp C/T V
IH
X X V
PP
V
CC
Z cao
Trong đó các điện áp:
VIH tương ứng với mức logic 1 của TTL.
VIL tương ứng với mức logic 0 của TTL.
X: là trạng thái không quan tâm.
I.1.3. SƠ ĐỒ KHỐI EPROM 2764:
I.2. CHẾ ĐỘ ĐỌC:
Logic điều
khiển

Giải mã Y


Giải mã X
Đệm ngõ ra

Mạch của Y
(Y gating)

Ma trận nhớ
65.536 bit
D
0
÷D
7
V
pp
V
cc
GND

A
0
÷A
12
OE
CE/PGM
A
0

A
1
A
2
A
3
A
4
A
5
A
6
A
7
A
8
A
9
A
10
A
11
A
12
CE
OE
PGM
VPP

00
01
02
03
04
05
06
07
11
12
13
15
16
17
18
19
10
9
8
7
6
5
4
3
25
24
21
23
2
20

22
27
1

2764

Giản đồ xung chu kỳ đọc:
Khi các chân CE, OE ở mức logic 0 và V
pp
ở +5v thì chế độ đọc được xác lập.
Dữ liệu chỉ xuất ra trong một khoảng thời gian t
ACC
, t
OE
.
I.3. CHẾ ĐỘ CHỜ:
Từ bảng trạng thái, khi CE ở mức logic 1, V
pp
ở mức +5v thì chế độ chờ được
thiết lập. Ở chế độ này làm giảm công suất tiêu thụ còn 75%. Dòng điện tiêu thụ tối đa
35 mA. Các ngõ ra ở 3 trạng thái (Hi – Z ), độc lập với ngõ vào CE.
I.4. CHẾ ĐỘ LẬP TRÌNH:
Chế độ lập trình sẽ được hoàn hảo khi EPROM đã được xóa sạch. Khi đó, các bit
của EPROM đều ở trạng thái logic 1. Việc lập trình được tiến hành từ địa chỉ thấp nhất
đến địa chỉ cao hơn và nó sẽ kết thúc khi ta hết dữ liệu đưa vào mà không đòi hỏi là
phải chiếm hết các ô nhớ của EPROM.
Để lập trình EPROM 2764 ta cần thực hiện các bước cơ bản sau:
Đưa địa chỉ vào bus địa chỉ của EPROM để chọn ô nhớ lập trình.
Đưa dữ liệu cần nạp vào bus dữ liệu của EPROM. Mỗi lần dữ liệu vào thì ô nhớ tự
động tăng lên 1 đơn vị.

Điện áp cần nạp EPROM 2764: Vpp =+21v hoặc =+12,5v
Chân CE được nối xuống mass (mức logic 0).
Khi công việc trên đã hoàn tất nghĩa là địa chỉ và dữ liệu đã ổn định thì xung lập
trình được đưa vào chân PGM.
Giản đồ xung lập trình:
Khi lập trình, người lập trình có thể thâm nhập bất kỳ ô nhớ nào vào bất kỳ lúc nào.
Việc chọn địa chỉ có khoảng cách liên tục hay ngẩu nhiên.
I.5. CHẾ ĐỘ CẤM LẬP TRÌNH:
Chế độ này sẽ thực thi khi người viết chương trình điều khiển chân CE lên mức
logic 1. Lúc này các ngõ ra ở tổng trở cao. Chế độ cấm lập trình nói chung và chân CE
nói riêng được xem như là một công tắc chọn lựa khi mà ta lập trình song song nhiều
EPROM 2764 cùng một lúc.
I.6. CHẾ ĐỘ KIỂM TRA LẬP TRÌNH:
Khi ta chuyển sang chế độ này với mục đích là kiểm tra những dữ liệu vừa nhập
và xem có sai sót không. Khi kiểm tra các chân CE, OE ở mức logic 0, V
pp
= +21v.

GIỚI THIỆU VI XỬ LÝ 8085:
Vi xử lý 8085 do hãng Intel sản xuất. Đó là vi xử lý 8 bit, các vi xử lý 8 bit là sự
cải tiến của các vi pử lý 4 bit ra đời vào đầu thập niên 70. Có nhiều hãng sản xuất vi
xử lý 8 bit như: Intel, Motorola, Zilog… Việc chọn vi xử lý 8085 làm kit có những ưu
việt của nó.
II.1. ĐẶC TÍNH ĐIỆN:
Nguồn cung cấp: 5v ±10%, I
max
= 170 mA.
Tần số xung đồng hồ: 5MHz. Mạch tích xung đồng hồ được tích hợp có thể sử dụng
thạch anh, mạch RC, LC bên ngoài.
Đơn vị điều khiển được tích hợp.

Có 4 vector ngắt, trong đó có một dành cho nhu cầu ngắt không ngăn được (Non –
Maskable). Và một tương thích với 8080A.
Cổng vào/ra nối tiếp.
Tính nhị phân, thập phân và thập lục phân (tính 16 bit).
Khả năng định địa chỉ trực tiếp 64 Kbyte.
Phần mềm tương thích 100% với Z80.
II.2. CẤU TRÚC PHẦN CỨNG 8085:
Sơ đồ chân của vi xử lý 8085 và sơ đồ logic ở hình 8.
Trong đó chức năng của các chân được trình bày dưới đây:
Chân Ký hiệu In/Out
3 state
Ý nghĩa
1,2 X
1
, X
2
I
X
1
, X
2
là 2 ngõ vào của mạch dao động. Tần số
ngõ vào được chia bơĩi 2 mạch chia bên trong.
Tần số làm việc phụ thuộc vào loại vi xử lý .
Đối với 8085A là 6 MHz.
Đối với 8085A1 là 12MHz.
Đối với 8085A2 là 10MHz.
3 Reset out O Cho biết CPU đang reset. Tín hiệu này có thể
dùng để reset các thành phần khác trong mạch.
4 SOD O Serial output. Ngõ ra dữ kiệu nối tiếp được xác

định bởi lệnh Sim.
5 SID I
Serial input ngõ vào dữ liệu nối tiếp. Nó được
nạp vào bit thứ 7 của thanh ghi A khi thực hiện
lệnh RIM.
6 TRAP I
Trap: tín hiệu ngắt không ngăn được. Ngõ vào
Trap được kích bởi cạnh lên.
7,8,9 RST 7,5;
6,5; 5,5
I
Restart Interrupt Request: là các tín hiệu ngắt có
thể ngăn được.
10 INTR I
Interrupt: là tín hiệu ngắt thông dụng có thể che
được. Lệnh được kích bằng mức.
11 INTA\ O
Interrupt Acknowledge: tín hiệu dùng để báo cho
thiết bị yêu cầu ngắt bởi tín hiệu INTR biết rằng
vi xử lý đã chấp nhận yêu cầu ngắt.
19-12

AD
7
÷AD
0
I/O-3
Address/databus: đường địa chỉ và dữ liệu được
tích hợp chung. Ở trạng thái T
1

của chu kỳ máy
các ngõ này đóng vai trò là ngõ ra địa chỉ. Các
trạng thái còn lại của chu kỳ máy đóng vai trò
đường dữ liệu.
20 Vss O-3
Ground
28-21

A
15
÷ A
18
O-3
Addess bus: các ngõ này dùng để xuất 8 bit địa
chỉ cao.
30 ALE O
Addess Latch Enable: ngõ này tạo ra 1 xung ở
trạng thái T
1
của chu kỳ máy để xác định A
15
÷
A
8
và AD
7
÷ AD
0
là các đường địa chỉ.
31 WR\ O-3

Write: dùng để xác định Microprocessor đang
thực hiện ghi dữ liệu lên bộ nhớ hay I/O.
32 RD\ O-3
Read dùng để xác định Microprocessor đang
thực hiện ghi dữ liệu lên bộ nhớ hay I/O.
29,
33,34
S
0
, S
1

IO/M\
O
O-3
Machine Cycle Status: 3 bit này cho biết trạng
thái chu kỳ máy.

II.3. CẤU TRÚC BÊN TRONG VI XỬ LÝ 8085:
Sơ đồ cấu trúc Microprocessor 8085A được trình bày ở hình vẽ.
Trong sơ đồ cấu trúc của 8085A có tất cả các khối của một Microprocessor tổng
quát, chỉ có vài điểm khác biệt:
Một trong hai thanh ghi Temp được thay thế bởi thanh ghi Accumulator do đó các
dữ liệu cho khối ALU thực hiện phải có một dữ liệu chứa trong thanh ghi A.
Các thanh ghi thông dụng B, C, D, E, H, L thanh ghi Accumulator, thanh ghi trạng
thái đều có chiều dài là 8 bit.
Program Counter và Stack pointer là các thanh ghi 16 bit do đó dung lượng bộ nhớ
8085A có thể truy xuất là 64K byte.
Bus dữ liệu 8 bit D7 – D0 được đa hợp với 8 bit địa thấp A7 – A0 tạo thành 8 bit
AD7 – AD0 do đó khi sử dụng Microprocessor 8085A phải giải mã đa hợp các đường

này để tách rời thành các đường địa chỉ và các đường dữ liệu một cách chính xác.
Các thanh ghi thông dụng B, C, D, E, H, L thanh ghi Accumulator, thanh ghi trạng
thái F đều có chiều dài là 8 bit. Các thanh ghi này có thể kết hợp lại tạo thành từng cặp
thanh ghi như BC, DE, HL, PSW ( chính là cặp thanh ghi AF).
Thanh ghi trạng thái Microprocessor 8085A có cấu trúc như sau:
Chức năng của các bit như sau:
Bit S (signal): bit dấu S=1 khi kết quả là số âm
S=0 khi kết quả là số dương
S

Z

X

AC

X

P

X

C

7 6 5 4 3 2 1 0

Hình s
ơ

đồ

chân c
ủ
a vi x
ử
lý 8085 và s
ơ

đồ
logic

Bit Z(zero) bit zero Z=1 khi kết quả bằng 0
Z=0 khi kết quả khác 0
Bit AC (Auxiliary) bit tràn phụ AC=1 khi phép tính bị tràn lên bit thứ 3
AC=0 khi phép tính không bị tràn lên bit thứ
3
Bit P (Parity) bit chẵn lẻ P=1 khi kết quả là số chẵn.
P=0 khi kết quả là số lẻ.
Bit C (Carry) bit nhớ C=1 khi kết quả có số nhớ.
C= 0 Khi kết quả không có số nhớ.
Bit x: là các bit không có ý nghĩa.
Microprocessor 8085A có ngõ vào Reset In dùng để Reset Microprocessor để
thoát khỏi 1 chương trình, khi tác động đến ngõ vào Reset, Microprocessor sẽ đặt lại
giá trị trong thanh ghi PC = 0000
H
và các chương trình sẽ bắt đầu thực hiện ở ô nhớ có
địa chỉ 0000
H
.
GIỚI THIỆU 8255A:
III.1 CẤU TRÚC PHẦN CỨNG:

8085A là IC ngoại vi được chế tạo theo công nghệ LSI dùng để giao tiếp song song
giữa Microprocessor và thiết bị điều khiển bên ngoài.
Sơ đồ chân và sơ đồ logic:
Tên các chân 8255A:
D
7 –
D
0
: Data bus (Bi – Direction)
RESET: reset input
CS\: Chip select
RD\: Read input
WR\: Write input
A
0
-A
1
: Pord Address
PA7 – PA0: Port A
PB7 – PB0: Port B
PC7 – PC0: Port C
8255A giao tiếp với Microprocessor thông qua 3 bus: bus dữ liệu 8 bit D
7
– D
0
,
bus địa chỉ A
1
A
2

, bus điều khiển RD\, WR\, CS\, Reset.
Mã lệnh, thông tin trạng thái và dữ liệu đều được truqền trên 8 đường dữ liệu D
7
– D
0
. Microprocessor gởi dữ liệu đến 8255A hoặc Microprocessor đọc dữ liệu từ
8255A tùy thuộc vào lệnh điều khiển. Các đường tính hiệu RD\, WR\, của 8255A
được kết nối với các đường RD\, WR\ của Microprocessor.
Tín hiệu Reset dùng để khi khởi động 8225A khi cấp điện, khi bị Reset các thanh
ghi bên trong của 8255A đều bị xóa và 8255A ở trạng thái sẳn sàng làm việc. Khi giao







8255A

PA
3
PA
2
PA
1
PA
0
RD\
CS\
GN

D
A
1
A
0
PC
7
PC
6
PC
5
PC
4
PC
0
PC
1
PC
2
PC
3
PB
0
PB
1
PB
2


PA

4
PA
5
PA
6
PA
7
WR\
RESET
D
0
D
1
D
2
D
3
D
4
D
5
D
6
D
7
V
CC
PB
7
PB

6
PB
5
PB
4
PB
3







RD\
WR\
RESET

A
0
A
1
CS\

PA7-
PA0

D7
-
D0

PC7-
PC4

PC3-
PC0

PB7-
PB0

tiếp với Microprocessor, ngõ vào tín hiệu Reset này được kết nối với tín hiệu Reset
Out của Microprocessor.
Tín hiệu Chip select CS\ dùng để lựa chọn 8255A khi Microprocessor giao tiếp
với nhiều 8255A.
8255A có 3 port xuất nhập (I/O) có tên là Port A, port B, Port C, mỗi Port 8 bit.
Port A gồm các bit PA
0
– PA
7
, Port B gồm các bit PB
0
– PB
7
, Port C gồm các bit PC

0

– PC
7
. Các Port này có thể là các Port Input hoặc Output tùy thuộc vào lệnh điều
khiển, lệnh điều khiển do Microprocessor gởi đến chứa trong thanh ghi lệnh (còn gọi
là thanh ghi điều khiển) để điều khiển 8255A.
Các đường địa chỉ A
1
A
0
của 8255A dùng để lựa chọn các Port và thanh ghi. A
1
A
0
= 00
2
dùng để chọn các Port A, A
1
A
0
= 01
2
dùng để chọn các Port B, A
1
A
0
= 10
2

dùng để chọn các Port C, A
1
A
0
= 11
2
dùng để chọn thanh ghi điều khiển.
Trong sơ đồ khối của 8255A, các Port I/O của 8255A chia ra làm 2 nhóm: nhóm
A gồm Port A và 4 bit cao của Port C, nhóm B gồm Port B và 4 bit thấp của Port C.
Để sử dụng các Port của 8255A người lập trình phải gởi lệnh điều khiển ra thanh ghi
điều khiển để 8255A định cấu hình cho các Port đúng theo yêu cầu mà người lập trình
mong muốn.
Cấu trúc từ điều khiển của 8255A:
III.2 CẤU TRÚC PHẦN MỀM:
Do các Port ra của 8255A được chia làm 2 nhóm A và B tách rời nên từ điều
khiển của 8255A cũng được chia làm 2 nhóm.
Các bit D
2
D
1
D
0
dùng để định cấu hình cho nhóm B:
 Bit D
0
dùng để thiết lập 4 bit thấp của C, D
0
= 0: Port C thấp là Port xuất dữ
liệu, D
0

= 1: Port C thấp là Port nhập dữ liệu.
 Bit D
1
dùng để thiết lập Port B, D
1
= 0: Port B là Port xuất dữ liệu, D
1
= 1: Port
B là Port nhập dữ liệu.
 Bit D
2
dùng để thiết lập Mode điều khiển chg nhóm B:
 D
2
= 0: Nhóm B hoạt động ở Mode 0.
D
7
D
6
D
5
D
4
D
3
D
2
D
1
D

0
PORT C (LOWER)
1 = INPUT
0 = OUTPUT
PORT B

1 = INPUT
0 = OUTPUT
MODE SELECTION
0 = MODE 0
1 = MODE 1
GROUP B

PORT C (UPPER)
1 = INPUT
0 = OUTPUT
PORT A

1 = INPUT
0 = OUTPUT
MODE SELECTION
00 = MODE 0
01 = MODE 1
1X = MODE 2
GROUP A

MODE SET FLAG

1 = ACTIVE
 D

2
= 1: Nhóm B hoạt động ở Mode 1.
Các bit D
6
D
5
D
4
D
3
dùng để định cấu hình cho nhóm A:
 Bit D3 dùng để thiết lập 4 bit cao của C, D3 = 0: Port C là Port xuất dữ liệu, D3
= 1: Port C là Port nhập dữ liệu.
 Bit D4 dùng để thiết lập Port A, D4 = 0: Port A là Port xuất dữ liệu, D4 = 1:
Port A là Port nhập dữ liệu.
 Bit D6 D5 dùng để thiết lập Mode điều khiển cho nhóm A:
 D
6
D
5
= 00: Nhóm A hoạt động ở Mode 0.
 D
6
D
5
= 01: Nhóm A hoạt động ở Mode 1.
 D
6
D
5

= 11: Nhóm A hoạt động ở Mode 2.
III.2.1. CÁC NHÓM A VÀ B ĐƯỢC CẤU HÌNH Ở MỨC 0:
Từ điều khiển khi 2 nhóm A và B làm việc ở Mode 0:
Ở các Mode 0 các Port A, Port B, Port C thấp và Port C cao các Port xuất hoặc
nhập dữ liệu độc lập. Do có 4 bit để lựa chọn nên có 16 từ điều khiển khác nhau cho
16 trạng thái xuất nhập của 4 Port.
III.2.2. CÁC NHÓM A VÀ B ĐƯỢC CẤU HÌNH Ở MỨC 1:
Từ điều khiển khi 2 nhóm A và B làm việc ở Mode 1:
Ở Mode 1 các Port A và Port B làm việc xuất nhập có chốt (Strobed I/O). ở
Mode này 2 Port A và Port B hoạt động độc lập với nhau và mỗi Port có 1 Port 4 bit
điều khiển dữ liệu. Các Port 4 bit điều khiển dữ liệu được hình thành từ 4 bit thấp và 4
bit cao của Port C.
Khi 8255A được cấu hình ở Mode 1, thiết bị giao tiếp muốn 8255A nhận dữ liệu,
thiết bị đó phải tạo ra 1 tín hiệu yêu cầu 8255A nhận dữ liệu, ngược lại 8255A muốn
gởi tín hiệu đến 1 thiết bị khác, 8225A phải tạo ra 1 tín hiệu yêu cầu thiết bị đó nhận
dữ liệu, tín hiệu yêu cầu đó gọi là tín hiệu Strobe.
 Nhóm A làm việc ở cấu hình Mode 1:
 Port A được cấu hình là Port nhập dữ liệu.
1

0

0

D
4
D
3
0

D
1
D
0
1

0

1

D
4
D
3
1

D
1
D
0
 Chức năng của các đường tín hiệu được trình bày ở hình vẽ.
Các đường tín hiệu của Port C trở thành các đường điều khiển/ dữ liệu của Port A.
Bit PC4 trở thành bit STB
A
(Strobe input – tác động mức thấp), được dùng để chốt
dữ liệu các ngõ vào PA7 – PA0 vào mạch chốt bên trong 8225A.
Bit PC5 trở thành bit IBF
A
( Input Buffer full – tác động mức cao), dùng để báo cho
thiết bị bên ngoài biết dữ liệu đã được chốt vào bên trong.

Bit PC3 trở thành bit INTR
A
(Input request – tác động mức cao), bit này có mức
logic 1 khi 2 bit STB
A
= 1, IBF = 1 và bit INTE
A
( Interrupt Enable) ở bên trong
8255A bằng 1. Bit INTE
A
được thiết lập mức logic 1 hay 0 dưới sự điều khiển phần
mềm bằng cấu trúc bit Set/Reset của 8255A. Ở hình vẽ trên bit INTR
A
bằng 1 dùng để
cho phép tín hiệu IBF xuất hiện tại ngõ ra INTR
A
của cổng AND. Tín hiệu INTR
A
tác
động đến ngõ vào ngắt của Microprocessor để báo cho Microprocessor biết: dữ liệu
mới đã xuất hiện ở Port A. Chương trình phục vụ ngắt sẽ đọc dữ liệu vào và xóa yêu
cầu ngắt.
Các bit còn lại của Port C PC6, PC7 là các bit xuất nhập bình thường tùy thuộc vào
bit D3 trong từ điều khiển. Các bit xxx được dùng để thiết lập cho nhóm B.
 Port A được cấu hình là Port xuất dữ liệu.
 Chức năng của các đường tín hiệu được trình bày ở hình vẽ:
Các đường tín hiệu của Port C trở thành các đường điều khiển dữ liệu của Port A.
STB
A
IBF

A
INTR
A
I/O

PC
3
PC
5
PC
4
PC
6,7
INTE
A
RD

1

0

1

1

D
3
X

X

X

PA
7
-
PA
0
Control Word

MODE 1
(PORT A)
OBF
A
ACK
A
INTR
A
I/O

PC
3
PC
6
PC
7
PC
4,5
INTE
A

WR

1

0

1

0

D
3
X

X

X

PA
7
-
PA
0
Control Word

MODE 1
(PORT A)