Tài liệu Thiết kế và thi công Card Ghi-Đọc EPROM, chương 3 doc

Chương 3:
GIỚI THIỆU VI XỬ LÝ 8085
Vi xử lý 8085 do hãng Intel sản xuất. Đó là vi xử lý 8 bit,
các vi xử lý 8 bit là sự cải tiến của các vi pử lý 4 bit ra đời vào
đầu thập niên 70. Có nhiều hãng sản xuất vi xử lý 8 bit như:
Intel, Motorola, Zilog… Việc chọn vi xử lý 8085 làm kit có
những ưu việt của nó.
II.1. ĐẶC TÍNH ĐIỆN:
Nguồn cung cấp: 5v ±10%, I
max
= 170 mA.
Tần số xung đồng hồ: 5MHz. Mạch tích xung đồng hồ được
tích hợp có thể sử dụng thạch anh, mạch RC, LC bên ngoài.
Đơn vò điều khiển được tích hợp.
Có 4 vector ngắt, trong đó có một dành cho nhu cầu ngắt
không ngăn được (Non – Maskable). Và một tương thích với
8080A.
Cổng vào/ra nối tiếp.
Tính nhò phân, thập phân và thập lục phân (tính 16 bit).
Khả năng đònh đòa chỉ trực tiếp 64 Kbyte.
Phần mềm tương thích 100% với Z80.
II.2. CẤU TRÚC PHẦN CỨNG 8085:
Sơ đồ chân của vi xử lý 8085 và sơ đồ logic ở hình 8.
Trong đó chức năng của các chân được trình bày dưới đây:
Châ
n
Ký hiệu
In/Ou
t 3
state
Ý nghóa

1,2 X
1
, X
2
I
X
1
, X
2
là 2 ngõ vào của mạch dao
động. Tần số ngõ vào được chia bơói 2
mạch chia bên trong. Tần số làm việc
phụ thuộc vào loại vi xử lý .
Đối với 8085A là 6 MHz.
Đối với 8085A1 là 12MHz.
Đối với 8085A2 là 10MHz.
3 Reset
out
O Cho biết CPU đang reset. Tín hiệu
này có thể dùng để reset các thành
phần khác trong mạch.
4 SOD O Serial output. Ngõ ra dữ kiệu nối tiếp
được xác đònh bởi lệnh Sim.
5 SID I
Serial input ngõ vào dữ liệu nối tiếp.
Nó được nạp vào bit thứ 7 của thanh
ghi A khi thực hiện lệnh RIM.
6 TRAP I
Trap: tín hiệu ngắt không ngăn được.
Ngõ vào Trap được kích bởi cạnh lên.

7,8,
9
RST 7,5;
6,5; 5,5
I
Restart Interrupt Request: là các tín
hiệu ngắt có thể ngăn được.
10 INTR I
Interrupt: là tín hiệu ngắt thông dụng
có thể che được. Lệnh được kích bằng
mức.
11 INTA\ O
Interrupt Acknowledge: tín hiệu dùng
để báo cho thiết bò yêu cầu ngắt bởi
tín hiệu INTR biết rằng vi xử lý đã
chấp nhận yêu cầu ngắt.
19-
12
AD
7
÷AD
0
I/O-3
Address/databus: đường đòa chỉ và dữ
liệu được tích hợp chung. Ở trạng thái
T
1
của chu kỳ máy các ngõ này đóng
vai trò là ngõ ra đòa chỉ. Các trạng thái
còn lại của chu kỳ máy đóng vai trò

đường dữ liệu.
20 Vss O-3
Ground
28-
21
A
15
÷
A
18
O-3
Addess bus: các ngõ này dùng để xuất
8 bit đòa chỉ cao.
30 ALE O
Addess Latch Enable: ngõ này tạo ra 1
xung ở trạng thái T
1
của chu kỳ máy
để xác đònh A
15
÷ A
8
và AD
7
÷ AD
0
là
các đường đòa chỉ.
31 WR\ O-3
Write: dùng để xác đònh

Microprocessor đang thực hiện ghi dữ
liệu lên bộ nhớ hay I/O.
32 RD\ O-3
Read dùng để xác đònh
Microprocessor đang thực hiện ghi dữ
liệu lên bộ nhớ hay I/O.
29,
33,3
4
S
0
, S
1
IO/M\
O
O-3
Machine Cycle Status: 3 bit này cho
biết trạng thái chu kỳ máy.
II.3. CẤU TRÚC BÊN TRONG VI XỬ LÝ 8085:
Sơ đồ cấu trúc Microprocessor 8085A được trình bày ở hình
vẽ.
Trong sơ đồ cấu trúc của 8085A có tất cả các khối của một
Microprocessor tổng quát, chỉ có vài điểm khác biệt:
Một trong hai thanh ghi Temp được thay thế bởi thanh ghi
Accumulator do đó các dữ liệu cho khối ALU thực hiện phải có
một dữ liệu chứa trong thanh ghi A.
Các thanh ghi thông dụng B, C, D, E, H, L thanh ghi
Accumulator, thanh ghi trạng thái đều có chiều dài là 8 bit.
Program Counter và Stack pointer là các thanh ghi 16 bit do
đó dung lượng bộ nhớ 8085A có thể truy xuất là 64K byte.

Bus dữ liệu 8 bit D7 – D0 được đa hợp với 8 bit đòa thấp A7 –
A0 tạo thành 8 bit AD7 – AD0 do đó khi sử dụng
Microprocessor 8085A phải giải mã đa hợp các đường này để
Hình sơ đồ chân của vi xử lý 8085 và sơ đồ logic
tách rời thành các đường đòa chỉ và các đường dữ liệu một cách
chính xác.
Các thanh ghi thông dụng B, C, D, E, H, L thanh ghi
Accumulator, thanh ghi trạng thái F đều có chiều dài là 8 bit.
Các thanh ghi này có thể kết hợp lại tạo thành từng cặp thanh
ghi như BC, DE, HL, PSW ( chính là cặp thanh ghi AF).
Thanh ghi trạng thái Microprocessor 8085A có cấu trúc như
sau:
Chức năng của các bit như sau:
Bit S (signal): bit dấu S=1 khi kết quả là số âm
S=0 khi kết quả là số dương
Bit Z(zero) bit zero Z=1 khi kết quả bằng 0
Z=0 khi kết quả khác 0
Bit AC (Auxiliary) bit tràn phụAC=1 khi phép tính bò tràn lên bit
thứ 3
AC=0 khi phép tính không bò tràn
lên bit thứ 3
Bit P (Parity) bit chẵn lẻ P=1 khi kết quả là số chẵn.
P=0 khi kết quả là số lẻ.
Bit C (Carry) bit nhớ C=1 khi kết quả có số nhớ.
C= 0 Khi kết quả không có số
nhớ.
Bit x: là các bit không có ý nghóa.
S Z X
AC
X P X C

7 6 5 4 3 2 1 0