thiết kế mạch giải điều chế fsk trong truyền tin dưới nước

TRƯỜNG ĐẠI HỌC BÁCH KHOA HÀ NỘI
VIỆN ĐIỆN TỬ - VIỄN THÔNG
BÁO CÁO PROJECT 1
ĐỀ TÀI : THIẾT KẾ MẠCH GIẢI ĐIỀU CHẾ FSK TRONG TRUYỀN
TIN DƯỚI NƯỚC
Giáo viên hướng dẫn: PGS.TS. NGUYỄN VĂN ĐỨC
Sinh viên thực hiện: NGUYỄN ĐỨC LÂM
MSSV: 20101754
Lớp: Điện Tử 04- K55

Hà Nội, 1 Tháng 6 Năm 2013
Nhóm nghiên cứu: Underwater Người viết báo cáo: Nguyễn Đức Lâm
Nhóm Underwater
BÁO CÁO NGHIÊN CỨU KHOA HỌC
THIẾT KẾ MẠCH GIẢI ĐIỀU CHẾ FSK SỬ DỤNG IC LM 565
Người viết báo cáo:
Nguyễn Đức Lâm, K55;
DOC ID: Version 1
Cập nhật ngày: 12.05.2013
Giáo viên hướng dẫn: PGS TS Nguyễn Văn Đức - ĐHBHN
2
Giáo viên hướng dẫn: PGS TS Nguyễn Văn Đức
Nhóm nghiên cứu: Underwater Người viết báo cáo: Nguyễn Đức Lâm
3
Giáo viên hướng dẫn: PGS TS Nguyễn Văn Đức
Nhóm nghiên cứu: Underwater Người viết báo cáo: Nguyễn Đức Lâm
MỤC LỤC
4
Giáo viên hướng dẫn: PGS TS Nguyễn Văn Đức
Nhóm nghiên cứu: Underwater Người viết báo cáo: Nguyễn Đức Lâm
1.Mục đích nghiên cứu

Điều chế và giải điều chế là 2 mảng rất quan trọng trong một hệ thống truyền tin.
- Điều chế : Nhận tín hiệu số tư máy tính hoặc bộ phát truyền ra, biến đổi thành tín hiệu
tương tự để đưa lên kênh truyền
- Giải điều chế : Máy thu nhận tín hiệu từ nguồn phát, biến đổi ngược tín hiệu tương tự
thành tín hiệu số
- Hình ảnh hệ thống truyền thông tin dưới nước :
Qua đó :
- Nắm được nguyên lí giải điều chế FSK
- Thiết kế mạch giải điều chế FSK
5
Giáo viên hướng dẫn: PGS TS Nguyễn Văn Đức
Nhóm nghiên cứu: Underwater Người viết báo cáo: Nguyễn Đức Lâm
2.Nguyên lí giải điều chế
2.1. Vòng khóa pha PLL
Mạch giải điều chế phổ biến nhất của bộ giải điều chế FSK là sử dụng vòng khóa pha PLL.
Tín hiệu FSK ở lối vào của vòng khóa pha lấy 2 giá trị tần số f
0
và f
1.
Điện thế lệch một
chiều ở lối ra của bộ so pha theo dõi sự dịch chuyển tần số này và cho ta 2 mức (mức cao
và mức thấp) của tín hiệu đầu vào FSK

Bộ PLL là một hệ thống hồi tiếp gồm 3 bộ phận chính: một mạch so pha, một lọc hạ thông và
một VCO. PLL là một vòng kín, tín hiệu ra từ VCO tự động khóa bởi tín hiệu vào. Bằng cách
so sánh pha của tín hiệu ra từ mạch VCO và tín hiệu vào, sự sai pha sẽ được biến đổi thành điện
thế một chiều, điện thế này sẽ điều khiển VCO để tạo một tín hiệu ra luôn luôn có pha và tần số
của tín hiệu vào.Bộ giải điều chế PLL được kèm theo một mạch lọc
thông thấp để lấy đi những thành phần còn dư của sóng mang và một
mạch tạo lại dạng xung để khôi phục dạng xung chính xác nhất cho tín hiệu điều chế.

2.2. Một số định nghĩa cơ bản
• Dải bắt (Capture Range) ký hiệu là Δf
c
: là dải tần số mà nếu tần số tín hiệu ở đầu
vào PLL nằm trong dải đó thì tần số của bộ dao động VCO của PLL sẽ dao động với
tần số của tín hiệu đầu vào. Hay còn gọi là PLL bắt hoặc khóa được tần số nằm trong
dải bắt, và có thể nói PLL đã ở chế độ khóa (lock) .
• Dải bám (Tracking Range) ký hiệu là Δf
t
: khi PLL đã ở chế độ khóa nếu thay đổi tần
số vào lớn hơn hay nhỏ hơn tần số trung tâm f
N
đến một giới hạn nào đó (đạt f
max
hoặc f
min
) thì tần số của VCO lại trở về tần số trung tâm f
N
.
6
Giáo viên hướng dẫn: PGS TS Nguyễn Văn Đức
Nhóm nghiên cứu: Underwater Người viết báo cáo: Nguyễn Đức Lâm
2.3. nguyên lí hoạt động

Sơ đồ khối chức năng của mạch giải điều chế FSK sử dụng LM565CN
Ta có thể giải thích hoạt động của các khối chức năng được trình bày trong Hình 1 như sau :
• Đầu vào (Input): đầu vào của mạch giải điều chế FSK là tín hiệu FSK mang 2 tần số f1,
f0 như đã trình bày ở trên.
• Tiền khuếch đại (Preamp): Do tín hiệu FSK khi đi qua kênh truyền có sự ảnh hưởng của
can nhiễu, và sự suy hao do kênh truyền, hệ quả là biên độ FSK không đồng đều ở các

thời điểm khác nhau. Khối Preamp đóng vai trò như một Limiter để hạn chế ảnh hưởng
đó, cụ thể là tín hiệu Input nếu trên 10mV rms sẽ được khuếch đại đến một mức tín hiệu
cố định cao hơn đảm bảo biên độ tín hiệu FSK được bằng phẳng.
• Bộ tách pha (Phase Detector): Bộ tách pha ở đây thực ra là một bộ nhân tín hiệu. Nó thực
hiện nhân tín hiệu FSK với tín hiệu ở đầu ra của bộ dao động. Tín hiệu đầu ra của bộ tách
pha có các thành phần tần số tổng và hiệu tần số tín hiệu FSK (f
IN
) và tín hiệu dao động
của VCO (f
VCO
). Chúng được ký hiệu lần lượt là (f
IN
+ f
VCO
) và (f
IN
– f
VCO
).
• Bộ dao động được điểu khiển bởi điện áp (VCO – Voltage Controlled Oscillator) : đúng
như tên gọi của nó, tần số dao động của VCO (f
VCO
) là một đại lượng có thể thay đổi
được bởi điện áp một chiều DC cung cấp ở đầu vào VCO. Độ thay đổi tần số của VCO tỉ
lệ với độ lớn của điện áp DC.
• Bộ lọc vòng (Loop Filter): chức năng của bộ lọc vòng là loại bỏ thành phần tần số tổng
(f
IN
+ f
VCO

) và cho qua thành phần tần số hiệu (f
IN
– f
VCO
) . Khi PLL đã ở chế độ khóa thì
f
VCO
= f
IN
do đó thành phần tần số hiệu chính là thành phần 1 chiều DC . Điện áp DC ở
đầu ra của bộ lọc vòng tỉ lệ với sự sai pha giữa 2 tần số. Điện áp này sẽ được dùng để
điều khiển tần số dao động của VCO để đảm bảo f
VCO
luôn có thể bằng f
IN
.
• Bộ lọc dữ liệu (Data Filter) : cấu tạo của bộ lọc dữ liệu cũng là một mạch lọc thông thấp,
nó đóng vai trò như một bộ tạo dạng xung, để khôi phục dạng xung chính xác nhất của
tín hiệu sau giải điều chế FSK
7
Giáo viên hướng dẫn: PGS TS Nguyễn Văn Đức
Nhóm nghiên cứu: Underwater Người viết báo cáo: Nguyễn Đức Lâm
• Bộ so sánh FSK (FSK comparator) : có chức năng ánh xạ tần số FSK ở đầu vào với mô
hình bit “0”, “1”. Cụ thể nếu tần số FSK ở đầu vào PLL là tần số thấp thì output của bộ
so sánh FSK ở mức cao hay ứng với bit “1”, và ngược lại nếu là tần số cao đầu ra sẽ là ở
mức thấp hay ứng với bit “0”.
Thông qua hoạt động của các khối chức năng trên, cơ chế giải điều chế FSK dùng PLL có
thể mô tả ngắn gọn như sau: tín hiệu FSK ở lối vào của vòng khoá pha lấy hai giá
trị tần số. Điện thế lệch một chiều ở lối ra của bộ tách pha phản ánh những sự dịch chuyển
tần số này và qua bộ so sánh FSK cho ta hai mức (mức cao và mức thấp) của tín hiệu số cần

giải điều chế.
2.4. Ưu nhược điểm của điều chế, giải điều chế FSK
a. Ưu điểm
• Dùng nhiều hơn hai tần số
• Được sử dụng truyền dữ liệu tốc độ 1200bps hay thấp hơn trên mạng điện thoại
• Băng thông được dùng hiệu quả hơn
• Có thể dùng tần số cao để truyền trên sóng radio hoặc cáp đồng trục
• Mỗi phần từ tín hiệu được biểu diễn nhiều hơn 1 bit dữ liệu
• Chủ yếu dùng trong modem truyền dữ liệu và trong vô tuyến số
• Đòi hỏi độ phức tạp của mạch ở mức độ trung bình
b. Nhược điểm
• Truyền số liệu tốc độ thấp
• Tin tức số liệu được truyền đi đơn giản bằng các dịch tần số sóng mang một lượng
nhất định tương ứng với mức nhị phân 1 và 0
• Khả năng đáp ứng tần số của môi trường là một hạn chế lớn của FSK
• Tần số tin hiệu tương đối cao, điều này một mặt dẫn đến khả năng gây nhiễu mạnh
đối với bên ngoài, mặt khác hạn chế việc tăng tốc độ truyền
8
Giáo viên hướng dẫn: PGS TS Nguyễn Văn Đức
Nhóm nghiên cứu: Underwater Người viết báo cáo: Nguyễn Đức Lâm
9
Giáo viên hướng dẫn: PGS TS Nguyễn Văn Đức
Nhóm nghiên cứu: Underwater Người viết báo cáo: Nguyễn Đức Lâm
3.Các yêu cầu kĩ thuật
10
Giáo viên hướng dẫn: PGS TS Nguyễn Văn Đức
Nhóm nghiên cứu: Underwater Người viết báo cáo: Nguyễn Đức Lâm
- Tần số tín hiệu dầu vào nằm trong dải từ 0.01 Hz đến 100kHz
11
Giáo viên hướng dẫn: PGS TS Nguyễn Văn Đức

Nhóm nghiên cứu: Underwater Người viết báo cáo: Nguyễn Đức Lâm
- Điện áp nguồn cung cấp cho mạch : 12V
12
Giáo viên hướng dẫn: PGS TS Nguyễn Văn Đức
Nhóm nghiên cứu: Underwater Người viết báo cáo: Nguyễn Đức Lâm
4.Các bước thực hiện thiết kế mạch giải điều chế sử dụng LM565CN
4.1. Tồng quan về IC LM565CN
4.1.1. Giới thiệu chung
Sơ đồ chân của IC LM565
Nhìn sơ đồ mạch nguyên lí ta thấy :
• Pin1 : Nối với nguồn điện áp âm, có thể là - 5V hoặc có thể là - 12V, ở đây chọn
-12V
• Pin 2,3: Nối với đầu vào tín hiệu , thông thường thì Pin3 thường được nối với
đất và trong mạch này pin 3 nối với đất thông qua điện trở R2
• Pin 4,5 : Được nối với tần số nhân, sau đó tổng hợp lại tần số có thể thu được
• Pin 6 : tham chiếu điện áp đầu ra
• Pin 7 : điều khiển điện áp VCO
• Pin 8: ĐƯợc nối với biến trở VR1
• Pin 9 : Nối với chân C2
• Pin 10 : Nối với nguồn điện áp dương +12V
4.1.2. Đặc điểm
• 200 ppm/§C frequency stability of the VCO
• Power supply range of g5tog12 volts
• 0.2% linearity of demodulated output
• TTL and DTL compatible phase detector input and
• square wave output
4.1.3. Ứng dụng
• Đồng bộ hóa dữ liệu và băng tần
• Thiết kế modems
• Giải điều chế FSK

13
Giáo viên hướng dẫn: PGS TS Nguyễn Văn Đức
Nhóm nghiên cứu: Underwater Người viết báo cáo: Nguyễn Đức Lâm
• FM demodulation
• Tổng hợp tần số
4.2. Sơ đồ nguyên lí
4.3. Tính toán thông sô
Với tần số đầu ra của mạch điều chế f
1
=7kHz , f
1
=8kHz
F
0
=sqrt(f
1
f
2
)= 7.5kHz
F
0
=0.3/(VR*C2) = 7.5kHz
Chọn C2 = 10nF => VR = 40k
F
L
= 8f
0
/V
cc
= 8*7.5*10

3
/12 = 5kHz
F
c
= 1/2pi*sqrt(2*pi*f
L
/3.6*10
3
*C2) = 4.7kHz
- Đầu vào qua mạch lọc thông cao
F=1/2pi*R1*C1 .
Chọn C1=100nF , R1= 100k
4.4. Sơ đồ mạch in và mạch thực tế
14
Giáo viên hướng dẫn: PGS TS Nguyễn Văn Đức
Nhóm nghiên cứu: Underwater Người viết báo cáo: Nguyễn Đức Lâm
Mạch thực tế
15
Giáo viên hướng dẫn: PGS TS Nguyễn Văn Đức
Nhóm nghiên cứu: Underwater Người viết báo cáo: Nguyễn Đức Lâm
5.Kết quả thực hiện
- Đã hiểu được nguyên lí điều chế, giải điều chế FSK
- Thiết kế xong mạch thực tế giải điều chế
- Test mạch
Mạch điều chế : của Hưng
16
Giáo viên hướng dẫn: PGS TS Nguyễn Văn Đức
Nhóm nghiên cứu: Underwater Người viết báo cáo: Nguyễn Đức Lâm
Mạch giải điều chế :
Sơ đồ test:

17
Giáo viên hướng dẫn: PGS TS Nguyễn Văn Đức
Nhóm nghiên cứu: Underwater Người viết báo cáo: Nguyễn Đức Lâm
Tín hiệu sau điều chế :
Tín hiệu sau giải điều chế
18
Giáo viên hướng dẫn: PGS TS Nguyễn Văn Đức
Nhóm nghiên cứu: Underwater Người viết báo cáo: Nguyễn Đức Lâm
6.Tài liệu tham khảo
[1] FSK signal and demodulation
/>ab&q=fsk+demodulator+&oq=fsk+demodulator+&gs_l=hp.3 35i39l2j0i19l2.2691.7862.0.8
192.14.14.0.0.0.5.302.2405.0j10j3j1.14.0 0.0 1c.1.12.psy-
ab.ASyHZQm5_jM&pbx=1&bav=on.2,or.r_cp.r_qf.&bvm=bv.46340616,d.bmk&fp=e7b59
8ecba95568d&biw=1366&bih=620

[2] />
19
Giáo viên hướng dẫn: PGS TS Nguyễn Văn Đức