xây dựng bộ điều khiển và nhận dạng tiếng nói bằng xử lý tín hiệu số DSP56002

GVHD:Thầy Lê Tuấn Anh Giới Thiệu
GIỚI THIỆU
I. Tổng quan:
Luận văn này thực hiện việc xây dựng bộ điều khiển và nhận dạng tiếng
nói bằng xử lý tín hiệu số DSP56002.
Một vài thập niên trước đây, việc nhận dạng tiếng nói bằng máy chỉ tồn
tại trong suy nghó của các nhà khoa học viễn tưởng, tuy nhiên trong một vài năm
gần đây, vấn đề tìm hiểu và thực hiện một hệ thống nhận dạng tiếng nói một
cách tự động đã được đưa vào nghiên cứu trong các viện nghiên cứu trên khắp
thế giới. Những ứng dụng thực tiễn mà hệ thống này sẽ mang lại là vô cùng lớn
như các máy tính của chúng ta sẽ không cần bàn phím, các hệ thống điều khiển
sẽ không cần các bảng điều khiển phức tạp, máy điện thoại sẽ không còn cần
đến các bàn quay số có thể xem là một bước đột phá trên tất cả các lónh vực
trong cuộc sống của chúng ta. Do đó vấn đề nghiên cứu các phương pháp nhận
dạng tiếng nói là một vấn đề đã và đang thu hút rất nhiều sự đầu tư và nghiên
cứu của các nhà khoa học trên khắp thế giới. Tuy nhiên cho đến nay kết quả
mang lại còn rất hạn chế vì sự phức tạp của tiếng nói con người.
Đối với nước ta, vấn đề nhận dạng tiếng nói đang ở trong giai đoạn đầu
và các kết quả đạt được cho đến nay vẫn còn khiêm tốn. Luận văn này nghiên
cứu thử nghiệm một hướng nhận dạng tiếng nói dựa trên đặc trưng ngữ âm
quan trọng của tiếng nói là formant. Công cụ toán học có thể sử dụng là phép
phân tích Fourier thời gian ngắn STFT(Short Time Fourier Transform). Nhận
dạng tiếng nói là bộ phận nòng cốt trong bộ điều khiển tiếng nói cần thiết kế.
SVTH:Huỳnh Quốc Trâm 1-1
GVHD:Thầy Lê Tuấn Anh Giới Thiệu
II . Những nội dung chính của luận văn:
Các chương 2, 3, 4, 5, 6 giới thiệu về xử lý tín hiệu số DSP56002, bộ giao
tiếp âm thanh đa năng Codec 4215, bộ nhớ mở rộng, mạch giao tiếp và điều
khiển. Chương 2 giới thiệu tổng quát về bộ xử lý tín hiệu số DSP56002. Tiếp
đến Chương 3 mô tả cụ thể các chức năng của DSP56002 bao gồm: cấu trúc và
các chế độ đònh đòa chỉ củûa DSP56002; các thanh ghi trong và chế độ hoạt động

của các PORT của DSP56002. Chương 4 mô tả tập lệnh xử lý tín hiệu số
DSP56002. Chương 5 giới thiệu về CODEC giao tiếp âm thanh đa năng CS4215,
bộ đồng bộ giao tiếp nối tiếp (SSI) của bộ xử lí DSP56002 được sử dụng để
thích nghi với sự truyền dữ liệu nối tiếp từ hai bộ chuyển đổi A/D của CS4215
đến DSP56002 và từ DSP56002 đến hai bộ chuyển đổi D/A của CS4215.
Chương 6 mở rộng bộ nhớ cho DSP56002; chương này sẽ trình bày về sơ đồ
mạch của DSP56002EVM, bộ nhớ mở rộng, sơ đồ điều khiển động cơ DC và
các linh kiện sử dụng trong mạch. Các chương sau sẽ giới thiệu về các công cụ
toán học và phương pháp nhận dạng tiếng nói. Chương 7 giới thiệu về phép biến
đổi Fourier với tín hiệu liên tục và rời rạc, và giới thiệu phương pháp biến đổi
nhanh Fourier FFT thực hiện trên DSP56002 sử dụng giải thuật phân chia theo
thời gian DIT (decimation-in-time). Tiếp theo Chương 8 trình bày phép tổng
quát về biến đổi Fourier thời gian ngắn STFT. Cuối cùng là Chương 9 sẽ tập
trung vào phép biến đổi Fourier thời gian ngắn để trích formant của tín hiệu,
Sau khi trích formant của tín hiệu sẽ sử dụng phương pháp kết hợp mẫu để nhận
dạng tiếng nói.
III. Kết luận sơ bộ:
Luận văn đã thực hiện được việc :mở rộng bộ nhớ cho DSP56002, nhận
dữ liệu âm thanh từ ngoài qua giao tiếp SSI giữa DSP56002 và CS4215, thực
hiện trích formant của tín hiệu tiếng nói dùng giải thuật STFT. Cuối cùng là đã
thực hiện được việc nhận dạng tiếng nói và ứng dụng để điều khiển.
SVTH:Huỳnh Quốc Trâm 1-2
GVHD:Thầy Lê Tuấn Anh Giới Thiệu
GIỚI THIỆU BỘ XỬ LÍ TÍN HIỆU
SỐ &KHỐI ĐÁNH GIÁ DSP56002
Trong chương này, sẽ giới thiệu tổng quát về bộ xử lý tín hiệu số
DSP56002 và các chân của nó.
A. MÔ TẢ TỔNG QUÁT BỘ XỬ LÍ TÍN HIỆU SỐ
DSP56002:
DSP56002 là bộ xử lí tín hiệu đơn chip, đa dụng. Khối đánh giá

DSP56002EVM có giá thành thấp, sử dụng bộ xử lí DSP56002 cho việc thiết
kế hệ thống xử lí tín hiệu số thời gian thực.
Họ xử lí DSP56000 được tạo thành từ một bộ chip vi xử lí tín hiệu số
24-bit, hiệu suất cao và một vùng mở rộng. Trong vùng mở rộng, chip có thể
trợ giúp cấu hình cho các thiết bò bộ nhớ và ngoại vi thay đổi tùy theo loại
trong họ.
DSP56002 là một loại trong họ xử lí DSP56000 bao gồm bộ phận chính
xử lí tín hiệu số tương thích vơí họ 56000, được nạp bằng RAM chương trình
trên chip, có 2 RAM dữ liệu độc lập, 2 ROM dữ liệu với các bảng sine, µ-law
va A-law. DSP56002 chứa bộ giao tiếp truyền thông nối tiếp, giao tiếp chủ
song song, bộ đếm thời gian/sự kiện, bộ vòng khóa pha, một cổng mô phỏng
trên chip.
Bộ xử lí DSP56002 cung cấp các đặc trưng phong phú trong việc xử lí tín
hiệu số.
SVTH:Huỳnh Quốc Trâm 1-3
DSP56002
24 bit
DSP56000
Family manual
#DSP56KFAMUM/AD
DSP56002
Technical data
#DSP56002/D
DSP56002
User’s Manual
#DSP56002UM/AD
GVHD:Thầy Lê Tuấn Anh Giới Thiệu
DSP56002 Technical Literature
I.KHỐI TRUNG TÂM XỬ LÍ TÍN HIỆU SỐ
1.Những bộ phận chính:

1.1.Ba đơn vò thực thi độc lập:
• Đơn vò dữ liệu số học logic
• Đơn vò cấp phát đòa chỉ(AGU)
• Đơn vò điều khiển chương trình
1.2.Bốn bus dữ liệu 24 bit độc lập:
• Bus dữ liệu X (XDB)
• Bus dữ liệu Y (YDP)
• Bus dữ liệu chương trình (PDB)
• Bus dữ liệu toàn cục (GDB)
1.3.Ba bus đòa chỉ 16 bit độc lập:
• Bus đòa chỉ X (XAB)
• Bus đòa chỉ Y (YAB)
• Bus đòa chỉ chương trình (PAB)
1.4.Cổng mở rộng bộ nhớ (Port A)
1.5.Mạch mô phỏng trên chip (OnCE)
1.6.Vòng khóa pha (PLL)
2.Đặc điểm chính của DSP56002:
 40 triệu lệnh/giây (MIPS) tại tần số 80Mhz
 240 triệu phép xử lí /giây (MOPS) tại tần số 80Mhz
 Thực hiện lệnh song song với chế độ đònh đòa chỉ
 Nhân tích lũy song song 24x24 bit trong 1 chu kỳ lệnh (2 chu kỳ
xung clock)
 Đặt zero ở mỗi đầu dòng lặp DO
 Các ngắt tự động trở về rất nhanh
 Thiết kế CMOS tiêu thụ công suất thấp
 Chế độ treo(standby) tiêu thụ công suất thấp cho STOP và
WAIT
SVTH:Huỳnh Quốc Trâm 1-4
GVHD:Thầy Lê Tuấn Anh Giới Thiệu
II.VÙNG MỞ RỘNG

Những bộ phậân chính trong vùng mở rộng:
• Ram chương trình 512x24
• 2 Ram dữ liệu 256x24
• 2 Rom dữ liệu 256x24
• Giao tiếp chủ độ rộng byte bằng phương pháp DMA
• Cổng giao tiếp nối tiếp đồng bộ (SSI)
• Cổng giao tiếp nối tiếp bất đồng bộ(SCI)
B.GIỚI THIỆU DSP56002EVM
SVTH:Huỳnh Quốc Trâm 1-5
GVHD:Thầy Lê Tuấn Anh Giới Thiệu
DSP56002EVM là công cụ phần cứng dành cho việc thiết kế, sữa lỗi và
đánh giá hệ thống căn bản của DSP56002. Bao gồm ba bộ phận quan trọng:
• Mạch đánh giá DSP56002 chứa bộ xử lí DSP56002, bộ nhớ mở rộng
off-chip, bộ biến đổi stereo A/D và D/A, mạch giao tiếp và điều khiển, và
nhiều đường nối dành cho truy xuất ngoài.
• Trình biên dòch Motorola.
• Cửa sổ giao diện của phần mềm debug EVM.
Phần mềm chạy trong MS-DOS và nối liền với EVM qua port nối tiếp
RS-232. Người sử dụng phải cung cấp nguồn 7→9V AC và DC, 700mA và cáp
RS-232 với 9 bus dữ liệu.

C.GIỚI THIỆU TỔNG QUÁT CÁC CHÂN:
Error: Reference source not found
SVTH:Huỳnh Quốc Trâm 1-6
RS-232
MC68705
MCU
FLASH
EEPROM
32Kx24

SDRAM
DSP56002
STEREO
A/D-D/A
A/D –D/A
SSI
SC
I
RS-232
OnCEPORT
MÁY
TÍNH
GVHD:Thầy Lê Tuấn Anh Giới Thiệu
D0-D23
A0-A15
PS
DS
Y/X
BN
RD
WR
BR
BG
WT
BS
NMI/MODC
IRQB/MODB
IRQA/MODA
RESET
EXTAL

XTAL
TIO
Port A
Data
Port A
Address
Interrupt/
Mode
Control
Timer/
Event
Counter
HO-H7/PB0-PB7
HA0-HA2/PB8-PB10
12PB/HEN
13PB/HREQ
11PB/W/HR
14PB/HACK
RXD/PC0
TXD/PC1
SCLK/PC2
SC0-SC2/PC3-PC5
SCK/PC6
SRD/PC7
STD/PC8
DSCK/OS1
DSI/OS0
DSO
PCAP
CKP

PLOCK
DR
PINIT
CKOUT
Port B
Host
Port C
SSI
OnCE
PLL
Bus
Control
Clock
Oscillator
VCC
GND
Power
Ground
MÔ TẢ CHÂN DSP
56002
1.Các tín hiệu cổng A:
Các tín hiệu cổng A được chia thành ba nhóm chức năng:
• Bus đòa chỉ (A0-A15)
• Bus dữ liệu (D0-D23)
SVTH:Huỳnh Quốc Trâm 1-7
GVHD:Thầy Lê Tuấn Anh Giới Thiệu
• Bus điều khiển. Các tín hiệu điều khiển có thể chia thành 3 nhóm
nhỏ:
 Điều khiển ghi đọc (RD~/WR~).
 Lựa chọn không gian đòa chỉ (bao gồm chọn bộ nhớ chương trình

PS~, chọn bộ nhớ dữ liệu DS~, chọn X/Y~).
 Điều khiển truy xuất (BN~, BR~, BG~,WT~, BS~).
2.Điều khiển chế độ ngắt:
2.1 . Chế độ A / Yêu cầu ngắt ngoài A / Lấy lại STOP:
Đầu vào này có ba chức năng. Nó làm việc với các chân MODB và
MODC để chọn chế độ hoạt động của chip, nó nhận một yêu cầu ngắt từ bên
ngoài, nó bật bộ phát xung nhip bên trong, khiến chip khôi phục từ trạng thái
xử lí dừng.
2.2 . Chọn chế độ B / Yêu cầu ngắt ngoài B:
Chân vào này làm việc với các chân MODA và MODC để chọn chế độ
hoạt động của chip, nó nhận một yêu cầu ngắt từ bên ngoài.
2.3 . Chọn chế độ C / Yêu cầu ngắt không che:
Chân này làm việc với các chân MODA và MODB để chọn chế độ
hoạt động của chip, nó thu một yêu cầu ngắt từ bên ngoài.
2.4 . Reset (RESET):
Chân vào Schmitt trigger được dùng để reset DSP56002. Khi reset được
tác động DSP được khởi động và đặt trong trạng thái reset. Khi chân reset
không được tác động chip ghi trạng thái các chân chế độ (MODA, MODB,
MODC ) vào thanh ghi chế độ hoạt động của chip.
3.Năng lượng và xung nhòp:
3.1 . Nguồn điện (VCC) , đất (GND):
Có 6 cặp chân nguồn và đất dùng cho các chức năng: logic nội, bộ đệm
ngỏ ra bus đòa chỉ, dữ liệu, cổng B và C, Once, PLL, chân CKOUT.
3.2 . Xung nhòp ngoài / Đầu vào tinh thể (EXTAL):
Đầu vào EXTAL giao tiếp bộ dao động tinh thể bên ngoài hoặc bên
trong.
3.3 . Đầu ra tinh thể (XTAL):
Đầu ra này nối với chân ra của bộ dao động tinh thể bên trong với một
tinh thể bên ngoài.
4.Giao tiếp chủ:

4.1 . Bus dữ liệu chủ (H0-H7):
Bus dữ liệu hai hướng này truyền dữ liệu giữa bộ giao tiếp chủ và
DSP56002. Nó hoạt động như một ngỏ vào trừ khi chân
HEN
được tác động
SVTH:Huỳnh Quốc Trâm 1-8
GVHD:Thầy Lê Tuấn Anh Giới Thiệu
tích cực và HR/
W
ở mức cao khiến cho H0-H7 trở thành ngỏ ra và cho phép
bộ giao tiếp chủ đọc dữ liệu DSP56002.
4.2 . Đòa chỉ chủ(HA0-HA2):
Các đầu vào này cung sự lựa chọn cho mỗi thanh ghi giao tiếp chủ.
4.3 . Đọc / Viết chủ:
Đầu vào này chọn hướng truyền dữ liệu đối với mỗi truy xuất bộ xử lí
chủ. Nếu HR/
W
là cao và
HEN
được tích cực, H0-H7 là các đầu ra. Nếu HR/
W
là thấp và
HEN
được công bố, H0-H7 là các đầu vào.
4.4 . Chủ yêu cầu (HREQ):
Tín hiệu ra cực máng hở này được sử dụng bởi giao tiếp chủ để yêu cầu
phục vụ từ bộ xử lí chủ, bộ điều khiển DMA, hoặc một bộ điều khiển bên
ngoài đơn giản.
4.5 . Chủ chấp nhận (HACK):
Đầu vào này có hai chức năng . Nó cung cấp một tín hiệu bắt tay chủ

chấp nhận cho việc truyền DMA và có thu một ngắt chủ chấp nhận tương
thích với bộ xử lí họ MC68000
5.Giao tiếp truyền thông nối tiếp (SCI):
5.1 . Dữ liệu thu(RXD):
Đầu vào này thu dữ liệu hướng byte và truyền dữ liệu đó đến thanh ghi
dòch thu SCI.
5.2 . Dữ liệu phát(TXD):
Đầu ra này phát dữ liệu nối tiếp từ thanh ghi dòch phát SCI.
5.3 . Xung nhòp nối tiếp (SCLK):
Chân hai hướng này cung cấp xung nhòp vào hoặc ra từ nơi mà tốc độ
baud phát và/hoặc thu được lấy ra trong chế độ bất đồng bộ, và từ nơi mà dữ
liệu được truyền trong chế động bộ.
6.Giao tiếp nối tiếp đồng bộ(SSI):
6.1 . Xung nhòp nối tiếp 0 (SC0):
Chức năng chân hai hướng này được xác đònh bởi việc SCLK ở chế độ
đồng bộ. Ở chế độ đồng bộ, chân này được sử dụng cho cờ nối tiếp nhận.
Trong chế độ bất đồng bộ, chân này thu xung nhòp xuất nhập .
6.2 . Điều khiển nối tiếp 1 (SC1):
SSI sử dụng chân hai hướng này để điều khiển cờ hoặc sự đồng bộ
khung.
6.3 . Điều khiển nối tiếp 2 (SC2):
SSI sử dụng chân hai hướng này để điều khiển sự đồng bộ khung.
6.4 . Xung nhòp nối tiếp SSI (SCK):
Chân hai hướng này cung cấp xung nhòp tốc độ bit nối tiếp cho SSI chỉ
khi có một xung nhòp đang được sử dụng.
6.5 . Dữ liệu thu SSI (SRD):
SVTH:Huỳnh Quốc Trâm 1-9
GVHD:Thầy Lê Tuấn Anh Giới Thiệu
Chân vào này thu dữ liệu nối tiếp vào thanh ghi dòch thu SSI .
6.6 . Dữ liệu phát SSI(STD):

Chân ra này phát dữ liệu nối tiếp từ thanh ghi dòch phát SSI .
7.Các chân mô phỏng trên chip:
7.1 . Đầu vào nối tiếp gỡ rối / Trạng thái chip 0 (DSI/OS0):
Dữ liệu nối tiếp hoặc lệnh được cung cấp từ bộ điều khiển Once qua
chân DSI/OS0 khi nó là một đầu vào, khi chân DSI/OS0 là đầu ra nó làm việc
với chân OS1 để cung cấp thông tin trạng thái chip.
7.2 . Xung nhòp nối tiếp gỡ rối / trạng thái chip 1 (DSCK/OS1):
Chân DSCK/OS1 cung cấp xung nhòp nối tiếp đến Once khi nó là một
đầu vào. Khi là một đầu ra, cùng với chân OS0 chúng cung cấp thông tin trạng
thái chip.
7.3 . Đầu ra nối tiếp gỡ rối (DS0):
DSP đọc dữ liệu nối tiếp từ Once thông qua chân ra DS0 khi được chỉ
đònh bởi lệnh sau cùng thu từ bộ điều khiển lệnh bên ngoài.
7.4 . Đầu vào yêu cầu gỡ rối (DR):
Đầu vào này cho phép người sử dụng vào chế độ gỡ rối từ bộ điều
khiển lệnh bên ngoài .
8.Các chân của PLL:
8.1 . Nguồn mạch PLL tương tự (PVCC):
Đầu cấp nguồn VCC này dành riêng cho hệ thống PLL.
8.2 . Đất cho mạch PLL (PGND):
Đầu GND này dành riêng cho hệ thống PLL.
8.3 . Nguồn CKOUT (CLVCC):
Đầu vào này hoạt động như VCC cho ngõ ra CKOUT.
8.4 . Đất CKOUT (CLGND):
Đầu vào này hoạt động như GND đối với ngõ ra CKOUT.
8.5 . Tụ lọc PLL (PCAP):
Đầu này dùng để nối với tụ bên ngoài cần cho bộ lọc PLL.
8.6 . Xung nhòp ra (CKOUT):
Chân này cung cấp xung nhòp ra chu kì làm việc bằng 50% đồng bộ với
xung nhòp bên trong bộ xử lí khi PLL được cho phép và ở trạng thái khóa.

8.7 . Điều khiển phân cực CKOUT(CKP):
Chân vào này đònh nghóa sự phân cực của đầu ra xung nhòp CKOUT.
8.8 . Đầu vào khởi động PLL(PINIT):
Trong suốt thời gian Reset phần cứng hoạt động và nạp giá trò chân
PINIT vào bit PEN của thanh ghi điều khiển PLL.
8.9 . Khóa tần số và pha(PLOCK):
SVTH:Huỳnh Quốc Trâm 1-
10
GVHD:Thầy Lê Tuấn Anh Giới Thiệu
Đầu ra PLOCK được phát sinh từ bộ phát hiện pha, khi PLL khóa các
tần số và pha riêng của EXTAL.
9.Chân bộ đếm thời gian/sự kiện:
Chân hai hướng này cung cấp sự giao kết với khối bộ đếm thời gian /sự
kiện. Khi chân TIO được sử dụng như đầu vào, khối có chức năng như một bộ
đếm sự kiện bên ngoài hoặc nó đo độ rộng xung/chu kì tín hiệu bên ngoài. Khi
TIO được sử dụng như đầu ra, khối có chức năng như một bộ đinh thời và tín
hiệu trên chân TIO là xung nhòp đònh thời.
MÔ TẢ CHỨC NĂNG DSP56002
Chương này đề cập đến các chế độ đònh đòa chỉ và cấu trúc bộ xử lí
DSP56002. Cấu trúc bộ vi xử lí DSP56002 gồm ba đơn vò thực thi trung
tâm: đơn vò thực thi dữ liệu số học logic (ALU), đơn vò điều khiển chương
trình, đơn vò cấp phát đòa chỉ. Ba chế độ đònh đòa chỉ của bộ xử lí
DSP56002: thanh ghi trực tiếp, đặc biệt, và thanh ghi gián tiếp. Đồng
thời, trong chương này còn mô tả các mã lệnh để điều khiển chọn chế độ
hoạt động cho các Port của DSP và các thanh ghi trong của DSP56002.
A. CẤU TRÚC CỦA DSP56002
SVTH:Huỳnh Quốc Trâm 1-
11
GVHD:Thầy Lê Tuấn Anh Giới Thiệu
I . ĐƠN VỊ XỬ LÍ TRUNG TÂM(CPU)

1 . Các tuyến:
Cấu trúc nội đa tuyến của bộ xử lí DSP56002 gồm 4 tuyến dữ liệu 2
chiều 24-bit, hai tuyến đòa chỉ một hướng 16-bit và một tuyến đòa chỉ hai
hướng 16-bit.
a./ Tuyến dữ liệu:
Các tuyến dữ liệu bao gồm: XDB , YDB , PDB , GDB . Trong đó XDB
và YDB truyền dữ liệu giữa ALU dữ liệu với bộ nhớ X hoặc Y tương ứng. Một
số lệnh của XDB và YDB có thể kết nối với nhau tạo thành tuyến 48-bit. PDB
thì truyền từ các lệnh còn GDB thì đảm trách các dữ liệu khác như truyền các
dữ liệu xuất nhập (I/O) đến và từ các thiết bò ngoại vi.
b./ Các tuyến đòa chỉ:
Các tuyến đòa chỉ bao gồm: XAB, YAB và PAB. XAB và YAB cung
cấp đòa chỉ dữ liệu trỏ đến vò trí xác đònh trong bộ nhớ dữ liệu nội X,Y tương
ứng. PAB cung cấp đòa chỉ dữ liệu trỏ đến vò trí bộ nhớ xác đònh trong bộ nhớ
chương trình nội. Các khoảng bộ nhớ ngoài được đònh đòa chỉ một chiều 16-bit
được lái bởi một bộ dồn kênh ba ngỏ nhập để có thể chọn XAB, YAB hoặc
PAB.
2 . Các đơn vò thực thi:
DSP56002 gồm ba đơn vò thực thi ALU dữ liệu, PCU và AGU.
3 . Cổng mở rộng bộ nhớ: (cổng A )
Cổng mở rộng bộ nhớ bao gồm một tuyến đòa chỉ 16-bit, một tuyến dữ
liệu hai chiều 24-bit và các tín hiệu điều khiển. Nó được dùng để giao tiếp với
bộ xử lí DSP56002 để mở rộng bộ nhớ hay thiết bò ngoại vi. Những thiết bò
ngoại vi này gồm RAM tónh tốc độ cao, thiết bò bộ nhớ thấp hơn, DSP khác và
MPU khác trong cấu hình chủ/tớ.
4 . OnCE:
Nó cho phép người sử dụng tạo ảnh hưởng qua lại giữa CPU của
DSP56002 và các ngoại vi khác để kiểm tra các thanh ghi, bộ nhớ hay các
ngoại vi trên chip. Nó cung cấp sự truy xuất đơn giản, ít tiêu phí và tốc độ độc
lập đối với các thanh ghi nội cho việc phát triển hệ thống sửa lỗi và có tính

kinh tế cao.
5 . Vòng giữ pha (PLL) dựa trên xung clock:
Vòng giữ pha cho phép DSP56002 sử dụng nguồn xung clock ngoại đối
với việc xử lí nhiều tốc độ cũng như cung cấp xung clock đồng bộ hoá xung
clock nội. PLL thực hiện việc nhân tần số, loại bỏ tính bất đối xứng và chia
nhỏ công suất.
II .VÙNG MỞ RỘNG
1 . Các bộ nhớ nội:
SVTH:Huỳnh Quốc Trâm 1-
12
GVHD:Thầy Lê Tuấn Anh Giới Thiệu
Bộ xử lí DSP56002 có 6 bộ nhớ on-chip: RAM dữ liệu X, ROM dữ
liệu X, RAM dữ liệu Y, ROM dữ liệu Y, RAM bộ nhớ chương trình và ROM
bootstrap(tự khởi động). RAM dữ liệu X và Y là hai bộ nhớ nội 24-bit chiếm
giữ 256 ô nhớ vò trí thấp nhất của khoảng đòa chỉ X và Y tương ứng. ROM dữ
liệu X và Y là hai bộ nhớ nội 24-bit cho phép bởi OMR, chiếm giữ 256 vò trí ô
nhớ thấp kế tiếp của khoảng đòa chỉ bộ nhớ. RAM chương trình P chứa các câu
lệnh, hằng số và các bảng dữ liệu được cố đònh tại thời gian biên dòch. Các vò
trí ô nhớ không sử dụng có thể dùng lưu trữ dữ liệu tạm thời. ROM bootstrap
là một ROM có 64 ô nhớ lập trình trên 24-bit sử dụng chế độ bootstrap. Ngoài
ra còn có thể lập trình để thực hiện phép bootstrap từ cổng mở rộng bộ nhớ, từ
giao tiếp chủ hay từ giao tiếp bất đồng bộ nối tiếp (SCI).
2 . Các ngoại vi on-chip:
Các ngoại vi của DSP56002 bao gồm: một giao tiếp chủ song song bằng
phương pháp DMA, một port giao tiếp nối tiếp đồng bộ (SSI), một port giao
tiếp nối tiếp bất đồng bộ (SCI), và một port xuất /nhập lập trình được.
3 . Bộ đònh thời / Đếm sự kiện:
Bộ đònh thời có thể sử dụng nguồn xung clock nội hay ngoại, và có thể
ngắt bộ xử lí sau một số sự kiện (xung clock) được tác động bởi người lập
trình, hay nó có thể phát tín hiệu đến thiết bò ngoại vi sau khi đếm xong số sự

kiện bên trong.
B. ĐƠN VỊ THỰC THI ALU DỮ LIỆU:
Đơn vò thực thi ALU dữ liệu thực hiện các phép toán số học và logic trên
các toán hạng dữ liệu. Các thành phần quan trọng của ALU dữ liệu bao gồm
các thanh ghi dữ liệu, một đơn vò nhân tích luỹ / logic song song(MAC ), một
bộ dòch thanh ghi tích lũy, một đơn vò thao tác bit và hai bộ dòch / giới hạn.
SVTH:Huỳnh Quốc Trâm 1-
13
Bộ Dòch
24 24
Tuyến dữ liệu X
Tuyến dữ liệu Y
24 24
X0
X1
Y0
Y1
24 24
Dồn kênh
Thanh ghi tích lũy
Làm tròn và đơn vò
logic
A(56)
B(56)
56
56 56
Bộ Dòch/Giới
Hạn
56
56

GVHD:Thầy Lê Tuấn Anh Giới Thiệu
BIỂU ĐỒ KHỐI ALU DỮ LIỆU
I .THANH GHI DỮ LIỆU:
1./Thanh ghi dữ liệu nhập: X1,X0,Y1,Y0
ALU dữ liệu có bốn thanh ghi dữ liệu nhập có thể được xử lí như là bốn
thanh ghi 24 bit độc lập X1, X0 , Y1 và Y0 hay kết hợp thành hai thanh ghi
48 bit X và Y được phát triển bằng cách kết nối X1:X0, Y1:Y0 tương ứng.
X Y

23 0 23
0 23 0 23 0
2./ Thanh ghi dữ liệu tích lũy : A2 , A1 , A0 , B2 , B1 , B0
Sáu thanh ghi dữ liệu tích lũy A2, A1, A0, B2, B1, B0 hình thành nên
hai thanh ghi tích lũy 56 bit tạm thời A (A2 : A1: A0) và B (B2 : B1: B0 ). Các
thanh ghi A1, A0 và B1, B0 là các thanh ghi 24 bit, còn thanh ghi A2, B2 là
thanh ghi 8 bit. Hai thanh ghi này còn gọi là thanh ghi mở rộng.
A
* A2 A1 A0
23 8 7 0 23 0 23 0
B
* B2 B1 B0
23 8 7 0 23 0 23 0
SVTH:Huỳnh Quốc Trâm 1-
14
Y1 Y0
X1 X0
GVHD:Thầy Lê Tuấn Anh Giới Thiệu
II . ĐƠN VỊ MAC VÀ LOGIC:
Đơn vò MAC và LOGIC thực hiện tất cả các phép tính toán toán hạng
của bộ xử lí DSP56002 như cộng, trừ, AND, OR, XOR và NOT. Nó cho phép

ba toán hạng nhập và cho kết quả 56 bit được chứa trong thanh ghi tích lũy A
và B.
1 . Biểu diễn dữ liệu phân số bù 2:
Đơn vò MAC và logic sử dụng dữ liệu phân số bù 2 trong thuật giải của
DSP56002, trong đó phân số là một số bất kì mà độ lớn của nó phải lớn hơn
hay bằng 0 và nhỏ hơn 1.
2 . Sự làm tròn:
Đơn vò MAC và LOGIC có thể làm tròn hội tụ phần thấp nhất của
thanh ghi tích lũy A0 và B0 vào phần cao nhất A1 và B1.
III . BỘ DỊCH TÍCH LŨY:
Bộ dòch tích lũy nhận ngõ nhập 56 bit và xuất kết quả 56 bit. Bộ dòch tích
lũy có thể dòch toán hạng dữ liệu sang trái một bit, sang phải một bit hay
không dòch gì cả.
IV . BỘ DỊCH/GIỚI HẠN DỮ LIỆU:
Bộ dòch/giới hạn dữ liệu cung cấp chế độ hậu xử lí đặc biệt trên dữ liệu
truyền từ thanh ghi tích lũy đến YDB hay XDB. Mỗi bộ dòch/giới hạn bao gồm
một bộ dòch được cho phép bởi một bộ giới hạn.
1 . Bộ dòch dữ liệu:
Mỗi bộ dòch dữ liệu có khả năng dòch một toán hạng dữ liệu sang
trái, sang phải một bit hay cho dữ liệu đi qua mà không dòch gì cả. Ngõ ra của
bộ dòch dữ liệu chạy qua bộ giới hạn dữ liệu tương ứng, trong đó bộ giới hạn
dữ liệu có ngõ ra 24 bit và một ngõ tràn. Các bộ dòch được điều khiển bởi các
bit ở chế độ chia tỉ lệ (Scaling mode) S1 và S0 ở thanh ghi trạng thái (SR),
với S1, S0 lần lượt là bit thứ 11 và thứ 10. S1 và S0 cho phép sự chia tỉ lệ
động của dữ liệu cố đònh được trỏ mà không cần phải thay đổi lệnh của
chương trình.

S1 S0 Chế độ chia tỉ lệ
0 0 Không chia
0 1 Chia xuống (dòch sang phải 1 bit )

1 0 Chia lên (dòch sang trái một 1 bit)
2 . Bộ giới hạn:
Mỗi bộ giới hạn dữ liệu có khả năng tự thực hiện, nếu cần giải thuật
bão hòa trên các toán hạng dữ liệu được truyền từ các thanh ghi tích lũy đến
XDB và YDB. Nếu nội dung thanh ghi tích lũy nguồn có thể được hiển thò
trong kích thước của toán hạng đích mà không tràn thì bộ giới hạn bò cấm và
toán hạng không thay đổi. Còn ngược lại thì bộ giới hạn sẽ thay thế một giá trò
SVTH:Huỳnh Quốc Trâm 1-
15
GVHD:Thầy Lê Tuấn Anh Giới Thiệu
dữ liệu đã tới hạn có độ lớn cực đại và có dấu giống như dấu của thanh ghi
tích lũy nguồn. Phép giới hạn được thực hiện trên ngỏ xuất của bộ dữ liệu
tương ứng. Giá trò của thanh ghi tích lũy nguồn không thay đổi.
Với hai bộ dòch/giới hạn dữ liệu có thể kết hợp lại với nhau để hình thành
một giới hạn 48 bit dành cho các toán hạng từ dài(long word).
BẢNG GIÁ TRỊ DỮ LIỆU ĐƯC GIỚI HẠN
Đích Giá trò giới hạn (hex)
Bộ nhớ tham
chiếu
Toán hạng
nguồn
Dấu XDB YDB Loại
truy xuất
X X : A
X : B
+
-
7FFFFF
800000
Một từ

24 bit
Y Y : A
Y : B
+
-
7FFFF
F
80000
0
Một từ
24 bit
X và Y X : A Y : A
X : A Y : B
X : B Y : A
X : B Y : B
L : AB
L : BA
+
-
+
-
+
-
7FFFFF
800000
7FFFFF
800000
7FFFFF
800000
7FFFF

F
80000
0
7FFFF
F
80000
0
7FFFF
F
80000
0
Hai từ
24 bit
L ( X : Y) L : A
L : B
+
-
7FFFFF
800000
FFFFF
F
00000
0
Một từ
dài 48
bit
V . ĐƠN VỊ THAO TÁC TRÊN BIT:
Đơn vò thao tác trên bit thực hiện các phép toán bit trên toán hạng của
bộ nhớ X hay Y.
C . BỘ ĐIỀU KHIỂN CHƯƠNG TRÌNH:

Bộ điều khiển chương trình là một đơn vò thực thi độc lập cung cấp lưu đồ
điều khiển chương trình chuẩn mực như là bộ đếm chương trình, thanh ghi
trạng thái và hệ thống stack. Nó còn bao gồm cả OMR , LA và LC sẵn sàng
để cung cấp cho lệnh vòng lặp DO, phần cứng của bộ xử lí DSP56002.
SVTH:Huỳnh Quốc Trâm 1-
16
GVHD:Thầy Lê Tuấn Anh Giới Thiệu
• Thanh ghi bộ đếm chương trình (PC):
Là thanh ghi 16 bit trỏ vò trí bộ nhớ chương trình P của từ lệnh,
toán hạng dữ liệu tức thời, toán hạng đòa chỉ tức thời kế tiếp.
• Thanh ghi trạng thái (SR):
Là thanh ghi 16 bit bao gồm 1 thanh ghi chế độ 8 bit (MR), chiếm
8 bit cao của SR, và thanh ghi mã điều kiện (CCR) chiếm 8 bit thấp của SR.
MR chứa thông tin về trạng thái hệ thống của DSP56002. CCR đònh nghóa chế
độ hiện hành.
• Hệ thống Stack (SS):
Là bộ nhớ nội 32*15 tách biệt chứa bộ đếm chương trình (PC ) và
thanh ghi trạng thái (SR) cho phép gọi chương trình con, các ngắt dài và
chương trình vòng lặp. Ngoài ra còn có thể chứa LA và LC.
• Bộ đếm vòng lặp (LC):
Là thanh ghi 16 bit xác đònh tần số lặp của lệnh DO hay lệnh
REP.
• Đòa chỉ vòng lặp (LA):
Là thanh ghi 16 bit trỏ đến vò trí cuối của từ lệnh trong vòng lặp
DO.
• Thanh ghi chế độ xử lí (OMR) :
Là thanh ghi 24 bit đònh nghóa chế độ xử lí hiện hành của bộ xử lí
DSP56002. Chỉ có 6 bit của OMR được đònh nghóa. Nó đònh nghóa sự khác
nhau của các bộ nhớ, và đònh nghóa thủ tục khởi động.
MR  CCR

LF D
M
T * S1 S0 I
1
I0 S L E U N Z V C
Thanh ghi trạng thái (SR)
C : carry
V : overflow ; cờ báo tràn
Z : zero
N : negative
U : unnormalized
E : extension
L : limit
S : scaling
I1 , I0 : interrupt mask ; mặt nạ ngắt
* : reserved
T : trace mode
DM : double precision multibly mode
LF : loop flag ; cờ vòng lặp
SVTH:Huỳnh Quốc Trâm 1-
17
GVHD:Thầy Lê Tuấn Anh Giới Thiệu
23 16 15 0
Thanh ghi đòa chỉ vòng lặp (LA)
23 16 15 0
Thanh ghi bộ đếm vòng lặp(LC)
23 16 15 0
Thanh ghi bộ đếm chương trình(PC)
23 8 7 6 5 4 3 2 1 0
* * SD * MC YD DE MB MA

THANH GHI CHẾ ĐỘ XỬ LÝ(OMR)

BẢNG CÁC BIT CHẾ ĐỘ BỘ NHỚ
XD YD BỘ NHỚ DỮ LIỆU
0 0 Cấm các ROM nội và các đòa chỉ của chúng trong
phần bộ nhớ ngoài.
0 1 Cấm ROM dữ liệu X nội và bộ nhớ ngoài. Cấm
ROM và RAM dữ liệu Y nội và bộ nhớ ngoài.
1 0 Cho phép ROM dữ liệu X và Y.
1 1 Cấm ROM và RAM dữ liệu nội và bộ nhớ ngoài.
Cho phép ROM dữ liệu X.
SVTH:Huỳnh Quốc Trâm 1-
18
*
*
*
Chế độ
xử lí
M
C
M
B
M
A
Mô tả
0 0 0 0 Chế độ đơn chip P:RAM được cho
phép, reset tại $0000.
1 0 0 1 Bootstrap từ EEPROM,thoát chế
độ 0.
2 0 1 0 Chế độ mở rộng chuẩn P:RAM

được cho phép, reset tại $E000.
3 0 1 1 Chế độ phát triển P:RAM bò
cấm,reset tại $0000.
4 1 0 0 Dự trữ cho Bootstrap.
5 1 0 1 Bootstrap từ chủ, thoát chế độ 0.
6 1 1 0 Bootstrap từ SCI (xung clock
ngoài) thoát chế độ 0.
7 1 1 1 Dự trữ cho Bootstrap.
1
15
31 16 15 0
High
(SSH)
Low
(SSL)
HỆ THỐNG STACK (SS)
UF SE P3 P2 P1 P0
CON TRỎ
STACK
GVHD:Thầy Lê Tuấn Anh Giới Thiệu
BẢNG TÓM TẮT CÁC CHẾ ĐỘ XỬ LÍ CỦA DSP56002
D . ĐƠN VỊ CẤP PHÁT ĐỊA CHỈ:
Đơn vò cấp phát đòa chỉ là một đơn vò thực thi độc lập phát ra các đòa chỉ
trỏ đến các toán hạng dữ liệu trên bộ nhớ X, Y hay P. Nó cung cấp 14 chế độ
đònh đòa chỉ và sử dụng ba loại cấp phát đòa chỉ số học. Các thành phần chính:
24 thanh ghi đòa chỉ 16 bit, 2 ALU đòa chỉ và ba bộ dồn kênh đòa chỉ xuất.
 Các thanh ghi đòa chỉ : 24 thanh ghi đòa chỉ được chia thành ba tập hợp 8
thanh ghi:
 Thanh ghi đòa chỉ: Rn , n = 0,1, ,7
 Thanh ghi offset: Nn , n = 0,1, ,7

 Thanh ghi sửa đổi: Mn , n = 0,1, , 7
Mỗi thanh ghi đòa chỉ Rn có một thanh ghi offset Nn và thanh ghi sửa đổi
tương ứng, cả ba đều có chung số n. Thanh ghi đòa chỉ Rn được dùng như đòa
chỉ con trỏ để đònh vò toán hạng dữ liệu trong bộ nhớ. Thanh ghi offset được
dùng để cung cấp một giá trò offset cho thanh ghi cập nhật vò trí offset. Thanh
ghi sửa đổi Mn lựa chọn đòa chỉ số học để được thực hiện khi thanh ghi đòa chỉ
được cập nhật.
 ALU đòa chỉ:
Hai ALU đòa chỉ thực hiện đòa chỉ số học bởi các chế đònh đòa chỉ của bộ
xử lí DSP56002 và các đòa chỉ thay đổi. Đơn vò đòa chỉ số học sử dụng ba loại
đòa chỉ số học: tuyến tính, modulo và đảo cờ nhớ. Các thanh ghi sửa đổi đònh
nghóa loại đòa chỉ số học được thực hiện. Đòa chỉ tuyến tính được sử dụng cho
đònh đòa chỉ loại MPU chuẩn. Đòa chỉ modulo được dùng cho các bộ đệm
vòng. Đảo cờ nhớ được dùng trong thuật giải FFT.
SVTH:Huỳnh Quốc Trâm 1-
19
GVHD:Thầy Lê Tuấn Anh Giới Thiệu
BẢNG TÓM TẮT MÃ LOẠI ĐỊA CHỈ SỬA ĐỔI
Đòa chỉ sửa đổi Loại đòa chỉ số học
0000 Đảo cờ nhớ (đảo bit)
0001 Modulo 2
0002 Modulo 3
0003 Modulo 4
:
:
7FFE Modulo 32767
7FFF Modulo 32768
8000 Dự trữ
8001 Nhân Wrap Around Modulo 2
8002 Dự trữ

8003 Nhân Wrap Around Modulo 4
: Dự trữ
8007 Nhân Wrap Around Modulo 8
: Dự trữ
800F Nhân Wrap Around Modulo 2
4
: Dự trữ
801F Nhân Wrap Around Modulo 2
5
: Dự trữ
803F Nhân Wrap Around Modulo 2
6
: Dự trữ
807F Nhân Wrap Around Modulo 2
7
: Dự trữ
80FF Nhân Wrap Around Modulo 2
8
: Dự trữ
81FF Nhân Wrap Around Modulo 2
9
: Dự trữ
83FF Nhân Wrap Around Modulo 2
10
: Dự trữ
87FF Nhân Wrap Around Modulo 2
11
: Dự trữ
8FFF Nhân Wrap Around Modulo 2
12

: Dự trữ
9FFF Nhân Wrap Around Modulo 2
13
: Dự trữ
BFFF Nhân Wrap Around Modulo 2
14
: Dự trữ
SVTH:Huỳnh Quốc Trâm 1-
20
GVHD:Thầy Lê Tuấn Anh Giới Thiệu
FFFF Tuyến tính (Modulo 2
15
)
E . CÁC CHẾ ĐỘ ĐỊNH ĐỊA CHỈ:
Các lệnh của bộ xử lí DSP56002 bao gồm một hay nhiều từ lệnh 24 bit: từ
toán hạng và từ mở rộng. Từ toán hạng chứa một vùng mã lệnh 8 bit và một
vùng dữ liệu 16 bit. Vùng mã lệnh bao gồm mã lệnh với các toán hạng thanh
ghi nguồn và đích của nó. Vùng truyền dữ liệu cung cấp hướng truyền và đòa
chỉ tác động đối với dữ liệu truyền trên XDB và YDB. Đòa chỉ tác động sẽ xác
đònh một thanh ghi đòa chỉ Rn.
Các chế độ đònh đòa chỉ xác đònh các toán hạng là thanh ghi hay vò trí bộ
nhớ và cung cấp một đòa chỉ xác đònh toán hạng. Các chế độ đònh đòa chỉ có
thể được phân nhóm thành ba loại: Thanh ghi trực tiếp, đặc biệt và thanh ghi
gián tiếp. Trường hợp đònh đòa chỉ gián tiếp phải có thêm thông tin về đòa chỉ
thay đổi (bổ sung) được xác đònh trong thanh ghi sửa đổi. Các thanh ghi gián
tiếp hay trực tiếp có các chế độ đònh đòa chỉ tương thích với lệnh từ đơn. Còn
các đòa chỉ đặc biệt thì tương thích với lệnh một từ hay hai từ.
I .Các chế độ đònh đòa chỉ trực tiếp thanh ghi:
Các chế độ đònh đòa chỉ trực tiếp thanh ghi toán hạng là một thanh ghi dữ
liệu nhập, thanh ghi đòa chỉ hay thanh ghi điều khiển.

II . Các chế độ đònh đòa chỉ đặc biệt:
1./ Chế độ đònh đòa chỉ dữ liệu tức thời:
Trỏ đến toán hạng 24 bit đònh vò trong từ mở rộng của lệnh .
Ví dụ : MOVE #$818181,A0 ; A = $00 000000 818181
MOVE #$818181,A ; A = $FF 818181 000000
MOVE #$121212,B ; B = $00 121212 000000
2./ Chế độ đònh đòa chỉ ngắn tức thời:
Trỏ đến toán hạng dữ liệu tức thời 8 bit hoặc 12 bit đònh vò trong
từ lệnh của lệnh. Dữ liệu tức thời được truyền tới bit có trọng số thấp nhất của
đích đến với bit trọng số thấp cho bằng zero.
Ví dụ: MOVE #$81, A1 ; A = $00 000081 000000
MOVE #$12, A ; A = $00 120000 000000
MOVE #$81, B ; B = $FF 810000 000000
3./ Chế độ đònh đòa chỉ tuyệt đối:
Sử dụng đòa chỉ toán hạng 16 bit đònh vò trong lệnh từ mở rộng như là
một con trỏ trỏ đến vò trí của toán hạng dữ liệu.
Ví dụ: MOVE X:$2000,A0
4./ Chế độ đònh đòa chỉ ngắn tuyệt đối:
Sử dụng đòa chỉ toán hạng tức thời 6 bit, đònh vò trong lệnh thao tác
từ, để thiết lập con trỏ 16 bit trỏ đến dữ liệu toán hạng. Toán hạng đòa chỉ tức
thời 6-bit thêm các bit mở rộng có giá trò là zero để hình thành con trỏ 16-bit.
SVTH:Huỳnh Quốc Trâm 1-
21
GVHD:Thầy Lê Tuấn Anh Giới Thiệu
Ví dụ: MOVE A1,X:$2
5/ Chế độ đònh đòa chỉ xuất/ nhập ngắn:
Tương tự như chế độ đònh đòa chỉ ngắn tuyệt đối. Nó sử dụng đòa chỉ
toán hạng 6 bit được đònh vò trong từ lệnh xử lí, hình thành con trỏ 16 bit cho
đoạn Nhập/Xuất ( $ FFCO - $FFFF ) của bộ nhớ X hoặc Y. Nó sử dụng các
lệnh về thao tác bit và truyền dữ liệu ngoại vi.

Ví dụ: MOVEP A1,X:$FFFE
6/ Chế độ đònh đòa chỉ nhảy ngắn:
Sử dụng toán hạng nhảy tức thời 12 bit được đònh vò trong từ lệnh mở
rộng để thiết lập toán hạng “nhảy 16 bit”. Toán hạng nhảy 12 bit được thêm
phần mở rộng là zero thành toán hạng 16 bit và thay thế nội dung của thanh
ghi bộ đếm chương trình ( PC ).
Ví dụ: JMP $222 ; vò trí bộ nhớ P:$0222
7/ Chế độ đònh đòa chỉ ngầm đònh:
Được sử dụng bởi một số lệnh để tham chiếu ngầm các thanh ghi bộ
điều khiển chương trình. Thanh ghi điều khiển chương trình được ngầm đònh
trong mã nguồn và mã lệnh của lệnh.
III . CÁC CHẾ ĐỘ ĐỊNH ĐỊA CHỈ THANH GHI GIÁN TIẾP:
Trong chế độ đònh đòa chỉ thanh ghi gián tiếp , từ lệnh xác đònh một
thanh ghi Rn để trỏ đến toán hạng được đònh vò trong bộ nhớ. Từ lệnh xử lý
còn có thể xác đònh một đòa chỉ toán hạng thực hiện với cả phép thực thi lệnh
trước hay sau. Ví dụ: tăng sau bởi một, giảm sau một đơn vò offset.
Mỗi đòa chỉ thanh ghi Rn thì tương ứng với một thanh ghi offset Nn và
thanh ghi sửa đổi Mn. Nn chứa một giá trò offset mà có thể được cộng với Rn
để cập nhật nội dung của nó. Mn xác đònh loại đòa chỉ số học được thực hiện
khi Rn được cập nhật. Mỗi Mn thì được đặt $FFFF khi reset bộ xử lí để xác
đònh loại đòa chỉ số học tuyến tính như là đòa chỉ mặc đònh.
1./ Chế độ đònh đòa chỉ thanh ghi gián tiếp đòa chỉ không cập nhật:
Trong chế độ đònh đòa chỉ thanh ghi gián tiếp, thanh ghi đòa chỉ Rn chỉ
đến toán hạng trong bộ nhớ. Sau khi đòa chỉ toán hạng được sử dụng nội dung
của thanh ghi đòa chỉ Rn không thay đổi.
Ví dụ: MOVE B1,Y:(R0)
2./ Chế độ đònh đòa chỉ thanh ghi gián tiếp tăng sau một:
Trong chế độ đòa chỉ thanh gián tiếp, thanh ghi đòa chỉ Rn chỉ đến toán
hạng trong bộ nhớ. Sau khi toán hạng đòa chỉ được sử dụng, nội dung của thanh
ghi đòa chỉ Rn được tăng một và kết quả được lưu vào Rn.

Ví dụ: MOVE B0,Y(R1)+
3./Chế độ đòa chỉ thanh ghi gián tiếp giảm sau một:
SVTH:Huỳnh Quốc Trâm 1-
22
GVHD:Thầy Lê Tuấn Anh Giới Thiệu
Trong chế độ đònh đòa chỉ thanh ghi gián tiếp, thanh ghi đòa chỉ Rn chỉ
đến toán hạng trong bộ nhớ. Sau khi đòa chỉ toán hạng được sử dụng, nội dung
của thanh ghi đòa chỉ Rn giảm một và được chứa trong Rn.
Ví dụ: MOVE Y0,X:(R2)-
4./Chế độ đònh đòa chỉ thanh ghi gián tiếp tăng sau Nn offset:
Trong chế độ đònh đòa chỉ thanh ghi gián tiếp, thanh ghi đòa chỉ Rn chỉ
đến toán hạng trong bộ nhớ. Sau khi đòa chỉ toán hạng được sử dụng, Rn được
cập nhật bởi sự cộng thêm offset chứa trong thanh ghi offset Nn lưu vào nội
dung của Rn. Nội dung của thanh ghi offset Nn không thay đổi.
Ví dụ : MOVE X0,Y:(R3)+N3
5/ Chế độ đònh đòa chỉ thanh ghi gián tiếp giảm sau Nn offset:
Trong chế độ đònh đòa chỉ thanh ghi gián tiếp, thanh ghi đòa chỉ Rn chỉ
đến toán hạng trong bộ nhớ . Sau khi đòa chỉ toán hạng được sử dụng, Rn được
cập nhật bởi sự trừ đi offset chứa trong thanh ghi offset Nn lưu vào nội dung
của Rn. Nội dung của thanh ghi offset Nn không thay đổi .
Ví dụ : MOVE Y:(R4)-N4,A0
6/ Chế độ đònh đòa chỉ thanh ghi gián tiếp chỉ số bởi offset Nn:
Trong chế độ đònh đòa chỉ thanh ghi gián tiếp, thanh ghi đòa chỉ Rn được
cộng với thanh ghi offset Nn để thành một con trỏ trỏ đến toán hạng trong bộ
nhớ. Nội dung của thanh ghi Rn và Nn không thay đổi.
Ví dụ: MOVE X1,Y:(R5+N5)
7/ Chế độ đònh đòa chỉ thanh ghi gián tiếp giảm trước một:
Trong chế độ đònh đòa chỉ thanh ghi gián tiếp, thanh ghi đòa chỉ Rn chỉ
đến toán hạng trong bộ nhớ, nhưng Rn được giảm một trước khi toán hạng
được xử lí.

Ví dụ : MOVE X:-(R6),A1
F . PORT A CỦA DSP56002
I . Giới thiệu:
Cổng A cung cấp một sự giao tiếp linh hoạt với bộ nhớ ngoài, cho phép
kết nối một cách tinh tế với các bộ nhớ, thiết bò nhanh, thiết bò chậm và các hệ
thống nhiều chủ bus.
Cổng A có hai đặc trưng giảm công suất. Nó có thể truy xuất các không
gian bộ nhớ bên trong. Nếu các điều kiện cho phép bộ xử lý hoạt động tại một
tốc độ bộ nhớ thấp, các trạng thái chờ có thể được thêm vào truy xuất bộ nhớ
ngoài để giảm năng lượng một cách có ý nghóa khi bộ xử lý truy xuất các bộ
nhớ này.
SVTH:Huỳnh Quốc Trâm 1-
23
GVHD:Thầy Lê Tuấn Anh Giới Thiệu
II . Giao tiếp cổng A:
Bộ xử lý DSP56002 có thể truy xuất một hoặc nhiều nguồn bộ nhớ của nó
(bộ nhớ xử lý X,Y và bộ nhớ chương trình P) khi nó thực hiện một lệnh. Các
nguồn bộ nhớ có thể ở bên trong hay ngoài đối với DSP56002.
PORT A CỦA DSP56002
SVTH:Huỳnh Quốc Trâm 1-
24
Bus đòa chỉ 16 bit
trong
Chọn
bus
đòa
chỉ
ngoài
XA
YA

PA
Chọn
bus
dữ
liệu
ngoài
YD
PD
GD
Bus dữ liệu
24
bit bên trong
XD
Logic
điều
khiển
bus
ngoài
RD
WR
WT
BS
Y/X
BN
BR
BG
PS
DS
Bus đòa chỉ
ngoài A0 –A15

Bus dữ liệu
ngoài
D0 –D15
Tín hiệu điều
khiển Bus
GVHD:Thầy Lê Tuấn Anh Giới Thiệu
1.Bus dữ liệu &bus đòa chỉ cổng A:
Các tín hiệu bus dữ liệu và đòa chỉ cổng A điều khiển việc truy xuất bộ
nhớ ngoài. Chúng là ba trạng thái trong suốt thời gian Reset trừ khi có ghi chú
ngược lại, và có thể yêu cầu các điện trở kéo lên để tối thiểu hóa tiêu tán
năng lượng và ngăn chặn hoạt động lỗi.
1.1 . Bus đòa chỉ (A0 –A15):
Các đầu ra ba trạng thái này xác đònh đòa chỉ cho truy xuất bộ nhớ
chương trình và dữ liệu ngoài . Để tối thiểu hóa năng lượng vô ích, A0 – A15
không chuyển trạng thái khi các bộ nhớ ngoài không được truy xuất.
1.2 . Bus dữ liệu (D0 – D23):
Các chân này cung cấp dữ liệu hai hướng cho các truy xuất bộ nhớ
dữ liệu và chương trình ngoài. D0 – D23 ở trạng thái tổng trở cao khi tín hiệu
cấp bus được khẳng đònh.
2. Điều khiển bus cổng A:
Các tín hiệu điều khiển bus cổng A cung cấp một phương tiện để kết
nối với các chủ bus phụ (có thể là DSP56002 phụ, các bộ xử lí, các bộ điều
khiển truy xuất bộ nhớ trực tiếp P, …) thông qua cổng A đến DSP56002. Chúng
là ba trạng thái trong suốt thời gian reset và có thể yêu cầu các điện trở kéo
lên nhằm ngăn chặn hoạt động lỗi.
2.1. Chọn bộ nhớ chương trình (PS):
Đầu ra ba trạng thái này chỉ được khẳng đònh khi bộ nhớ chương trình
ngoài được tham khảo.
2.2 . Chọn bộ nhớ dữ liệu (DS):
Đầu ra ba trạng thái này chỉ được công bố khi bộ nhớ dữ liệu ngoài

được tham khảo.
2.3 . Chọn X/Y:
Đầu ra ba trạng thái này chọn không gian bộ nhớ được tham khảo(X
hay Y).
2.4 . Cho phép đọc (RD):
Đầu ra ba trạng thái này được tác động để đọc bộ nhớ ngoài trên bus
dữ liệu (D0 – D23).
2.5 . Cho phép ghi(WR):
Đầu ra ba trạng thái được tác động để ghi bộ nhớ ngoài trên bus dữ
liệu (D0 – D23).
2.6 . Cần bus(BN):
Chân ra BN được tác động bất cứ lúc nào Chip yêu cầu bus mở rộng
bộ nhớ ngoài ( cổngA ).
2.7 . Yêu cầu bus (BR):
SVTH:Huỳnh Quốc Trâm 1-
25