thiết kế mạch đếm và hiển thị số xe trong ga

Trường Đại Học SPKT Hưng Yên Đồ án môn học(Kĩ thuật số)
Khoa Điện – Điện tử Lớp: Đ-ĐTK40

NHẬN XÉT CỦA GIÁO VIÊN HƯỚNG DẪN
……………………………………………………………………………………
……………………………………………………………………………………
……………………………………………………………………………………
……………………………………………………………………………………
……………………………………………………………………………………
……………………………………………………………………………………
……………………………………………………………………………………
……………………………………………………………………………………
……………………………………………………………………………………
……………………………………………………………………………………
……………………………………………………………………………………
……………………………………………………………………………………
……………………………………………………………………………………
……………………………………………………………………………………
……………………………………………………………………………………
……………………………………………………………………………………
……………………………………………………………………………………
……………………………………………………………………………………
……………………………………………………………………………………
……………………………………………………………………………………
……………………………………………………………………………………
…………………………………………………………………
Hưng Yên, tháng 2 năm 2012
GVHD: VŨ VĂN CHIẾN
@&?

- 1 -

Trng i Hc SPKT Hng Yờn ỏn mụn hc(K thut s)
Khoa in in t Lp: -TK40
LI M U
Khoa học kỹ thuật đang ngày càng phát triển rất mạnh mẽ, các công nghệ
mới thuộc các lĩnh vực khác nhau cũng nhờ đó đã ra đời nhằm đáp ứng nhu cầu
của xã hội và kỹ thuật số cũng nằm trong số đó. Hịên nay kỹ thuật số đã đợc
giảng dạy rộng rãi ở các trờng Đại Học Cao Đẳng trong cả nớc , nhằm đáp ứng về
nhu cầu điều khiển, đo lờng điều chỉnh của dây truyền công nghiệp .
Trong quá trình học ở trờng Đại học S Phạm Kỹ Thuật Hng Yên, nhằm nâng
cao kĩ năng thực hành chúng em đợc các thầy cô trong khoa điện - điện tử giao
cho làm đề tài chuyn i t mó nh phõn( t 4->8 bit) sang mó BCD
hin th ra led 7 thanh
Dới sự giúp đỡ của các thầy trong khoa và các bạn đặc biệt là sự giúp đỡ tận
tình của thầy V Vn Chin, sau 1 thời gian chúng em đã hoàn thành đề tài.
Trong quá trình làm không tránh khỏi những sai sót nên chúng em mong nhận đ-
ợc những ý kiến đóng góp của các thầy cô và các bạn để đồ án của chúng em đợc
hoàn thiện hơn.
Qua đây chúng em xin đợc gửi lời cảm ơn chân thành tới thầy V Vn Chin
đã tận tình chỉ bảo cho chúng em, để có thể hoàn thành đề tài.
Chúng em xin chân thành cảm ơn!
Nhóm sinh viên thực hiện
: Nguyn xuõn ụng
Bựi Tin ụng
Lu Quang on
GVHD: V VN CHIN
@&?

- 2 -
Trường Đại Học SPKT Hưng Yên Đồ án môn học(Kĩ thuật số)
Khoa Điện – Điện tử Lớp: Đ-ĐTK40

GVHD: VŨ VĂN CHIẾN
@&?

- 3 -
LỜI CẢM ƠN
Chúng em xin chân thành cảm ơn thầy vũ
văn chiến đã tận tình chỉ dạy hướng dẫn, đóng
góp nhiều ý kiến quý báu và tạo điều kiện chúng
em sửa sai và hoàn chỉnh kiến thức của mình trong
suốt thời gian qua. Sự chỉ dạy và những ý kiến của
thầy mở đường cho chúng em nhanh chóng khắc
phục được những khúc mắc khó khăn và sớm tìm
ra được những phương án giải quyết hiệu quả
trong quá trình thực hiện đề tài.
Chúng em xin cảm ơn quý thầy cô trong
khoa Điện - Điện tử trường ĐHSP KT Hưng Yên
đã hết lòng dạy dỗ chúng em trong thời gian qua.
Xin cảm ơn các bạn sinh viên cùng khoá đã
tận tình ủng hộ, giúp đỡ để chúng tôi hoàn thành
tốt đề tài này.

Hưng Yên, tháng 1 năm 2011
Trng i Hc SPKT Hng Yờn ỏn mụn hc(K thut s)
Khoa in in t Lp: -TK40
MC LC
NHN XẫT CA GIO VIấN HNG DN 1
LI M U 2
1.4.1. Cng AND 7
1.4.2. Cổng OR 7
1.4.3. Cổng NOT 8

1.4.4. Cổng NAND 9
1.4.5. Cổng NOR 9
1.5. Triger. 10
1.5.1. Khái niệm: 10
1.5.2. Phân loại 11
1.5.3. Cấu trúc của trigơ JK( FF-JK ) 12
1.6. Bộ đếm 15
1.6.1. Các bớc thiết kế bộ đếm 16
1.6.2. Đặc điểm và phân loại bộ đếm 17
1.7. Giải mã. 23
1.7.1. LED 7 thanh 23
PHN II : 30
THIT K MCH M V HIN TH S XE TRONG GARA ễTễ 30
2.1. Sơ đồ khối. 30
2.2. Nguyên lý hoạt động của các khối 30
2.2.2. Khối cảm biến: 31
2.2.3. Khối đếm: 32
2.2.4. Khối giải mã và hiển thị 32
2.2.5. Khối xử lý tín hiệu và điều khiển 33
TNG KT 36
GVHD: V VN CHIN
@&?

- 4 -
Trng i Hc SPKT Hng Yờn ỏn mụn hc(K thut s)
Khoa in in t Lp: -TK40
PHN I : C S Lí THYT
1.1. Khái niệm về tín hiệu số
Về cơ bản có hai cách biểu diễn giá trị của đại lợng, đó là tơng
tự( analog) và số( digital).

Biểu diễn dới dạng tơng tự : trong cách biểu diễn dạng tơng tự đựoc biểu
diện bằng hiệu điện thế, cờng độ dòng điện, hay số đo chuyển động t-
ơng quan với giá trị của đại lợng đó.
Ví dụ : đồng hồ đo vận tốc trong xe ôtô, kim đo lệch phải tơng ứng với tốc
độ hiện tại của xe và độ lệch này phải thay đổi tức thì khi vân tốc xe tăng
hay giảm.
Các đại lơng tơng tự có một đặc điểm rất quan trọng đó là đại lơng tơng tự
có thể thay đổi theo một khoảng giá trị liên tục.
Biểu diễn dới dạng số : trong cách biểu diêc dạng số đại lợng đợc biểu diện
bằng các kí tự số (0 và1).
ví dụ nh đồng hồ hiện số, hiển thị thời gian trong ngày nh giờ phút giây dới
dạng số thập phân.Tuy thời gian trong ngày thay đổi liên tục nhng số hiện của
đồng hồ số lại thay đổi từng bớc, mỗi bớc là một phút hay một giây.
Nói cách khác các đại lợng số có đặc điểm à giá trị của nó thay đổi theo từng
bớc rời rạc.
Nh vây ta thấy có sự khác biệt cơ bản giữa đại lợng tơng tự và đại lợng số, đó
là: Tơng tự

liên tục
Số

rời rạc
Vì tính rời rạc trong biểu diện số nên khi đọc giá trị của đại lợng sô không hề
có sự mơ hồ.
* u, nhợc điểm của kỹ thuật số so với kỹ thuật tơng tự:
-Ưu điểm: Do sử dụng chuyển mach nên nhìn chung các thiết bị sốdễ thiết kế
hơn
Thông tin đợc lu trữ dễ dàng
Tính chính xác và độ tin cậy cao hơn
Có thể lập trình để điều khiển hệ thống số

It ảnh hởng bởi nhiễu
-Nhợc điểm: mặc dù có nhiều u điểm nhng bên cạnh đó vẫn có 1 số hạn chế.
Do hầu hết các đại lợng vật lý đều có bản chất là tơng tự nên muóon tận dụng
đợc hệ thống kỹ thuật số thì chúng ta phỉa thực hiện các bớc sau:
Biến dổi đầu vào dạng tơng tự thành dạng số( A/D)
Xử lý tín hiệu số
Biến đổi đầu ra từ dạng số dang tơng tự( D/A)
Một hệ thống để tận dụng cả u điểm của kỹ thuật số và kỹ thuật tơng tự thì ng-
ời ta dùng cả 2 hệ thống. Trong hệ thống nh vậy việc quan trọng là ta phải xác
định đợc phần nào nên dùng kỹ thuật số và phần nào dùng tơng tự.

GVHD: V VN CHIN
@&?

- 5 -
Trng i Hc SPKT Hng Yờn ỏn mụn hc(K thut s)
Khoa in in t Lp: -TK40
1.2. Trạng thái nhị phân và mức logic
Trong hệ thống kỹ thuật số thông tin đợc xử lý đều đựơc biểu diễn dới dạng
nhị phân. Bất kỳ thiết bị nào chỉ có 2 trạng thái
hoạt động đều có thể biểu diễn dới dạng nhị phân.
Ví dụ công tắc chỉ có 2 trạng tháI hoạt động là đóng hoặc mở. Ta có thể quy ớc
mở là 0 và đóng là 1. Với quy ớc này ta có thể biểu diễn số nhị phân bất kỳ.
Trong thiết bị điện tử số thông tin nhị phân đợc biểu diễn bằng hiệu điện
thế( hay dòng điện) tại đầu vào hay đầu ra của mạch. Thông thờng số nhị phân
0 và 1 đợc biểu diễn bằng 2 mức điện thế danh định. Ví dụ 0V có thể biểu diễn
bằng 0 và +5V có thể biểu diễn bằng số nhị phân 1.
Trên thực tế các IC số các số 0 hoặc 1 đợc biẻu diễn bằng 1 khoảng điện thế
quy định nào đó. VD: 0V 0.8V biểu thị nhị phân 0
3V -5V biểu thị nhị phận 1

1.3. Các hệ thống số đếm
Để biểu diễn các số đo, đại lợng vật lý ta cần các hệ thống số đếm. TRong một
hệ thống số đếm bất kỳ một con số đựơc biểu diễn dới dạng một dãy chữ số
liên tiếp. Nh vậy ứng với mỗ tập hợp các chữ số dùng để biểu diễn các con số
chúng ta sẽ đợc một hệ thống đếm khác nhau. Ngời ta gọi cơ số của hệ đếm là
số chữ số khác nhau dùng để biểu diện các con số trong hệ đếm đó.
Trong kỹ thụât số có bốn hệ thống số đếm quan trọng là:
+ Hệ thống thập phân (decimal); còn đợc foi là hệ cơ số 1.,nó sử dung 10 chữ
số để biểu diễn các con số, đó là các chữ số 0,1,2.9
+ Hệ nhị phân( binary): còn đợc gọi là hệ cơ số 2 nó sử dụng 2 chữ số để
biểu diễn tất cả các con số đó là 2 số 0 và1
+ Hệ bát phân (octal): còn đựoc gọi là hệ cơ số 8 nó sử dụng 8 chữ số để biển
diễn tất cả các con số, 8 chữ số đó là 0,1,27
+Hệ thập lục phân (hexa): còn đợc gọi là hệ cơ số 16 nó sử dụng 16 ký tự để
biểu diện tất cẩ các con sô 16 kí tự đó là 0, 1,29,A,B,C,D,E,F
GVHD: V VN CHIN
@&?

- 6 -
Trng i Hc SPKT Hng Yờn ỏn mụn hc(K thut s)
Khoa in in t Lp: -TK40
1.4. Cỏc phộp toỏn logic v cng locgic.
1.4.1. Cng AND
a) Khái niệm:
Cổng AND là cổng lôgíc có n đầu vào biến và 1 đầu ra thực hiện phép nhân
lôgíc f(x
1
, x
n
) = x

1
* x
2
* . . . *x
n
b) Ký hiệu:
&
&
2 đầu vào n đầu vào 2 đầu vào n đầu vào
Ký hiệu EU Ký hiệu US
c) Bảng trạng thái.
x
1
x
2
y
0
0
1
1
0
1
0
1
0
0
0
1

d ) giản đồ thời gian .

1.4.2. Cổng OR.
a) Khái niệm:
Cổng OR là cổng lôgíc có n đầu vào biến x và 1 đầu ra thực hiện phép cộng
lôgíc f(x
1
, x
n
) = x
1
+ x
2
+ . . . + x
n
b) Ký hiệu:
GVHD: V VN CHIN
@&?

- 7 -
Trường Đại Học SPKT Hưng Yên Đồ án môn học(Kĩ thuật số)
Khoa Điện – Điện tử Lớp: Đ-ĐTK40
>
1
>
1
2 ®Çu vµo n ®Çu vµo 2 ®Çu vµo n ®Çu vµo
Ký hiÖu EU Ký hiÖu US
c) B¶ng tr¹ng th¸i.
x
1
x

2
y
0
0
1
1
0
1
0
1
0
1
1
1

d) gi¶n ®å thêi gian .
1.4.3. Cæng NOT
a) Kh¸i niÖm
Cæng NOT lµ cæng l«gÝc cã 1 ®Çu vµo biÕn x vµ 1 ®Çu ra thùc hiÖn phÐp ®¶o
l«gÝc f(x) = x(®¶o)
b) Ký hiÖu
1
EU US
c) B¶ng tr¹ng th¸i
GVHD: VŨ VĂN CHIẾN
@&?

- 8 -
Trng i Hc SPKT Hng Yờn ỏn mụn hc(K thut s)
Khoa in in t Lp: -TK40

x y
0
1
1
0
d )Giản đồ thời gian
1.4.4. Cổng NAND.
a) Khái niệm
Cổng AND là cổng lôgíc có n đầu vào biến và 1 đầu ra thực hiện phép nhân
phủ định lôgíc f(x
1
, x
n
) = x
1
* x
2
*. . . * x
n
b) Ký hiệu
&
&
2 đầu vào n đầu vào 2 đầu vào n đầu vào
Ký hiệu EU Ký hiệu US
c) Bảng trạng thái
B A F B A F
L
K1
K2
F

F
N
A
B
K1
0 0 1 L L H
0 1 1 L H H
1 0 1 H L H
1 1 0 H H L
NAND 2 đầu vào
1.4.5. Cổng NOR.
a) Khái niệm
Cổng NOR là cổng lôgíc có n đầu vào biến và 1 đầu ra thực hiện phép cộng
đảo lôgíc f(x
1
, x
n
) = x
1
+ x
2
++ x
n
b) Ký hiệu
GVHD: V VN CHIN
@&?

- 9 -
Trường Đại Học SPKT Hưng Yên Đồ án môn học(Kĩ thuật số)
Khoa Điện – Điện tử Lớp: Đ-ĐTK40

>
1
>
1
2 ®Çu vµo n ®Çu vµo 2 ®Çu vµo n ®Çu vµo
Ký hiÖu EU Ký hiÖu US
c) B¶ng tr¹ng th¸i
B A F B A F
L
A
B
K1
N
K2
F
F
K1
0 0 1 L L H
0 1 0 L H L
1 0 0 H L L
1 1 0 H H L
NOR 2 ®Çu vµo
1.5. Triger.
1.5.1. Kh¸i niÖm:
- Trigơ trong tiếng anh gọi là Flip-Flop, viết tắt là FF nó là phần tử nhớ có hai
trạng thái cân bằng ổn định tương ứng với hai mức logic 0 và 1. Dưới tác dụng
của các tín hiệu điều khiển lối vào, trigơ có thể chuyển về một trong hai trạng
thái cân bằng và giữ nguyên trạng thái đó trừng nào chưa có tín hiệu điều
khiển làm thay đổi trạng thái của nó Trạng thái tiếp theo của trigơ phụ thuộc
không những vào tín hiệu ở lối vào mà còn phụ thuộc vào trạng thái đang hiện

hành của nó.
- Trigơ được cấu thành từ một nhóm các cổng logic, mặc dù các cổng logic tự
nó không có khả năng lưu trữ nhưng có thể nối nhiều cổng với nhau theo cách
GVHD: VŨ VĂN CHIẾN
@&?

- 10 -
Trường Đại Học SPKT Hưng Yên Đồ án môn học(Kĩ thuật số)
Khoa Điện – Điện tử Lớp: Đ-ĐTK40
thức cho phép lưu giữ thông tin. Mỗi sự sắp sếp cổng khác nhau sẽ cho ra các
trigơ khác nhau. Trigơ có nhiều đầu vào điều khiển và chỉ có hai đầu ra luôn
luôn ngược chiều nhau là Q và
Q
.
Sơ đồ khối tổng quát của một trigơ là các đầu vào:
Trong đó: Q là đầu ra thường.
Q
là đầu ra đảo.
- Dưới tác động của tín hiệu điều khiển ở lối vào trigơ có thể chuyển về 1
trong 2 trạng thái cân bằng và tồn tại ở trạng thái đó cho đến khi có tín hiệu
điều khiển tiếp theo làm thay đổi nó.
+ khi Q = 1,
Q
= 0 ta nói trigơ ở trạng thái 1 hay trạng thái cao. trạng thái
này gọi là trạng thái thiết lập (set).
+ khi Q = 0,
Q
= 1 ta nói trigơ ở trạng thái 0 hay trạng thái thấp. trạng thái
này gọi là trạng thái tái thiết lập( Reset).
+ các ký hiệu về mức tích cực tín hiệu:

Ký hiệu Tính tích cực của tín hiệu
Tích cực ở mức thấp(Low)
Tích cực ở mức cao(High)
Tích cực ở sườn dương của xung nhịp
Tích cực ở sườn âm của xung nhịp
1.5.2. Ph©n lo¹i.
- Phân loại theo chức năng làm việc của các đầu vào điều khiển:
- Trigơ một đầu vào ( trigơ D, trigơ T)
- Trigơ hai đầu vào ( trigơ RS, trigơ JK)
GVHD: VŨ VĂN CHIẾN
@&?

- 11 -
Trường Đại Học SPKT Hưng Yên Đồ án môn học(Kĩ thuật số)
Khoa Điện – Điện tử Lớp: Đ-ĐTK40
- Phân loại theo cách làm việc:
- Trigơ không đồng bộ
- Trigơ đồng bộ.
- Chế độ không đồng bộ là trạng thái đầu rat hay đổi bất kỳ khi nào có sự thay
đổi đầu vào điều khiển.
- Chế độ đồng bộ để khống chế sự thay đổi trạng thái đầu ra người ta đưa vào
đầu vào của trigơ một xung nhịp. Chỉ khi có sự tác động của xung nhịp thì
trigơ mới thay dổi trạng thái theo đầu vào điều khiển.
1.5.3. CÊu tróc cña trig¬ JK( FF-JK )
- FF-JK là loại trigơ có hai đầu vào điều khiển và hai đầu ra Q và
Q
.
a. Ký hiệu của trigơ JK:
b. Cấu trúc mạch:
GVHD: VŨ VĂN CHIẾN

@&?

- 12 -
Trường Đại Học SPKT Hưng Yên Đồ án môn học(Kĩ thuật số)
Khoa Điện – Điện tử Lớp: Đ-ĐTK40
c. Nguyên lý hoạt động :
Trước khi thiết lập trạng thái logic cho J và K thì ta giả sử ngõ ra trước
đó có Q = 0,
Q
= 1.
- Khi có CLK = 0 thì ngõ ra hai cổng NAND 1 và 2 bị đóng kín bất chấp sự
thay đổi ngõ vào của J và K.
- Khi CLK = 1 thì kúc này cho phép hai cổng 1 và 2 hoạt động và ta bắt đầu
xét:
+ Trường hợp 1: J = 0 và K = 0 ta có J = 0 => A = 1 kết hợp với
Q
=
1.=> Q = 0,
Q
= 1, trường hợp này phù hợp với logic kết quả ngõ ra không
đổi.
+ Trường hợp 2: J = 0 và K = 1 ta có J = 0 => A = 1 kết hợp với
Q
= 1
=> Q = 0 và K = 1, Q = 0 => B = 1 kết hợp với Q = 0 =>
Q
= 1, trường hợp
này phù hợp với logic.
+ Trường hợp 3: J = 1và K = 0 ta có A=0 vì cả 3 ngõ vào đều bằng 1, B
= 1 vì có K=0 lúc này do có A=0 nên Q lập tức chuyển lên 1 và

Q
chuyển
xuống 0.
+ Trường hợp 4: J = 1 và K =1 ta có J=1,
Q
= 0 => A=1.
A = 1;
Q
= 0 => Q =1
K = 1; Q = 1=> B = 0
Q = 1; B=0 =>
Q
= 1
GVHD: VŨ VĂN CHIẾN
@&?

- 13 -
Trường Đại Học SPKT Hưng Yên Đồ án môn học(Kĩ thuật số)
Khoa Điện – Điện tử Lớp: Đ-ĐTK40
- Như vậy trường hợp 4 này không làm ổn định trạng thái ngõ ra. hiện tượng
này gọi là hiện tượng chạy đua.
→ Cách khắc phục hiện tượng này là điều chỉnh thời gian tồn tại xung hoặc sử
dụng FF chủ tớ.
d. Bảng chân lý:
JK = 00 giữ nguyên trạng thái Q
n+1
= Q
n
.
JK = 01 trigơ Q

n+1
= 0.
JK = 10 trigơ Q
n+1
= 1.
JK = 11 trigơ Q
n+1
=
n
Q
.
GVHD: VŨ VĂN CHIẾN
@&?

- 14 -
Trường Đại Học SPKT Hưng Yên Đồ án môn học(Kĩ thuật số)
Khoa Điện – Điện tử Lớp: Đ-ĐTK40
e .Dạng sóng ngõ vào, ra.
1.6. Bé ®Õm
- Bộ đếm là một dãy tuần hoàn có một đầu vào đếm và một đầu ra.
- Mạch có số trạng thái trong b»ng chính hệ số đếm ( ký hiệu là Kđ) dưới tác
dụng của tín hiệu vào đếm mạch sẽ chuyển từ trạng thái trong này đến một
trạng thái trong khác theo một thứ tự nhất định, cứ sau Kđ tín hiệu vào đếm,
mạch trở về trạng thái xuất phát ban đầu.
Sơ đồ khối của bộ đếm được mô tả ở hình sau:
- Đồ hình trạng thái tổng quát của bộ đếm:
- đồ hình trạng thái của một bộ đếm có hệ số đếm bằng K
đ
, được mô tả như
sau:

GVHD: VŨ VĂN CHIẾN
@&?

- 15 -
Trng i Hc SPKT Hng Yờn ỏn mụn hc(K thut s)
Khoa in in t Lp: -TK40
Khi khụng cú tớn hiu vo m (X

) mch gi nguyờn trng thỏi c ( i n i ),
khi cú tớn hiu vo m (X

) mch chuyn sang trng thỏi k tip (i n i + 1 ).
Tớnh cht tun hon ca b m th hin ch: sau K

tớn hiu vo X

mch
li quay v trng thỏi xut phỏt ban u.
Tớn hiu ra ca b m ch xut hin ( y = 1) duy nht trong trng hp b
m ang trng thỏi K

1 v cú tớn hiu vo X

khi ú b m s tr v
trng thỏi 0.
Trong trng hp cn hin th trng thỏi ca b m thỡ phi dùng thờm mch
gii mó.
1.6.1. Các bớc thiết kế bộ đếm
Các bớc thiết kế bộ đếm.
* Bớc1:Vẽ đồ hình trạng thái của bộ đếm:

Căn cứ vào yêu cầu của bộ đếm cần thiết kế nh : hệ số đếm (Kđ) và một
số các yêu cầu khác để xây dung đồ hình mô tả hoạt động của bộ đếm.
* Bớc 2: Xác định số FF của bộ đếm, mã hoá các trạng thái trong của bộ đếm
theo mã đã cho.
Trớc tiên phải xác định đợc n là số FF cần thiết mã hoá cho Kđ trạng thái
trong của bộ đếm, n phải thoả mãn điều kiện sau:
GVHD: V VN CHIN
@&?

- 16 -
Trng i Hc SPKT Hng Yờn ỏn mụn hc(K thut s)
Khoa in in t Lp: -TK40
Đối với mã nhị phân và mã Gray : n = log
2
Kđ
Đối với mã vòng :n = Kđ
Đối với mã JONHSON :n = (1/2) Kđ
* Bớc 3: Xác định hàm kích của các FF và hàm ra.
Phơng pháp xác định hàm kích của các FF và hàm ra của bộ đếm có thể xác
định theo 2 cách:
- Dựa vào bảng chuyển đổi trạng thái, bản ra để xác định các phơng trình
đầu vào kích cho các FF và phơng trình của hàm ra.
- Dựa trực tiếp vào đồ hình chuyển đổi trạng thái viết các phơng trình đầu
vào kích cho các FF và phơng trình hàm ra.
*Bớc 4: Sơ đồ mạch thực hiện:
Từ các phơng trình đầu vào kích các FF và phơng trình hàm ra, đa ra sơ đồ
mạch thực hiện.
1.6.2. Đặc điểm và phân loại bộ đếm.
a) Đặc điểm.
Đếm là khả năng nhớ đợc số xung đầu vào; mạch điện thực hiện thao tác đếm

gọi là bộ đếm. Số xung đếm đợc biểu diễn dới các dạng số nhị phân hoặc thập
phân.
Đếm là một thao tác rất quan trọng, đợc sử dụng rất rộng rãi trong thực tế, từ
các thiết bị đo chỉ thị số đến các máy tính điện tử số. Bất kỳ hệ thống số hiện
đại nào cũng có bộ đếm.
b) Phân loại.
Có 3 cách phân loại.
+ Căn cứ vào tác động của xung đầu vào ngời ta chia làm 2 loại
- Bộ đếm đồng bộ
- Bộ đếm dị bộ
Bộ đếm đồng bộ có đặc điểm là xung Clock đều đợc đa đồng thời đến các FF.
Bộ đếm dị bộ thì xung Clock chỉ đợc đa vào FF đầu tiên, còn các FF tiếp theo
thì lấy tín hiệu tại đầu ra của FF phía trớc thay cho xung Clock.
+ Căn cứ vào hệ số đếm ngời ta phân chia thành các loại:
- Bộ đếm nhị phân
- Bộ đếm thập phân
- Bộ đếm Modul bất kỳ
Nếu gọi n là số ký số trong mã nhị phân (tơng ứng với số FF có trong bộ đếm)
thì dung lợng của bộ đếm là N = 2
n
. Đối với bộ đếm thập phân thì N = 10 là tr-
ờng hợp đặc biệt của bộ đếm N phân.
GVHD: V VN CHIN
@&?

- 17 -
Trng i Hc SPKT Hng Yờn ỏn mụn hc(K thut s)
Khoa in in t Lp: -TK40
N là dung lợng của bộ đếm hoặc có thể nói là độ dài đếm của bộ đếm, hoặc hệ
số đếm.

+ Căn cứ vào số đếm tăng hay giảm dới tác dụng của xung đầu vào ngời ta chia
ra làm 3 loại:
- Bộ đếm thuận (Up Counter)
- Bộ đếm nghịch (Down Cuonter)
- Bộ đếm thuận nghịch.(Up/Down)
* Bộ đếm nhị phân
Hệ đếm nhị phân đợc cấu trúc bởi các trigơ, các trạng thái ngõ ra đợc xác lập
dới dạng mã nhị phân biểu thị bằng các trạng thái 0 và 1.
Bộ đếm nhị phân không đồng bộ (đếm nối tiếp):
- Khái niệm: là bộ đếm mà các trigơ mắc nối tiếp với nhau, lối ra trigơ
trớc đợc nối với lối vào của trigơ sau.
- Đặc điểm: xung CLK không đợc đa đồng thời vào các trigơ mà chỉ đợc
đa vào và làm chuyển trạng thái của trigơ đầu tiên, lối ra của trigơ trớc làm
chuyển trạng thái của trigơ liền sau nó.
-Phân loại: trong đếm nhị phân không đồng bộ có các loại sau:
GVHD: V VN CHIN
@&?

- 18 -
Trng i Hc SPKT Hng Yờn ỏn mụn hc(K thut s)
Khoa in in t Lp: -TK40
Đếm tiến (Up counter):
- Sơ đồ:
Hình 1.1
- Giải thích sơ đồ: đây là sơ đồ đếm nhị phân không đồng bộ 4 bít đếm
thuận
+Muốn xoá: Pr=1, CLR=0. Muốn đặt: Pr=0, CLR=1
+Để bộ đếm làm việc đặt mức lôgic J=K=1 ;CLR=1
+Xung nhịp tác động vào trigơ có trọng số nhỏ nhất và tác động bởi s-
ờn âm nên khi CLK chuyển từ 1 về 0 thì lập tức đầu ra Q

1
=1; Q
2
, Q
3
, Q
4
=0
Trigơ 2 thay đổi trạng thái khi Q
1
chuyển từ 1 về 0
Trigơ 3 thay đổi trạng thái khi Q
2
chuyển từ 1 về 0
Trigơ 4 thay đổi trạng tháI khi Q
3
chuyển từ 1 về 0.
- Sơ đồ:
Hình 1.2

GVHD: V VN CHIN
@&?

- 19 -
Trng i Hc SPKT Hng Yờn ỏn mụn hc(K thut s)
Khoa in in t Lp: -TK40
- Giải thích:
Ta thấy bộ đếm ngợc chỉ khác bộ đếm thuận ở chỗ lối ra Q(đảo) của trigơ trớc
đợc nối vào CLK của trigơ sau nên trigơ sau sẽ chuyển trạng thái khi trigơ trớc
nó chuyển từ 1 về 0

Bộ đếm thuận ngợc tuỳ ý:
Để có một bộ đếm vừa thuận vừa ngợc ta thêm một đầu vào điều khiển tiến lùi
UP/DOWN.
- Sơ đồ:
Hinh 1.3
- Giải thích:
*Đếm tiến:khi cho lối vào đIều khiển tiến lùi U/D=1 lối ra Q của trigơ trớc nối
với CLK của trigơ tiếp theo .Sơ đồ tơng đơng nh hình 1.1
*Đếm lùi: khi cho lối vào điều khiển U/D=0 lối ra Q(đảo) của trigơ trớc nối với
CLK của trigơ tiếp theo .Sơ đồ nh hình 1.2
Ưu nhợc điểm của bộ đếm không đồng bộ:
- Ưu điểm: đơn giản do đòi hỏi ít linh kiện
- Nhợc điểm :Tác động chậm vì thời gian trễ khá lớn do mỗi trigơ hoạt
động nhờ sự chuyển trạng thái tại đầu ra của trigơ trớc nó.
Bộ đếm nhị phân đồng bộ (đếm song song)
- Khái niệm: là bộ đếm mà xung nhịp đợc kích đồng thời vào tất cả các trigơ
- Sơ đồ:
GVHD: V VN CHIN
@&?

- 20 -
Trng i Hc SPKT Hng Yờn ỏn mụn hc(K thut s)
Khoa in in t Lp: -TK40
Hình 1.4
- Nguyên lí làm việc:
+ Điều kiện cho các trigơ JK hoạt động
- Đầu vào J = K = 1
- Xung CLK phải lật trạng thái từ 1 về 0
- Đầu vào Reset = 1
+ Tạo mức logic CE

0
= 1 (5V)
+ Tại thời điểm ban đầu CLK nhảy từ 1 về 0, lập tức đầu ra Q
1
= 1, do CE
0
= 1
các CE đều bằng 0 nên các đầu ra khác giữ nguyên trạng thái Q
i
= 0 .
CE
1
= 1 đặt điều kiện cho trigơ JK thứ 2 hoạt động.
+ Khi xung CLK nhảy từ 1 về 0, thì lập tức Q
1
nhảy từ 1 về 0 khi đó Q
2
có đủ
điều kiện hoạt động lập tức nhảy lên mức 1 còn các Q
1
khác giữ nguyên trạng
thái cũ.
+ CE
2
= 1 đặt điều kiện cho trigơ JK thứ 3 hoạt động và lập tức nhảy lên 1.
+ Nh vậy trigơ JK chỉ lật trạng thái khi trigơ JK ở cấp thấp hơn nó lật trạng thái
từ 1 về 0 các xung CLK đợc đa vào song song các trigơ JK. Cho nên bộ đếm sẽ
đếm tuần tự.
+ Xét tăng dung lợng bộ đếm:
Khi cần đếm số lợng xung lớn hơn 15, ngời ta không kéo dài thêm trigơ

vào sau trigơ số 4 mà ghép từng nhóm 4 trigơ. Việc ghép liên tiếp các bộ đếm 4
bit phảI dùng tín hiệu nhớ E và CE, các tín hiệu này đợc tạo bằng các mạch
logic phụ.
+ Ưu nhợc điểm của bộ đếm đồng bộ so với bộ đếm không đồng bộ:
Trong một bộ đếm đồng bộ mọi trigơ sẽ thay đổi trạng thái đồng thời,
nghĩa là chúng đợc đồng bộ hoá theo theo mức tích cực của xung nhịp. Do đó
không giống nh bộ đếm không đồng bộ, những khoảng trễ do truyền sẽ không
GVHD: V VN CHIN
@&?

- 21 -
Trng i Hc SPKT Hng Yờn ỏn mụn hc(K thut s)
Khoa in in t Lp: -TK40
đợc cộng lại với nhau mà nó chỉ bao gồm thời gian trễ của một trigơ cộng với
thời gian dành cho các mức logic mới truyền qua một cổng AND.
Thời gian trễ là nh nhau bất kể bộ đếm có bao nhiêu trigơ. Nói chung là
thời gian trễ bé hơn nhiều so với bộ đếm không đồng bộ. Do đó, bộ đếm đồng
bộ có thể hoạt động ở tần số cao hơn, dĩ nhiên mạch điện của bộ đếm không
đồng bộ phức tạp hơn.
* Bộ đếm thập phân mã BCD:
Với bộ đếm modul 16, khi hết xung thứ 16 thì Q
D
Q
C
Q
B
Q
A
=0000. Muốn có bộ
đếm modul 10 thì đến xung thứ 10 ta có Q

D
Q
C
Q
B
Q
A
=0000. Chúng ta biết với
bộ đếm modul 16 đến xung thứ 10 thì Q
D
Q
C
Q
B
Q
A
=1010, để có đợc
Q
D
Q
C
Q
B
Q
A
=0000 thì phải dập hai số 1 đi. Muốn vậy ta phảI đa hai lối ra Q
D
và Q
B
(có giá trị là 1 cần dập đi) vào hai lối vào của một cổng NAND. Để xây

dựng bộ đếm thập phân có kđ 10 phải dùng ít nhất 4FF.
a) Sơ đồ của bộ đếm BCD không đồng bộ đếm tiến:
b) Giải thích sơ đồ:
Sơ đồ gồm 4 trigơ ghép nối tiếp với nhau. Lấy trạng thái 10 đa quay trở về
reset các trigơ. Đầu vào J=K=1 đa đồng thời vào các trigơ, xung CLK đợc đa
vào trigơ có đầu ra có trọng số nhỏ nhất rồi lấy đầu ra đó làm xung cho trigơ
tiếp theo có đầu ra có trọng số nhỏ hơn. Vì đây là bộ đếm 10 (1010) nên có 6
trạng thái không xác định. Ta lấy đầu ra Q
B
và Q
D
cho qua cổng NAND rồi
cùng CLK qua một cổng AND vào reset. Cổng AND giúp ta xoá bộ đếm về 0
tại thời điểm bất kỳ.
+Bộ đếm BCD không đồng bộ đếm lùi chỉ cần nối Q(đảo) với CLK.
+Bộ đếm BCD đồng bộ thì xung CLK đợc đa đồng thời vào các trigơ (tơng tự
bộ đếm nhị phân).
GVHD: V VN CHIN
@&?

- 22 -
Trng i Hc SPKT Hng Yờn ỏn mụn hc(K thut s)
Khoa in in t Lp: -TK40
1.7. Giải mã.
Mạch giải mã là mạch có n đầu vào và 2
n
đầu ra . Bộ giải mã cũng là các
bộ biến đổi mã , chúng biến đổi từ các mã nhị phân BCD sang mã nhị phân hay
mã 7 đoạn. Để xác định bộ giả mã chúng có thể áp dụng phơng pháp thiết kế
logic cơ bản. Hiện nay ngời ta không dùng phơng pháp trên mà thờng dùng các

vi mạch giải mã có sẵn trên thị trờng.
- Giải mã BCD sang mã 7 đoạn:
- Mã nhị phân BCD đợc chuyển sang thập phân và hiển thị các số thập phân
bằng 7 đoạn tơng ứng với mỗi tổ hợp xác định .Các thanh sáng hiển thị cho ta
một chữ số ở hệ 10.
- Các đoạn a , b , c , d , e , f , g có thể là :Đèn LED mắc anôt chung hoặc katôt
chung đợc nối qua các điện trở giới hạn dòng tới đầu ra phù hợp của bộ giải
mã.
- Trong thực tế ngời ta đã chế tạo sẵncác vi mạch để giảI mã nhị phân ra mã 7
đọan nh :
Các vi mạch 7448 , 74LS48 , 7449 , 74LS49 là các IC giảI mã 7 đoạn có lối ra
tác động ở mức cao , ta có thể ding chung để giải mã từ mã BCD ra thập phân
Quy luật hiển thị các chữ số thập phân của các vi mạch này về cơ bản là giống
nhau nh bảng chân lý sau, chỉ khác đôi chút là số 6 không dùng thanh a và số 9
không dùng thanh d .
Các vi mạch giải mã 7 đoạn 7447A, 74L47, 74S47 là các vi mạch 16 chân
, số 6 và số 9 chỉ có 5 thanh sáng giống nh 7448, 7449. Vi mạch có lối ra tác
động thấp ( mức 0 ) nên đèn chỉ thị 7 đoạn có anốt chung.
1.7.1. LED 7 thanh.
- LED 7 thanh là phần tử hiển thị thông dụng, để hiển thị các phần tử số từ 0
đến 9 trong một số hệ thập phân. Nó gồm 7 thanh xếp thành hình số 8, mỗi
thanh là một diode ( LED ) phát quang hoặc hiển thị tinh thể lỏng. Điode thòng
đợc cấu tạo từ các chấ Ga , As , P nó cũng có tính chất chỉnh lu nh diode th-
ờng. Nhng khi điện áp thuận đạt nên diode vợt quá mức ngỡng U
ng
nào đó thì
diode sáng. Điện áp ngỡng thay đổi từ 1,5 đến 5 v tuỳ theo từng loại có màu
sắc khác nhau.
LED màu đỏ có điện áp ngỡng U
ng

= 1,6 đến 2 v
LED màu cam có điện áp ngỡng U
ng
= 2,2 đến 3 v
LED màu xanh lá cây có điện áp ngỡng U
ng
= 2,8 đến 3,2 v
LED màu vàng có điện áp ngỡng U
ng
= 2,4 đến3, 2 v
LED màu xanh ra trời có điện áp ngỡng U
ng
= 3 đến 5 v
GVHD: V VN CHIN
@&?

- 23 -
Trng i Hc SPKT Hng Yờn ỏn mụn hc(K thut s)
Khoa in in t Lp: -TK40
5.2 Bộ giải mã hiển thị chữ số (LED 7 thanh )
`Thiết kế bộ giải mã hiển thị cho LED 7 thanh với tín hiệu đầu vào là mã BCD
(8421).
Sơ đồ khối
B ộ
g iả i
m ã
D
C
B
A

a
b
c
d
e
f
g
a
b
c
d
e
f
g
GVHD: V VN CHIN
@&?

- 24 -
Trng i Hc SPKT Hng Yờn ỏn mụn hc(K thut s)
Khoa in in t Lp: -TK40
1.8. Các linh kiện liờn quan .
Mạch gồm IC 7447 ,IC 74192 ,IC 7408 ,IC 7404 ,IC 7414, IC7486, IC7432
Chức năng các IC
- IC 7414 :có chức năng chống nhiễu cho bộ đếm mỗi khi có xung nhịp tác
động vào .
Sơ đồ chân:
- IC 7408 : là các cổng logic AND đ dữ liệu quay về .
Sơ đồ chân:
- IC 74192 :là bộ đếm thập phân BCD (8421) .
Sơ đồ chân:

GVHD: V VN CHIN
@&?

- 25 -