Thiết kế mạch đếm số chẵn lẻ hiển thị số

Đồ án thiết kế mạch số
Thiết kế mạch đếm số chẵn lẻ hiển thị số
a. Công tắc ở vị trí A: đếm chẵn 0 2 4 6 8
b. Công tắc ở vị trí B: đếm lẻ 1 3 5 7 9

Báo cáo đồ án kỹ thuật số
Đề tài:
Thiết kế mạch đếm số chẵn lẻ hiển thị số
a. Công tắc ở vị trí A: đếm chẵn 0 2 4 6 8
b. Công tắc ở vị trí B: đếm lẻ 1 3 5 7 9
Nhóm sinh viên thực hiện: Nguyễn Mậu Quân
Tô Văn Sơn
Vũ Danh Ngọc
Lớp: ĐH Điện Tử4-K3




Mục Lục

I Sơ đồ khối
II Mạch tạo xung đồng hồ
III Bộ Đếm:
- Tổng quan về bộ đếm
- Thiết kế bộ đếm

IV Bộ giải mã hiển thi 7 đoạn:
- Dụng cụ 7 đoạn
- Giải mã BCD sang led 7 thanh

V Thiết kế mạch đếm số chẵn lẻ hiển thị số

- a. Công tắc ở vị trí A: đếm chẵn 0 2 4 6 8
- b. Công tắc ở vị trí B: đếm lẻ 1 3 5 7 9
VII Kết luận



I. Sơ đồ khối của hệ thống đếm như sau:

- Mạch tạo xung đồng hồ là mạch tạo xung vuông bằng mạch định thời gian Ic555
- Mạch đếm là bộ đếm dùng IC 74LS90
- Mạch giải mã từ hệ nhị phân sang led 7 thanh
- Hiển thị là led 7 thanh



II. Mạch tạo xung đông hồ:

Yêu cầu với mạch tạo xung đồng hồ đó là tạo xung vuông với chu kì
giây, để đưa vào điều khiển hệ thống đếm. Dưới đây là mạch tạo xung dùng
Ic555
Sơ đồ cấu tạo của Ic555 như sau:
Chủ yếu gồm hai bộ so áp C1 và C2 , mạch Flip-Flop (FF) RS, mạch phân
áp, transistor trường và tầng đệm đầu ra.

Hai bộ so áp có đầu vào được đánh dấu + (đầu vào cửa thuận) và dấu – (đầu
vào cửa đảo). Khi V+ > V- đầu ra bộ so áp có mức logic cao và khi V+ > V-
thì ngược lại
Ba điện trở R1, R2, R3 được mắc nối tiếp thành mạch phân áp để đưa điện áp
chuẩn tới lối vào của bộ so áp. Điện áp V- = 2/3 Vcc đưa tới lối vào cửa đảo (-)
của C1 còn điện áp V+ = 1/3 Vcc của C2. __

Bộ phận FF RS do hai cổng NOR cấu trúc nên. R là đầu vào RESET, khi
R = 0 thì Q = 0, Q =1.

Transistor trường cấu trúc thành chuyển mạch bị tín hiệu đầu ra cổng OR
điều khiển. Đầu ra cổng OR mức “0” thì transistor ngắt, ở mức “1” thì transistor
T thông.
Tầng đệm đầu ra là cổng NOT nhằm để cách li ảnh hưởng phụ của tải.
Sơ đồ chân của IC555 trong thực tế như sau

Bảng chức năng của CH75555
Nguyên lý hoạt động của mạch như sau: __
Khi Flip-Flop cơ bản lật sang trạng thái 1 thì Q = 0, cổng OR đưa ra
mức logic thấp, qua bộ đảo NOT ta có tín hiệu ra ở mức logic cao Vout =”1”.
Do lối ra cổng OR ở mức logic thấp nên transistor trường Q1 ngắt. tụ C được nạp điện
từ nguồn Ec qua R1 và R2. trong quá trình tụ C nạp điện, thì điện áp TH = TRIG tăng dần
lên đến giá trị ngưỡng 2/3Ec thì đầu ra của bộ so áp C1 đột biến lên mức cao. FLIP-FLOP
cơ bản xoá về 0, Q = 1 đầu ra cổng OR ở mức logic cao qua bộ đảo NOT ta có tín hiệu lối
ra ở mức thấp Vout = “0”. Do lối ra cổng OR ở mức logic cao nên làm cho transistor
trường Q1 thông làm cho tụ C phóng điện qua R2 và transistor. Trong quá trình phóng
điện đó điện áp TH = TRING giảm dần xuống giá trị ngưỡng 1/3Ec thì đầu ra của bộ so áp
C2 đột biến lên mức cao. FLIP-FLOP
Cơ bản lật sang trạng thái 1, Q = 0, đầu ra cổng OR ở mức logic thấp, qua bộ đảo
Làm cho tín hiệu ra ở mức logic cao Vout =”1”.transistor ngắt, tụ C lại nạp điện từ
nguồn… Quá trình này lặp lại theo chu kì, mạch không ngừng dao động, tạo xung
vuông ở đầu ra.

Chu kì của xung vuông lối ra được tính như sau:

T = TN + TP

Trong đó TN là thời gian nạp của tụ:
TN = ( R1 + R2).C.ln2 = 0,7(R1 + R2).C


Và Tp là thời gian phóng của tụ:
TP = R2.C.ln2 = 0,7.R2.C
Để có xung vuông đều ở đầu ra thì TN = TP. Như vậy thì R1 = 0, điều này
Không thể vì lúc này nguồn được nối tắt qua Q1 xuống đất. Ta có thể chọn R1 nh
đáng kể so với R2. Lúc này chu kì của tín hiệu ra được tính:
T = 1,4.R2.C
Vì yêu cầu xung ra có chu kì là 3 giây nên ta có:
Chọn giá trị của tụ điện có trong thực tế là 4,7uF ta tính được giá trị của R2 là:
R2 = 3/ (1,4.4,7.10 ־6 = (455,9 KΏ

Lấy giá trị la: R2 = 456 KΏ
Và ta chọn giá trị của R1 = 330 KΏ

Chú ý: tụ C1 được dùng ở đây với mục đích là lọc nhiễu để xung ra không bị
méo
III. BỘ ĐẾM
1 Tìm hiểu ve IC 74ls90
IC 74ls90 là IC thuộc họ 74xx,IC này có chức năng đếm thập phân.
Con TTL này cũng khá quen thuộc nó là con đếm mã nhị phân chia 10 mã hóa
ra BCD. Cứ mỗi 1 xung vào thì nó đếm tiến lên 1 và được mã hóa ra 4 chân.
Khi đếm đến 10 tự nó sẽ reset và quay trở về ban đầu.
Hai thông số quan trọng để thiết kế mạch đếm này là: Bảng chân lý mã hóa
ra BCD và điều kiện để Reset (Trở về trạng thái ban đầu)
Theo datasheet ta có sơ đồ chân như sau:
Sơ đồ cấu tạo:
Chân 11 tương ứng với Q3

Chân 8 tương ứng với Q2
Chân 9 tương ứng với chân Q1
Chân 12 Tương ứng với chân Q0
Trong đó Q3,Q2,Q1,Q0 là các trạng thái đầu ra của bộ đếm modul 10 tương ứng.
Chân 2,3,6,7 là các chân reset .Khi chân R0(1) , R0( 2) ở mức cao thì IC reset về 0 .
Khi chân R9(1) , R9( 2) ở mức cao thì IC reset về 9.