Nghiên cứu thiết kế chế tạo mạch tích hợp thụ động và tích cực siêu cao tần sử dụng phần mềm thiết kế mạch siêu cao tần và công nghệ gia công mạch dải nghiên cứu thiết kế, chế tạo các bộ trộn tần

Bộ KH & CN Bộ quốc phòng
Trung tâm KhKt - CnQs
Viện Rađa


Đề tài độc lập cấp Nhà nớc:

Nghiên cứu thiết kế chế tạo mạch tích hợp thụ động và
tích cực siêu cao tần sử dụng phần mềm thiết kế mạch siêu
cao tần và công nghệ gia công mạch dải.

báo cáo tổng kết chuyên đề
Nghiên cứu thiết kế, chế tạo
các bộ trộn tần

M số: ĐTĐL- 2005/28G
Chủ nhiệm đề tài: TS Nguyễn Thị Ngọc Minh





6715-7
11/01/2007


Hà Nội - 2007
Bản quyền 2007 thuộc Viện Rađa
Đơn xin sao chép toàn bộ hoặc từng phần tài liệu này phải gửi đến Viện trởng Viện Rađa
trừ trờng hợp sử dụng với mục đích nghiên cứu.


Đề tài: ĐTĐL- 2005/28G Nghiên cứu thiết kế chế tạo mạch tích hợp thụ động và tích cực
SCT sử dụng phần mềm thiết kế mạch SCT và công nghệ gia công mạch dải.
Báo cáo khoa học: Nghiên cứu thiết kế, chế tạo các bộ trộn tần

1
mục lục

Chơng I: Tổng quan về các bộ trộn tần 2

1.1. Giới thiệu chung 2
1.2. Cơ sở lý thuyết trộn tần tín hiệu. 3
1.3. Các loại bộ trộn tần phổ biến hiện nay 8
1.3.1. Trộn tần đơn 8
1.3.2. Trộn tần cân bằng đơn. 9
1.3.3. Trộn tần cân bằng kép 11
1.3.4. Trộn tần cân bằng kép 2 lần 14
1.3.5. Trộn tần tích cực trên bán dẫn hiệu ứng trờng FET 16
1.3.5.1 Trộn tần FET kiểu cổng 18
1.3.5.2 Trộn tần FET kiểu máng 18
1.3.5.3 Trộn tần FET kiểu nguồn 18
1.3.5.4 Một số điểm cần lu ý khi thiết kế các bộ trộn tần tích cực trên FET 18
1.3.5.5 Các bộ trộn tần FET đơn 19
1.3.5.6 Các bộ trộn tần cân bằng đơn trên FET 21
1.3.5.7. Các bộ trộn tần cân bằng kép trên FET 23
1.3.5.8. Các bộ trộn tần trên FET có trở kháng 24
Chơng ii: Thiết kế bộ trộn tần cân bằng 27
2. 1. Thiết kế bộ trộn tần 3 GHz cho ra đa 37 27
2.1.1. Giới thiệu chung về đài ra đa 37 27
2.1.2. Tham số kỹ thuật chính của ra đa 37 27
2.1.3. Cơ sở thiết kế bộ trộn tần cho ra đa 37 27
2.2. Thiết kế, chế tạo bộ trộn tần cân bằng ở tần số 2.9 GHz 28

2.2.1. Các chỉ tiêu kỹ thuật của bộ trộn tần 28
2.2.2. Lựa chọn kiểu loại vật liệu mạch in 28
2.2.3. Thiết kế vòng gép lai Rat-race 29
Kết luận 31
Tài liệu tham khảo 32





Đề tài: ĐTĐL- 2005/28G Nghiên cứu thiết kế chế tạo mạch tích hợp thụ động và tích cực
SCT sử dụng phần mềm thiết kế mạch SCT và công nghệ gia công mạch dải.
Báo cáo khoa học: Nghiên cứu thiết kế, chế tạo các bộ trộn tần




2
chơng i

Tổng quan về các bộ trộn tần

1.1. Giới thiệu chung
Ngay từ khi xuất hiện các hệ thống thu phát vô tuyến, các bộ tách sóng
tinh thể và các bộ trộn tần đã đóng 1 vai trò hết sức quan trọng. Đầu thế kỷ 20,
các bộ tách sóng tinh thể đã xuất hiện tuy còn thô sơ và còn đợc phải hiệu
chỉnh thờng xuyên theo 1 chu kỳ nhất định để nó giữ đợc chức năng của mình.
Cùng với sự ra đời của bóng ba cực, độ nhạy của máy thu vô tuyến cũng
đợc cải thiện đáng kể nhờ có thêm các bộ khuếch đại lắp trớc và sau các bộ
tách sóng. Song thời điểm mà chất lợng của máy thu vô tuyến đạt đợc bớc

nhảy vọt phải nói đến thời điểm kể từ khi Edwin Armstrong phát minh ra máy
thu siêu ngoại sai. Armstrong cũng là ngời đầu tiên đa vào sử dụng bộ trộn tần
trên đèn điện tử nhằm đa tần số của tín hiệu đầu vào máy thu về tần số trung tần
(IF) và ở tần số này, tín hiệu đợc khuếch đại và tách sóng với độ chọn lọc tốt
nhất. Cho tới tận ngày nay, máy thu siêu ngoại sai, do cấu trúc tối u của mình,
vẫn đợc ứng dụng trong hầu hết các hệ thống thu vô tuyến.
Quá trình phát triển của các bộ trộn tần tín hiệu đợc bắt đầu từ khi chiến
tranh thế giới lần thứ II, khi ra đa quân sự xuất hiện và tỏ rõ vai trò của nó. Vào
thời điểm đầu của cuộc chiến tranh này, ngời ta sử dụng các bộ trộn tần điốt
đơn, tuy nhiên hệ số tạp của bộ trộn này tỏ ra rất kém, chỉ tới cuối những năm
1950, ngời ta đã có thể đạt đợc hệ số tạp của cả hệ thống là 7 dB. Còn ngày
nay, chúng ta đã có thể thiết kế, chế tạo đợc các bộ trộn tần đơn có hệ số tạp là
7 dB ở dải tần 200 GHz. Tuy nhiên, vấn đê độ nhạy và dải động của máy thu vẫn
phụ thuộc rất lớn vào các bộ trộn tần, đặc biệt là ở dải sóng cao tần và dải sóng
milimet. ở dải dới 100GHz, chúng ta sử dụng các bộ khuếch đại tạp thấp trên
cơ sở các bán dẫn GaAsFET để cải thiện hệ số tạp của hệ thống, song ở dải tần
số trên 100GHz, ta chỉ có thể sử dụng điốt nh một khuếch đại biến đổi tần số
tạp thấp mà thôi.

Đề tài: ĐTĐL- 2005/28G Nghiên cứu thiết kế chế tạo mạch tích hợp thụ động và tích cực
SCT sử dụng phần mềm thiết kế mạch SCT và công nghệ gia công mạch dải.
Báo cáo khoa học: Nghiên cứu thiết kế, chế tạo các bộ trộn tần




3
1.2. Cơ sở lý thuyết trộn tần tín hiệu.
Tiếp giáp đơn kim loại bán dẫn lần đầu tiên đợc Braun phát minh vào
năm 1874, trong phát minh này, ông mô tả trở kháng phi tuyến là 1 hàm của điện

áp, phát minh này của Braun làm cho lớp tiếp giáp bán dẫn trở nên đóng vai trò
hết sức quan trọng trong các ứng dụng trộn tần.
Trên thực tế hiện nay, các điốt trộn tần thờng có chất bán dẫn là các chất
Si (silicon) hoặc GaAs (gallium arsenide) còn chất kim loại thờng là Cu (đồng),
Pt (platinum), Ag (silver), Al (nhôm), Ti (titanium) và Au (vàng). Do vật liệu
dạng n GaAs có tính hoạt động cao hơn nhiều lần so với dạng vật liệu p cho nên
cấu trúc dạng n sử dụng Pt, Au, Ti đợc sử dụng rất rộng rãi.
Hiện nay có rất nhiều mô hình giải thích nguyên lý làm việc của tiếp giáp
kim loại bán dẫn, song mô hình đầu tiên do W. Schottky phát minh vẫn đợc
chọn để giải thích nguyên lý làm việc của đi ốt. Nh đã nói ở trên, điốt làm việc
dựa trên cơ sở sự chuyển dời của các hạt mang điện tích từ chất bán dẫn (catốt)
sang vùng kim loại (anốt), ta có thể mô tả riêng rẽ hoạt động của kim loại và
bán dẫn sau đó, kết hợp 2 quá trình này để mô tả nguyên lý làm việc của điốt có
lớp tiếp giáp kim loại bán dẫn.
Hình 1.1 mô tả các mức năng lợng cho cả 2 trờng hợp kim loại đợc
cách ly và bán dẫn đợc cách ly. Từ lý thuyết điện tử gas đối với kim loại, chúng
ta biết rằng năng lợng trung bình để dịch chuyển các electron từ mức Phecmi
vad đa chúng vào điểm nghỉ trong vùng trống là e. Phụ thuộc vào sự phân bố
và kiểu bề mặt của bán dẫn có thể tồn tại quá trình tích điện chủ động hoặc thụ
động trên bề mặt của bán dẫn. Năng lợng cần thiết để dịch chuyển các electron
từ dải dẫn về vùng trống là e

, trong đó là lực hấp dẫn của các điện tử và đây
là hằng số của mỗi chất riêng biệt.
Chúng ta sẽ xác định đợc rất nhiều các tham số của lớp tiếp giáp qua việc
giải phơng trình Possion cho lớp tiếp giáp và vùng trống. Để bắt đầu, chúng ta
giả sử rằng mật độ của điện tích trong vùng trống có thể đợc tính gần đúng qua
công thức: = eN
d
đối với x = 0 đến x =

0
, trong đó N
d
là mật độ cho. Trờng
điện khi đó đợc mô tả nh sau:
Đề tài: ĐTĐL- 2005/28G Nghiên cứu thiết kế chế tạo mạch tích hợp thụ động và tích cực
SCT sử dụng phần mềm thiết kế mạch SCT và công nghệ gia công mạch dải.
Báo cáo khoa học: Nghiên cứu thiết kế, chế tạo các bộ trộn tần




4

()
[]
x
eN
xE
s
d

=
0


(1)
Ngoài ra, ta có thể xác định điện áp đi qua lớp tiếp giáp bằng cách lấy tích
phân trờng điện với các điều kiện biên tại x = 0. Tại điểm đó, chúng ta biết rằng
điện áp dần trở về

bi
(trong đó
s
d
bi
eN



2
2
0
=
(2) ) và đợc mô tả qua công thức
sau đây:

() ()
[]
ms
s
d

xx
eN
xV











=
2
0
5,0
(3)
Vùng chân không (năng lợng của các điện tử tự do)
e
s
e
m
e




Khoảng cách qua Khoảng cách qua

kim loại bán dẫn
a) b) c)
Hình 1.1. Mức năng lợng đối với kim loại và bán dẫn: a) Kim loại đợc cách
ly; b) Bán dẫn đợc cách ly; c) Kim loại và bán dẫn đợc tiếp xúc với nhau.
Khi cho điện áp V tác động vào điốt (nh trên hình 2), công thức 2 khi đó
chỉ có ý nghĩa khi thay

bi
bởi

bi
V và
0
đợc thay bởi . Lúc này độ rộng
của vùng trống sẽ là 1 hàm của điện áp. Các tính chất dẫn của điốt khi đó có thể
đợc mô tả trên hình 1.2.


Đề tài: ĐTĐL- 2005/28G Nghiên cứu thiết kế chế tạo mạch tích hợp thụ động và tích cực
SCT sử dụng phần mềm thiết kế mạch SCT và công nghệ gia công mạch dải.
Báo cáo khoa học: Nghiên cứu thiết kế, chế tạo các bộ trộn tần




5
e(-V)
e W
c

W
c1

e(-V)


a) b) c)
Hình 1.2. Đồ thị năng lợng của barrier rào chắn Schottky nh 1 hàm của thiên
áp; a) Thiên áp 0; b) Thiên áp ngợc và c) Thiên áp thuận.
Điện dung của điốt cũng là 1 hàm của điện áp và có thể sử dụng mối quan
hệ sau đây để xác định:

2
1
)(2









=
d
sbi
eN
V

(4)
Và Q = Điện tích lớp tiếp giáp =
()
[]
2
1
2
sdbi
eNV


(5)
Từ đây, chúng ta có thể xác đợc điện dung C:

2
1
0
1
)(







=
bi
j

V
C
VC

(6)
Trong đó C
j0
là điện dung khi có thiên áp 0.

Đã có nhiều lý thuyết và các công trình nghiên cứu khoa học công bố về
mối quan hệ giữa điện áp và dòng điện của điốt bán dẫn kim loại. Chúng ta sẽ
xem xét 1 mô hình do Bethe đa ra. Giả sử rằng vùng trống của lớp tiếp giáp là
nhỏ và các điện tử không bị va chạm khi đi ngang qua lớp tiếp giáp. Mô hình của
Bethe khi đó cho ta mối quân hêh giữa điện áp và dòng điện của điốt nh sau:

()













= 1

0
kT
eV
epxIVI
(7)
Đề tài: ĐTĐL- 2005/28G Nghiên cứu thiết kế chế tạo mạch tích hợp thụ động và tích cực
SCT sử dụng phần mềm thiết kế mạch SCT và công nghệ gia công mạch dải.
Báo cáo khoa học: Nghiên cứu thiết kế, chế tạo các bộ trộn tần




6
Trong đó k là hằng số Boltzmann (1,37 x 10
-23
J/K), T là nhiệt độ tuyệt đối
và V là thiên áp cấp cho đi ốt. Tuy nhiên để tính đặc tuyến không lý tởng cho 1
điốt bình thờng, biểu thức (7) khi đó có thể có thêm hệ số n và trở thành:

()

= 1
0
nkT
eV
epxIVI
(8)
Trong đó n là hệ số đồng nhất , n có giá trị từ 1,05 đến 1,4, hệ số này đôi
khi còn đợc gọi là hệ số lý tởng của đi ốt.
Có rất nhiều lý do để có thể giải thích trên thực tế tại sao các điốt lại
không tuân theo phơng trình của 1 điốt lý tởng, đó là các yếu tố sản xuất và
các yếu tố khác không có trong mô hình của 1 điốt đơn giản. Các yếu tố đó là:
Trở kháng nối tiếp, bề mặt không hoàn hảo, hiệu ứng biên và hiệu ứng đờng
hầm. Yếu tố quan trọng nhất trong các yếu tố này có ảnh hởng đến tham số
của bộ trộn là trở kháng nối tiếp.
Rất không may là các yêu cầu trong quá trình chế tạo điốt rào chắn
Schottky lại mâu thuẫn với các yêu cầu về trở kháng nối tiếp phải nhỏ, đây là 1
yêu cầu hết sức quan trọng và có ảnh hởng lớn tới tham số của bộ trộn
Hình 1.3 mô tả 1 bộ trộn tần điển hình. Bộ trộn này có thể làm việc ở 2
chế độ: Biến đổi tần lên (trộn lên) hoặc biến đổi tần xuống (trộn xuống). Tín
hiệu RF với tần số mang
s
và hàm điều chế M(t), cùng với tín hiệu của dao
động tại chỗ (LO hoặc bơm điện tích) là tín hiệu sin có tần số
p
. Trên cơ sở
lợng giác, chúng ta biết rằng tổng của 2 tín hiệu sẽ là tín hiệu có tần số hoặc là
tổng hoặc là tích các tần số.

Ví dụ, mối quan hệ giữa dòng điện và điện áp đối của điốt có thể đợc mô
tả dới dạng sau:
I = a
o
+ a
1
V + a
2
V
2
+ a
3
V
3
+
ở đây: V là giá trị điện áp tổng của 2 tín hiệu đầu vào còn I là giá trị dòng điện
tổng. Nếu tín hiệu RF về thực chất nhỏ hơn tín hiệu LO và không tính đến quy
luật điều chế, tần số hợp thành của dòng I sẽ là:

d
= n
p
6
s

Đề tài: ĐTĐL- 2005/28G Nghiên cứu thiết kế chế tạo mạch tích hợp thụ động và tích cực
SCT sử dụng phần mềm thiết kế mạch SCT và công nghệ gia công mạch dải.
Báo cáo khoa học: Nghiên cứu thiết kế, chế tạo các bộ trộn tần

7


Hình 1.3. Mô hình bộ trộn tần lý tởng có cả 2 tính năng trộn lên và trộn xuống
Nh đã nói ở trên, thành phần tần số mong muốn thờng là tần số hiệu:

p
-
s
, song đôi khi ta lại muốn lấy tần số tổng :
p
+
s
, đây là tần số mong
muốn khi ta xây dựng các bộ biến đổi tần số lên (trộn tần lên).
Theo tính chất tuyến tính hoặc theo phần tử chuyển mạch sử dụng trong
mạch, các bộ trộn tần đợc chia ra làm nhiều loại khác nhau: Trộn tần đơn, trộn
tần cân bằng đơn, trộn tần cân bằng kép. Phụ thuộc vào lĩnh vực ứng dụng, các
đặc điểm chế tạo, mỗi một loại trộn tần có những u điểm và nhợc điểm khác
nhau. Trên hình 1.2a là sơ đồ đơn giản nhất của 1 bộ trộn tần: Sơ đồ gồm 1 điốt
và 1 mạch lọc. Trong sơ đồ này ta không thấy rõ ràng về phân cách các tín hiệu
nh RF, tín hiệu của LO và tín hiệu trung tần IF, song thực chất mạch lọc đã
thực hiện nhiệm vụ này đó là cách ly ở một mức cần thiếtt các tín hiệu kể trên.
Ngoài ra, về cấu trúc, trộn tần đơn có nhiều u điểm so với các loại bộ trộn khác
bởi tính đơn giản của nó. Các yêu cầu về tín hiệu của dao động tại chỗ cũng ở
mức thấp nhất do chỉ sử dụng 1 điốt và thiên áp 1 chiều cũng có thể dễ dàng sử
dụng để giảm thiểu các yêu cầu khác.
Tuy nhiên, sơ đồ này cũng có nhiều hạn chế: Độ nhạy kém, không khử đợc

tạp nhiễu, không chịu đợc tín hiệu có công suất lớn và điểm cuối cùng đó là dải
thông hẹp.

Sum Filter: 1/2A(t)cos(
s
+
p
)t
hoặc
Diffrence Filter: 1/2A(t)cos(

s
-
p
)t

RF


A(t)cos(
t)
LO
Cos(
p
t)
Đề tài: ĐTĐL- 2005/28G Nghiên cứu thiết kế chế tạo mạch tích hợp thụ động và tích cực
SCT sử dụng phần mềm thiết kế mạch SCT và công nghệ gia công mạch dải.
Báo cáo khoa học: Nghiên cứu thiết kế, chế tạo các bộ trộn tần

8
1.3. Các loại bộ trộn tần phổ biến hiện nay.
Hiện nay, trên thực tế đang phổ biến rộng rãi các loại trộn tần sau: Trộn
tần đơn, trộn tần cân bằng đơn, trộn tần cân bằng, trộn tần cân bằng kép và trộn
tần kép 2 lần, ngoài ra, trong 1 số ứng dụng đặc biệt còn có các loại trộn tần tích
cự trên bán dẫn hiệu ứng trờng FET (Field Effect Transistors)
1.3.1. Trộn tần đơn
Do yêu cầu về độ rộng dải và dải động lớn ở các dải tần số trên 20 GHz,
ngày nay trộn tần đơn ít đợc sử dụng trong thực tế hơn so với thời điểm chiến
tranh thế giới lần thứ II.
Tuy nhiên, trộn tần đơn vẫn đợc sử dụng rộng rãi trong dải sóng mm.
Qúa trình thiết kế 1 bộ trộn tần cân bằng đơn hoàn toàn tơng tự nh khi
ta thiết kế 1 mạng 4 cực. Đối với bộ trộn tần cân bằng đơn, yêu cầu chính, hay
nói cách khác chức năng chính của mạng là 1 công cụ biến đổi tần số, còn phối
hợp trở kháng chỉ là chức năng thứ 2.
Tuy nhiên, trớc khi thiết kế mạng, trở kháng trong mạng do diode gây ra
phải đợc xác định trớc để làm cơ sở cho quá trình thiết kế mạng.
Hình 1.4 mô tả sơ đồ bộ trộn tần cân bằng đơn, đây là sơ đồ thờng đợc
ứng dụng nhiều trong thực tế. Đây là loại trộn tần đơn giản nhất do nó chỉ sử
dụng 1 diode. Trên hình 1.4 các cổng L, R và I về điện là hoàn toàn tơng tự
nhau, tuy nhiên có 1 điểm cần lu ý là giữa các cổng này có các bộ lọc nhằm
đảm bảo sự cách ly giữa các cổng này với nhau. Dải thông của các bộ lọc phải
đủ lớn nếu có yêu cầu cao về sự phân cách giữa các cổng.



Hình 1.4. Mô hình đơn giản của 1 bộ trộn tần cân bằng đơn
L: Tín hiệu dao động ngoại sai

R: Tín hiệu vô tuyến
I: Tín hiệu trung tần
Đề tài: ĐTĐL- 2005/28G Nghiên cứu thiết kế chế tạo mạch tích hợp thụ động và tích cực
SCT sử dụng phần mềm thiết kế mạch SCT và công nghệ gia công mạch dải.
Báo cáo khoa học: Nghiên cứu thiết kế, chế tạo các bộ trộn tần




9
BPF: Mạch lọc dải thông
LPF: Mạch lọc thông thấp
Trộn tần đơn có thể làm việc đợc với mức công suất rất thấp của LO do
trong sơ đồ của bộ trộn này chỉ sử dụng duy nhất 1 đi ốt. Tuy nhiên, mức công
suất thấp của LO cũng đồng nghĩa với dải động của bộ trộn này thấp, do điểm
nén 1 bB thờng trên đỉnh dải động thờng chỉ ở mức 5 đến 10 dB, dới mức
công suất của LO. Tất nhiên, nếu cần dải động lớn hơn, ta có thể mắc nối tiếp
thêm 1 hoặc vài điốt vào sơ đồ để mạch có thể chịu đợc mức công suất lớn hơn.
Một giải pháp khác để tăng mức chịu đựng công suất LO của đi ốt, ta có thể cấp
thiện áp cho đi ốt. Nếu hệ thống vô tuyến có dải hẹp và không yêu cầu cao về
dải động cũng nh độ phân cách, thì mô hình trộn đơn sẽ là một lựa chọn tốt cho
hệ thống do các u điểm đã kể ở trên và còn do giá thành của nó cũng không đắt
lắm.
1.3.2. Trộn tần cân bằng đơn.
Hình 1.5 mô tả bộ trộn tần cân bằng đơn đợc cấu tạo từ 2 bộ trộn đơn và
trên hình 1.6 là 2 mô hình của bộ trộn tần cân bằng đơn đợc sử dụng trong thực
tế. Balun cổng L làm cân bằng đi ốt, làm chúng tiếp giáp với đầu vào không cân
bằng của LO. Đặc tính quan trọng nhất của balun là chúng giữ đợc góc pha so
với đất, 90
0

tại B, -90
0
tại D và 0
0
tại C (nếu nó có cuộn dây giữa). Khi các
góc pha đó đợc duy trì, balun khi đó đợc coi là cân bằng tốt. Ngoài ra, tổn hao
chèn, tỉ số trở kháng đầu ra - đầu vào cũng là các tham số quan trọng của 1
balun.


Hình 1.5. Mô hình bộ trộn tần cân bằng đơn có cấu tạo từ 2 bộ trộn đơn
Đề tài: ĐTĐL- 2005/28G Nghiên cứu thiết kế chế tạo mạch tích hợp thụ động và tích cực
SCT sử dụng phần mềm thiết kế mạch SCT và công nghệ gia công mạch dải.
Báo cáo khoa học: Nghiên cứu thiết kế, chế tạo các bộ trộn tần




10
Các bộ trộn cân bằng đơn có độ phân cách tốt giữa các cổng L-I và L-R
nhờ sợ cân bằng của balun và phối hợp của đi ốt. Trên thực tế, balun không hoàn
toàn cân bằng cũng nh các điốt không hoàn toàn phối hợp, do đó cần thiết phải
có các bộ lọc tại các cổng R và I.
Dòng RF trên hình 1.4 đi từ catốt tới anốt của D2. Đi ốt đợc cấp thiên áp
ngợc có thể đợc coi nh 1 chuyển mạch có thể ở 2 trạng thái: Đóng hoặc mở.
Nếu nó là chuyển mạch đóng thì nó cho phép dòng điện đi theo cả 2 hớng. Nếu
dòng RF qua D2 nhỏ hơn nhiều so với dòng LO đặt thiên áp trên nó, D2 sẽ là
chuyển mạch đóng đối với dòng RF. Dòng điện của tín hiệu nhỏ RF sẽ chặn
phần lớn dòng của LO, dịch chuyển điểm làm việc trung bình của D2 ở mức điện
áp thấp hơn. Tơng tự nh vậy, dòng Rf đi qua D1 sẽ đợc cộng với dòng của

LO, dẫn đến điểm làm việc trung bình của D1 ở mức điện áp cao hơn. Điều này
đợc mô tả trên hình 1.7. Nếu biên độ của RF và LO chênh lệch nhau dới 10
dB, tín hiệu RF sẽ làm 1 điốt hoàn toàn không có thiên áp và ngợc lại ở điốt
kia, có thiên áp, điều này dẫn đến quá trình trộn bị mất cân bằng, làm giảm độ
phân cách giữa các cổng.

(A) (B)
Hình 1.6. Mô hình của bộ trộn cân bằng đơn.

(A) (B)
Hình 1.7. Điểm làm việc trung bình của D1 (A) thấp hơn so với điểm làm việc
trung bình của D2 (B)
Đề tài: ĐTĐL- 2005/28G Nghiên cứu thiết kế chế tạo mạch tích hợp thụ động và tích cực
SCT sử dụng phần mềm thiết kế mạch SCT và công nghệ gia công mạch dải.
Báo cáo khoa học: Nghiên cứu thiết kế, chế tạo các bộ trộn tần




11

Tổn hao biến đổi lúc này cũng tăng lên do dòng IF và dòng RF có trở
kháng thời gian trung bình cao hơn vì điốt luôn trong trạng thái đợc cấp thiên
áp và không đợc cấp thiên áp.
Bên cạnh có độ phân cách giữa các cổng L-R, L-I tốt hơn, các bộ trộn cân
bằng đơn cũng có hệ số nén IM tốt hơn so với các bộ trộn cân bằng đơn. Ngoài
các hài IM, các hài của RF xuất hiện tại cổng I cũng bị khử do tính cân bằng của
mạch và sự phối hợp của các đi ốt. Do bộ trộn cân bằng đơn có số lợng điốt gấp
2 lần so với bộ trộn đơn do vậy nó cũng đòi hỏi mức công suất của LO cao hơn.
Với số lợng điốt lớn hơn, bộ trộn cân bằng đơn khử đợc các hài IM và có độ

phân cách giữa các cổng tốt hơn so với bộ trộn đơn ở cùng 1 mức công suất RF
đầu vào do điện áp RF đợc phân tán trên 2 điốt so với 1 điốt trên bộ trộn tần
đơn.
Nếu hệ thống yêu cầu phải nén đợc hài IM, độ phân cách giữa các cổng
L-R, L-I cao trong suốt dải thông, nếu việc lắp thêm các bộ lọc vào mạch trộn
đơn giản, giá thành của các điốt không đắt lắm thì bộ trộn cân bằng đơn là lựa
chọn tốt hơn rất nhiều so với bộ trộn đơn.
1.3.3. Trộn tần cân bằng kép.
Trên hình 1.8 và 1.9 là 2 bộ trộn cân bằng kép đợc hình thành từ việc kết
hợp 2 bộ trộn tần cân bằng đơn theo dạng vòng và theo dạng hình sao. Về hiệu
quả, bộ trộn cân bằng kép tỏ ra tốt hơn so với bộ trộn tần cân bằng đơn do nó sử
dụng tới 2 balun. Độ phân cách giữa các cổng L-R, L-I trong các bộ trộn tần cân
bằng kép đạt đợc giá trị theo yêu cầu cũng nh trong bộ trọn tần cân bằng đơn,
ngoài ra balun cổng R làm cho điện áp của LO tại cổng R cân bằng với sai lệch
điện áp tại các điểm J
1
và J
2
trên hình 1.8.
Về lý tởng, các tín hiệu điện áp nhỏ do Lo tạo ra sẽ bằng 0 do có dây dất
ảo, tuy nhiên, trên thực tế, cân bằng tron balun và phối hợp của các điốt không
hoàn toàn lý tởng nh ta mong muốn. Các tín hiệu điện áp nhỏ khác của LO
xuất hiện tại cổng I chính là tổng các tín hiệu điện áp tại các điểm J
1
và J
2
.
Đề tài: ĐTĐL- 2005/28G Nghiên cứu thiết kế chế tạo mạch tích hợp thụ động và tích cực
SCT sử dụng phần mềm thiết kế mạch SCT và công nghệ gia công mạch dải.
Báo cáo khoa học: Nghiên cứu thiết kế, chế tạo các bộ trộn tần

12
Cổng I có thể đặt tại điểm quay vòng dòng điện của balun cổng L thay
cho đặt tại balun cổng R (trên hình 1.6), tuy nhiên điều này sẽ làm cho độ phân
cách giữa cổng L-I bị thay đổi. Sự phối hợp của điốt trong trờng hợp này cũng
không làm cho phân cách giữa các cổng L-I tốt hơn lên; Cổng L lúc này sẽ
không còn đợc cân bằng tốt do tổn hao của nó so với đất; ngoài ra khi đó, cổng
I cũng dễ dàng nhận đợc các điện áp tán xạ của LO nếu các cổng nầy đặt quá
gần nhau .

Hình 1.8. Hai phiên bản bộ trộn cân bằng kép (B) và (C) hình thành từ (A)
do kết hợp 2 bộ trộn tần cân bằng đơn trên hình 1.6(B).
Độ phân cách giữa R-I trong các bộ trộn tần cân bằng kép do balun của
cổng R thực hiện. Trong cả 2 dạng vòng và hình sao của các bộ trộn tần cân
bằng kép, cổng I luôn là đất ảo so với cổng tín hiệu đầu vào RF. Hiệu ứng đa
điện áp về 0 trong dạng vòng phụ thuộc chủ yếu vào mức cân bằng của balun
cổng R, trong khi đó trong mạch hình sao, nó còn phụ thuộc vào phối hợp giữa
các điốt nếu cổng I là điểm nối của 4 đii ốt ( nh trên hình 1.9) và không phải là
cuộn giữa balun của cổng R.
Đề tài: ĐTĐL- 2005/28G Nghiên cứu thiết kế chế tạo mạch tích hợp thụ động và tích cực
SCT sử dụng phần mềm thiết kế mạch SCT và công nghệ gia công mạch dải.
Báo cáo khoa học: Nghiên cứu thiết kế, chế tạo các bộ trộn tần




13

Hình 1.9. Bộ trộn cân bằng kép hình sao (B) đợc tạo ra từ (B) do kết hợp 2 bộ
trộn cân bằng đơn trên hình 6(A).
Về lý thuyết, các bộ trộn tần cân bằng kép chỉ tạo ra 1/4 các hài IM, các
hài này chứa các hài lẻ f
R
và f
L
, các hài IM khác sẽ bị khử hết, mức độ khử các
hài IM này phụ thuộc vào độ cân bằng của balun và sự phối hợp của đi ốt.
Mức công suất của LO trong các bộ trộn tần cân bằng kép luôn cao hơn 3
dB so với các bộ trộn tần cân bằng đơn do các bộ trộn tần cân bằng kép sử dụng
số lợng điốt nhiều gấp 2 lần so với các bộ trộn tần cân đơn. Điểm nén 1-dB của
các bộ trộn tần cân bằng kép luôn cao hơn so với điểm nén 1-dB của các bộ trộn
tần cân bằng đơn, dẫn đến dải động và hệ số khử các hài IM của các bộ trộn tần
cân bằng kép luôn cao hơn so với các bộ trộn tần cân bằng đơn.
Các bộ trộn tần cân bằng dạng vòng sử dụng công nghệ điện môi mềm
(PTFE) (ngợc với nó là công nghệ film mỏng) đang ngày càng trở nên ứng
dụng rộng rãi hơn so với dạng các bộ trộn tần hình sao sử dụng công nghệ đó, do
công nghệ điện môi mềm là sử dụng vòng đi ốt, trong vòng này có 4 điốt rào
chắn Schottky đợc sắp xếp theo 1 vòng, vòng điốt này có 4 chân, mỗi chân
đợc gắn với điểm nối giữa 2 đi ốt. Còn các bộ trộn tần ccan bằng kép hình sao
sử dụng các vòng điốt có 2 cầu, song chỉ sử dụng 1/2 số điốt trong các cầu này,
đây rõ ràng là điểm kém hiệu quả so với các bộ trộn tần dạng vòng. Các vòng
Đề tài: ĐTĐL- 2005/28G Nghiên cứu thiết kế chế tạo mạch tích hợp thụ động và tích cực
SCT sử dụng phần mềm thiết kế mạch SCT và công nghệ gia công mạch dải.
Báo cáo khoa học: Nghiên cứu thiết kế, chế tạo các bộ trộn tần

14
điốt có kích thớc hết sức nhỏ, trên thực tế chúng chỉ có diện tích từ 0,100 đến
0,045 inch vuông mà thôi. Các cầu điốt đợc đóng gói bằng thuỷ tinh bởi các
đại lợng ký sinh sẽ hạn chế dải tần làm việc của điốt tới 5 GHz, trong khi đó
các cầu vòng điốt có khả năng làm việc ở dải tần đến trên 26 GHz và cao hơn
nữa. Các cầu điốt rào chắn Schottky không có nhiều ký sinh nh các cầu điốt bọc
thuỷ tinh.
Đối với nhiều ứng dụng, các bộ trộn tần cân bằng (đã là các chuẩn công
nghiệp) thờng đợc sử dụng rộng rãi hơn so với các bộ trộn tần cân bằng đơn và
các bộ trộn đơn. Tuy nhiên, kiến thức và hiểu biết về các bộ trộn cân bằng đơn,
các bộ trộn đơn cũng hết sức quan trọng vì các bộ trộn này là cơ sở và nền tảng
để xây dựng nên các bộ trộn tần cân bằng kép. Ưu điểm của các bộ trộn tần cân
bằng kép so với các bộ trộn cân bằng đơn và các bộ trộn đơn là chúng có hệ số
nén IM, dải động tốt hơn, ngoài ra còn phải kể đến các tham số khác nh:
VSWR, tổn hao biến đổi và hệ số tạp thấp.
Dòng phản hồi trong các bộ trộn tần cân bằng luôn tồn tại do điốt có điện
cảm thời gian trung bình, dòng phản hồi này chủ yếu do LO gây ra, song trong
nhiều trờng hợp, RF cũng là tác nhân gây ra dòng này, nếu mức công suất của
RF gần với mức công suất của LO. Dòng RF của bộ trộn trên sơ đồ hình 6 đợc
phân chia nh sau: Một nửa đi qua D2 và D3 và một nửa đi qua D1 và D4. Dòng
IF sau khi dời các điểm J
3
và J
4
quay trở về đất hoặc là qua cuộn giữa balun cổng
L xuống đất nh trên hình 1.6 (B) hoặc qua đờng truyền 1/4 bớc sóng nh trên
hình 1.8 (C).
1.3.4. Trộn tần cân bằng kép 2 lần.
Sơ đồ của bộ trộn tần cân bằng kép 2 lần (còn đợc gọi là trộn tần cân

bằng 3 lần) đợc mô tả trên hình 1.10.

Đề tài: ĐTĐL- 2005/28G Nghiên cứu thiết kế chế tạo mạch tích hợp thụ động và tích cực
SCT sử dụng phần mềm thiết kế mạch SCT và công nghệ gia công mạch dải.
Báo cáo khoa học: Nghiên cứu thiết kế, chế tạo các bộ trộn tần




15

Hình 1.10. Các bộ trộn tần cân bằng kép 2 lần đợc hình thành từ 2 bộ trộn tần
cân bằng kiểu vòng (A) và 2 bộ trộn tần cân bằng hình sao (B). (A) và (B) là 2 sơ
đồ tơng đơng nhau.
Trộn tần cân bằng kép 2 lần là loại trộn tần có cổng I cân bằng, bộ trộn
này không đòi hỏi dòng phản hồi xuống đất qua vỏ, điều này làm giảm hiệu ứng
tổn hao qua vỏ.
Một cách tổng quát, bộ trộn cân bằng kép 2 lần có các tham số tốt hơn hẳn
các bộ trộn trớc đó vì cả 3 cổng của nó là cổng I, cổng R và cổng L đều đợc
cân bằng nh trên hình 1.10.
Đề tài: ĐTĐL- 2005/28G Nghiên cứu thiết kế chế tạo mạch tích hợp thụ động và tích cực
SCT sử dụng phần mềm thiết kế mạch SCT và công nghệ gia công mạch dải.
Báo cáo khoa học: Nghiên cứu thiết kế, chế tạo các bộ trộn tần




16
Do các bộ trộn tần cân bằng kép 2 lần có số lợng điốt gấp đôi so với các
bộ trộn tần cân bằng kép, vì vậy chúng cũng đòi hỏi công suất của LO nhiều hơn

và điện áp RF cũng phân bố trên nhiều điốt hơn so với trên các bộ trộn tần cân
bằng kép. Các yếu tố này làm tăng dải động và hệ số triệt các hài IM. Một số bộ
trộn cân bằng 2 lần sử dụng các điốt Schottky-rào chắn trung bình, chúng đòi hỏi
mức công suất của LO từ +10 dBm đến +13 dBm, tuy nhiên một số bộ trộn cân
bằng 2 lần khác lại đòi hỏi mức công suất của LO rất cao đến +24 dBm cho phép
các bộ trộn loại này có dải động rất lớn và làm việc rất tốt nh 1 bộ biến đổi tần
lên do bộ trộn có thể lấy đợc nhiều năng lợng đầu vào trớc khi nén. Điều này
rất quan trọng bởi khuếch đại tín hiệu ở tần số thấp đỡ tốn kém hơn rất nhiều so
với khuếch đại tín hiệu ở tần số cao.
Hình 1.10 là các bộ trộn tần cân bằng kép 2 lần đợc hình thành từ các bộ
trộn tần hình sao và dạng vòng.
So với các bộ trộn tần cân bằng kép, ngoài các u điểm là có dải động, hệ
số nén hài IM, độ phân cách giữa các cổng và dải thông lớn hơn, bộ trộn tần cân
bằng kép 2 lần cũng có những điểm hạn chế, ví dụ: Chúng đòi hỏi mức công suất
của LO cao hơn, giá thành của chúng đơng nhiên là cao hơn so với các bộ trộn
tần cân bằng kép do chúng sử dụng số lợng điốt lớn gấp đôi và điều cuối cùng
là bài toán phối hợp 8 điốt với nhau so với 4 đii ốt của bộ trộn tần cân bằng kép.
Việc lựa chọn các cổng phần lớn đựa trên các yêu cầu về tàn số f
I
, f
R
và f
L
. Nhìn
chung, việc lựa chọn các cổng tốt sẽ tối u hoá các tham số của hệ thống. Điều
này giải thích tại sao đối với 1 bộ trộn tần đã định trớc sẵn các cổng I, L và R
tham số của hệ thống sẽ tốt hơn nếu ta thay đổi vị trí cổng R và L với nhau. Tuy
nhiên cũng cần hết sức lu ý khi thay đổi các cổng R và L cho nhau bởi độ phân
cách giữa các cổng L-I bao giờ cũng tốt hơn độ phân cách giữa các cổng R-I
trong phần lớn các bộ trộn tần cân bằng kép.

1.3.5. Trộn tần tích cực trên bán dẫn hiệu ứng trờng FET.
FET đợc sử dụng rộng rãi trong các bộ trộn tần MMIC (Monolithic
Microwave Intergrated Circuits), nh nhiều mạch cao tần khác đợc đúc kín dựa
trên cấu trúc của MESFET. Ngày nay, nhiều công nghệ hiện đại đợc ứng dụng
Đề tài: ĐTĐL- 2005/28G Nghiên cứu thiết kế chế tạo mạch tích hợp thụ động và tích cực
SCT sử dụng phần mềm thiết kế mạch SCT và công nghệ gia công mạch dải.
Báo cáo khoa học: Nghiên cứu thiết kế, chế tạo các bộ trộn tần




17
cho phép chúng ta chế tạo đợc các bộ trộn tần dạng FET trên cùng 1 chíp tích
hợp với các khối, hệ thống cao tần khác nh các bộ khuếch đại cao tần, các bộ
dao động và các bộ chuyển mạch.

D
-
Vg
S
CgdRg
G
HI
Cds
Rs
+
Cgs

Hình 1.11. Các phần tử phi tuyến đặc trng trong các bộ trồn tần tích cực FET
Trộn tần tích cực FET cho phép ta đạt đợc hệ số khuếch đại biến đổi theo

yêu cầu (Ngoài việc bù đợc tổn hao biến đổi, các bộ trộn tần tích cực trên FET
còn có khả năng khuếch đại tín hiệu đầu ra nh 1 bộ khuếch đại). Ngoài ra, các
bộ trộn tần FET không yêu cầu mức công suất của LO cao, chúng có dải động
rộng và có hệ số tạp tốt hơn nhiều so với các bộ trộn tần trên điốt.
Id
drain mixer
source mixer
gate mixer


Vknee Vdd Vds

Hình 1.12. Các đặc tuyến I-Vvà các điểm cấp thiên áp của các bộ trộn FET theo
các kiểu máng, cổng và nguồn.
Công trình nghiên cứu của nhà bác học Fairbun đã chỉ ra quá trình trộn tín
hiệu diễn ra trong FET 1 cổng ở chế độ tích cực. Các quá trình này đợc đặc
trng cho hoạt động của các phần tử phi truyến khác nhau tron các FET tích
cực. Các phần tử phi tuyến đó là: Điện dung giữa cổng nguồn (gate source),
Đề tài: ĐTĐL- 2005/28G Nghiên cứu thiết kế chế tạo mạch tích hợp thụ động và tích cực
SCT sử dụng phần mềm thiết kế mạch SCT và công nghệ gia công mạch dải.
Báo cáo khoa học: Nghiên cứu thiết kế, chế tạo các bộ trộn tần




18
độ hỗ dẫn và điện dẫn của máng (drain). Dựa trên điều kiện cấp thiên áp, mỗi
phần tử sẽ có tác động nhất định đến quá trình trộn tần số.
Dựa trên việc tín hiệu LO sẽ đợc đa vào chân nào của FET, các bộ trộn
tích cực FET đợc phân ra thành các bộ trộn cổng, máng và nguồn. Hình 1.12

mô tả các điểm cấp thiên áp và các đờng đặc tuyến I-V đối với mỗi kiểu loại
trộn tần cổng, máng và nguồn.
1.3.5.1 Trộn tần FET kiểu cổng
Tín hiệu của LO đợc đa vào chân cổng của FET và độ hỗ dẫn là tác
nhân gây ra quá trình trộn tần tín hiệu. Cổng đợc cấp 1 thiên áp rất nhỏ, còn
máng đợc cấp thiên áp V
dd
sao cho có đặc tuyến trộn tốt nhất. Trong các điều
kiện nh này, giá trị của các thành phần phi tuyến khác trong sơ đồ hầu nh
không đổi.
1.3.5.2 Trộn tần FET kiểu máng
Độ phi tuyến tại điểm uốn của các đờng cong I-V đợc ứng dụng cho
quá trình trộn tần. Ngoài ra, 1 thiên áp tối u đợc cấp trên máng nguồn là khi
V
ds
=V
knee
. Tín hiệu Lo trong kiểu bộ trộn này đợc đa vào chân máng và tác
nhân gây ra quá trình trộn tần tín hiệu chính là điện kháng giữa các cực máng
nguồn.
1.3.5.3 Trộn tần FET kiểu nguồn
Trong dạng bộ trộn tần này, FET đợc sử dụng dới dạng máng chung.
FET đợc cấp thiên áp ở điểm giữa của đặc tuyến I-V, còn tín hiệu của LO đợc
đa và cực nguồn để điều chế cả V
gs
lẫn V
ds
. Theo đánh giá các kết quả phân
tích, kiểu trộn này là kiểu trộn phức tạp nhất so với các kiểu trộn khác do các
phần tử phi tuyến khác biến đổi theo thời gian.

1.3.5.4 Một số điểm cần lu ý khi thiết kế các bộ trộn tần tích cực trên FET.
Nhiều kỹ thuật sử dụng khi thiết kế các bộ khuếch đại có thể đợc sử dụng
để thiết kế các loại bộ trộn trên FET. Mục đích của việc thiết kế, chế tạo các bộ
trộn tần trên FET so với các loại trộn tần trên điốt là thu đợc các tham số của
RF ở mức tốt nhất. Trong nhiều máy thu của các hệ thống vô tuyến, điều này đạt
đợc khi có đợc hệ số tạp nhỏ nhất tơng xứng với hệ số khuếch đại biến đổi.
Đề tài: ĐTĐL- 2005/28G Nghiên cứu thiết kế chế tạo mạch tích hợp thụ động và tích cực
SCT sử dụng phần mềm thiết kế mạch SCT và công nghệ gia công mạch dải.
Báo cáo khoa học: Nghiên cứu thiết kế, chế tạo các bộ trộn tần




19
Vấn đề này khác với trong các bộ trộn tần trên điốt khi mà tổn hao biến
đổi luôn là vấn đề đợc quan tâm nhiều.
Ngoài ra, các bộ trộn tần còn phải ổn định trong các điều kiện của cả tín
hiệu lớn lẫn tín hiệu bé, các tham số của bộ trộn không đợc thay đổi theo mức
cộng suất các tín hiệu đầu vào là LO và RF cũng nh dới tác động của nhiệt độ
môi trờng, cũng nh không quá nhạy với nguồn cũng nh trở kháng của tải.
Những đặc điểm trên có thể đạt đợc khi ta sử dụng các bộ trộn tần FET
kiểu cổng: Một trong những phần tử thay đổi theo thời gian là độ hỗ dẫn, đây là
tác nhân chính gây ra quá trình trộn tần tín hiệu, còn các phần tử khác thay đổi ở
mức thấp nhất. Các hiệu ứng thay đổi dung kháng giữa cổng và nguồn cũng nh
điện dẫn của máng phải là nhỏ nhất. Một yêu cầu quan trọng để đạt đợc các
điều kiện đó là FET phải đợc giữ trong vùng dòng bão hoà trong chu kỳ bơm,
nh trên hình 1.10. Quá trình bão hoà hoàn toàn xảy ra khi ta thấy V
ds
(t) không
còn thay đổi nữa và quá trình bão hoà này tốt nhất nếu V

ds
(t) giữ nguyên giá trị
1 chiều của nó. Điều kiện này đạt đợc khi ta ngắn mạch cực máng tại tất cả các
hài của LO. Sau đó dòng cực máng có thể có giá trị cực đại không thể gây ra sự
thay đổi của điện áp cổng máng. Điện áp RF qua điện dung giữa cổng máng
khi đó là nhỏ nhất do đó dòng phản hồi cũng là nhỏ nhất. Ngoài ra, cực cửa cũng
nên ngắn mạch tại tần số IF để tránh sự mất ổn định.
1.3.5.5 Các bộ trộn tần FET đơn
Hình 1.13 mô tả các khối chính của 1 bộ trộn tần FET đơn. Bộ trộn này
làm việc nh 1 bộ trộn cổng. FET đợc cấp 1 thiên áp rất nhỏ còn LO đợc đa
vào cực cổng để điều chế phần tử hỗ dẫn giữa giá trị 0 và giá trị cực đại. Để
chắc chứan rằng hỗ dẫn thay đổi giữa 2 giá trị này, cực máng phải đợc ngắn
mạch đối với LO và tất cả các hài của nó. Tín hiệu RF đợc đơa tới cực cổng để
thay đổi độ hỗ dẫn theo thời gian. Cũng giống nh trong các bộ trộn tần đơn
trên đi ốt, bộ trộn này cũng yêu cầu phải có các bộ lọc diplexer tại các đầu vào
RF và LO nhằm cách ly các cổng này với nhau. Tín hiệu IF đợc lấy ra từ cực
máng. Một mạch ngắn mạch về IF đợc đặt tại cực cổng nhằm tránh cho FET bị
ảnh hởng của bất kỳ một tạp nhiễu IF nào làm cho FET bị mất ổn định trong
Đề tài: ĐTĐL- 2005/28G Nghiên cứu thiết kế chế tạo mạch tích hợp thụ động và tích cực
SCT sử dụng phần mềm thiết kế mạch SCT và công nghệ gia công mạch dải.
Báo cáo khoa học: Nghiên cứu thiết kế, chế tạo các bộ trộn tần




20
quá trình làm việc. Các mạch phối hợp trở kháng đợc sử dụng giữa các cổng
LO/RF, IF và phần tử tích cực. Trở kháng đầu vào và đầu ra của FET là một
hàm của công suất LO, nh 1 điều kiện thiên áp tốt. Chúng có thể đợc sử dụng
nh 1 bộ mô phỏng phi tuyến. Sơ đồ cấu trúc điển hình của các mạch đầu cuối và

các mạch phối hợp trở kháng đợc mô tả trên hình 1.13.

Vg Vd

LO


RF


Hình 1.13. Sơ đồ khối bộ trộn tần đơn trên FET dạng cổng
Đối với FET có 2 cực cổng, 2 tín hiệu LO và RF đợc đa vào riêng rẽ
từng cổng. Điều này tạo điều kiện thuận lợi cho việc đơn giản hoá trong quá
trình thiết kế, cũng nh cho phép ta đặt riêng rẽ các mạch phối hợp trở kháng của
LO và RF. Tuy nhiên, việc phân tích quá trình làm việc của các bộ trộn tần trên
FET có cực cổng thứ 2 tỏ ra rất phức tạp. Một cách tổng quát, FET có 2 cực cổng
có thể đợc coi là 2 FET mắc nối tiếp nh mô tả trên hình 1.14. Thiên áp V
g1
và
V
g2
có thể cấp riêng rẽ cho từng cổng, song điện áp máng nguồn V
d1
và V
d2

phải tơng đơng với điện áp đã cho V
ds
. Hai FET cũng có dòng máng chung.
Đối với điểm làm việc ổn định, 1 FET đợc cấp thiên áp ở chế độ bão hoà, còn

FET kia đợc cấp thiên áp ở vùng tuyến tính. Để quá trình trộn tần đợc hiệu
quả, FET ở vị trí thấp hơn đợc cấp thiên áp ở vùng tuyến tính để nó có thể làm
việc nh 1 bộ trộn dạng máng, còn FET ở trên đợc cấp thiên áp trên vùng bão
hoà để làm việc nh 1 bộ trộn kiểu nguồn. Tín hiệu LO đợc đa vào FET ở vị
trí bên trên để tạo ra các tín hiệu thay đổi theo thời gian G
m
và G
ds
ở FET thấp
hơn. Quá trình trộn tần số đợc thực hiện ở FET bên dới, cực cổng của nó đợc
cấp tín hiệu của RF, còn tín hiệu IF đợc lấy ra từ cực máng. Bằng việc kết hợp 2
LO/RF
diplexer
Mạch
ngắn
mạch LO
Mạch
phối hợp
LO/RF
Mạch
ngắn
mạch IF
Mạch
phối hợp
IF
Đề tài: ĐTĐL- 2005/28G Nghiên cứu thiết kế chế tạo mạch tích hợp thụ động và tích cực
SCT sử dụng phần mềm thiết kế mạch SCT và công nghệ gia công mạch dải.
Báo cáo khoa học: Nghiên cứu thiết kế, chế tạo các bộ trộn tần

21
mạch ngắn mạch IF với mạch phối hợp trở kháng của LO, FET ở vị trí trên có
thể làm việc nh 1 bộ khuếch đại IF có cực cổng chung. Cũng giống nh các bộ
trộn đơn trên đi ốt, mạch phối hợp trở kháng IF đợc sử dụng để đoản mạch đầu
cuối đối với LO và RF.



LO IF
Vds2 +
Vg2- Vds
RF Vds1
Vg1 - -

Hình 1.14. Bộ trộn tần đơn trên FET 2 cực cổng.

1.3.5.6 Các bộ trộn tần cân bằng đơn trên FET
Có thể thiết kế và chế tạo các bộ trộn tần cân bằng đơn trên FET bằng
cách kết hợp song song 2 bộ trộn tần đơn trên FET sử dụng các bộ gép lai
(hybrids) nh mô tả trên hình 1.15. Các điều kiện để có các giá trị về độ phân
cách giữa LO và RF, hệ số khử nhiễu tạp AM của LO hoàn toàn tơng tự nh
trong các bộ trộn tần cân bằng đơn trên đi ốt. Tuy nhiên, các cực của FET không
hoàn toàn tơng tự nh của đi ốt. Ngoài ra, cần phải có 1 bộ gép IF để cộng các
tín hiệu IF tại các cực máng của 2 FET.

LO IF

RF

50 Ohm


Hình 1.15. Bộ trộn cân bằng đơn trên FET sử dụng các bộ gép lai Hybrid
Mạch
phối hợp
LO/RF
Mạch
phối hợp
IF
Mạch
phối hợp
LO/RF

90
o
or 180
o

Hybrid

180
o

Hybrid
Đề tài: ĐTĐL- 2005/28G Nghiên cứu thiết kế chế tạo mạch tích hợp thụ động và tích cực
SCT sử dụng phần mềm thiết kế mạch SCT và công nghệ gia công mạch dải.
Báo cáo khoa học: Nghiên cứu thiết kế, chế tạo các bộ trộn tần

22
Các cực cách ly của FET 2 cổng cho phép ta thiết kế đợc các bộ trộn tần
cân bằng đơn trên FET sử dụng balun thay vì sử dụng các bộ gép lai. Hình 1.16
mô tả bộ trộn tần đơn trên FET 2 cổng, ở bộ trộn này, tín hiệu RF đợc đa vào
đồng pha trong khi đó, tín hiệu LO đa vào bộ trộn lệch pha do sử dụng balun.
Tơng tự, bộ gép lai IF có thể cũng đợc thay bằng 1 balun, cho phép mở rộng
dải của bộ trộn tần hơn.

LO RF IF



Hình 1.16. Bộ trộn cân bằng đơn trên FET 2 cực cổng sử dụng balun
Hình 1.17 mô tả một bộ trộn cân bằng sử dụng các FET một cổng mở rộng.
Sơ đồ mạch này tơng tự nh sơ đồ của 1 bộ nhân tần analogue sử dụng
transistor lỡng cực. Trong bộ nhân tần này, các đầu vào vi sai đợc đa vào bán
dẫn nằm ở phía trên, còn đầu vào đơn đợc đa vào bán dẫn phía dới. Dòng vi
sai chảy qua bán dẫn trên và tỷ lệ thuận với 2 tín hiệu đầu vào. Để quá trình biến
đổi tần đạt hiệu suất tối u, 2 FET ở phía trên đợc cấp thiên áp ở vùng tuyến
tính (để làm việc nh các chuyển mạch FET, lần lợt đóng mạch và ngắt mạch
khi có sự tác động của tín hiệu LO), trong khi FET ở phía dới đợc cấp thiên áp
ở vùng bão hoà (thực hiện chức năng của 1 bộ khuếch đại cao tần.
IF



+LO -LO

RF
Hình 1.17. Bộ trộn cân bằng đơn trên FET có cực cổng mở rộng


LO Balun


IF Balun

IF Balun
Đề tài: ĐTĐL- 2005/28G Nghiên cứu thiết kế chế tạo mạch tích hợp thụ động và tích cực
SCT sử dụng phần mềm thiết kế mạch SCT và công nghệ gia công mạch dải.
Báo cáo khoa học: Nghiên cứu thiết kế, chế tạo các bộ trộn tần




23
1.3.5.7. Các bộ trộn tần cân bằng kép trên FET
LO



RF



IF

Hình 1.18. Bộ trộn cân bằng kép sử dụng FET 2 cực cổng
Giống nh các bộ trộn trên đi ốt, các bộ trộn cân bằng đơn có 2 balun có thẻ kết
hợp lại để tạo ra 1 bộ trộn cân bằng kép trên FET.
IF




+LO -LO
+LO



RF
Hình 1.19. Bộ trộn cân bằng kép với FET dựa trên tế bào Gilbert
Hình 1.18 mô tả kết hợp của 2 bộ trộn cân bằng trên FET 2 cực cửa. Mối
quan hệ về pha giữa các tín hiệu LO, RF, và IF trong mỗi phần tử của bộ trộn
tơng tự nh trong các bộ trộn tần cân bằng kép trên đi ốt. Các bộ trộn trên FET
này cũng có độ phân cách giữa các cổng, các đặc điểm khử các hài nhiễu AM
LO Balun


RF
Balun
IF Balun
IF Balun
RF Balun
Đề tài: ĐTĐL- 2005/28G Nghiên cứu thiết kế chế tạo mạch tích hợp thụ động và tích cực
SCT sử dụng phần mềm thiết kế mạch SCT và công nghệ gia công mạch dải.
Báo cáo khoa học: Nghiên cứu thiết kế, chế tạo các bộ trộn tần

24
của LO tơng đơng. Ngoài ra, các cổng cách ly của FET có 2 cực cổng luôn
làm tăng thêm độ cách ly giữa các cổng LO và RF.
Kết hợp 2 bộ trộn 1 cực cổng trên hình 1.17 cho ta bộ trộn tần cân bằng
trên hình 1.19. Kiểu bộ trộn này đợc gọi là kiểu trộn tế bào BJT Gilbert, đợc
sử dụng nh 1 bộ trộn tích cực ở dải tần thấp nhờ những tham số rất tốt của nó.
1.3.5.8. Các bộ trộn tần trên FET có trở kháng
Nh ta đã biết, sử dụng các phần tử phi tuyến để trộn tần thờng xuất hiện
các hài không mong muốn. Nếu ta thay thế chúng bằng các phần tử mạch đợc
điều khiển bằng điện áp hay dòng điện mà có hàm truyền đạt thay đổi tuyến
tính, ta có thể thiết kế đợc 1 loại trộn tần mà không có các hài nhiễu. Bộ trộn
này đợc gọi là bộ trộn trên FET có trở kháng và đợc nhà vật lý Maas giới thiệu
lần đầu tiên.
S
DG
CgdRg
-
Rs
+
Cgs
Vg
Rd
Gd(Vg)

Hình 1.20. Sơ đồ mạch tơng đơng của FET có trở kháng
Hình 1.20 mô tả sơ đồ mạch tơng đơng của FET có mức thiên áp thấp ở cực

máng. Ngoài ra, sơ đồ còn mô tả sự thay đổi điện dn của kênh so với thiên áp
của cực cổngđối với 1 linh kiện PHEMT điển hình. Điện dẫn kênh thay đổi
tuyến tính trên toàn bộ 1 dải điện áp cực cửa cho trớc.
IF


Vg

LO RF
Hình 1.21. Bộ trộn đơn trên FET có trở kháng
Lọc
dải
Lọc
dải
Lọc thông
thấp