DIGITAL SYSTEM LAB 5 HỆ THỐNG SỐ TN LAB 5

ĐẠI HỌC QUỐC GIA THÀNH PHỐ HỒ CHÍ MINH
TRƯỜNG ĐẠI HỌC BÁCH KHOA

HỆ THỐNG SỐ (TN) (CO1024)
BÁO CÁO LAB 5

GVHD : NGUYỄN THIÊN ÂN
SINH VIÊN : NGUYỄN CHÂU HOÀI PHÚC- 2212622 – LỚP L10

TP. Hồ Chí Minh, ngày 17 tháng 11 năm 2022


Trường Đại học Bách khoa – Đại học Quốc gia TP.HCM
Khoa Khoa học và Kĩ thuật Máy tính

MỤC LỤC
Câu hỏi 2.3.1 :............................................................................................................................................................................3
Câu hỏi 2.3.2 :............................................................................................................................................................................5
Câu hỏi 2.3.3 :............................................................................................................................................................................8
Câu hỏi 2.3.4 :..........................................................................................................................................................................10

Hệ Thống Số (TN) (CO1024) - Bài Báo Cáo Lab 1

Trang 2/11


Trường Đại học Bách khoa – Đại học Quốc gia TP.HCM
Khoa Khoa học và Kĩ thuật Máy tính

Câu hỏi 2.3.1 :
Design, simulate, and implement a MOD-4 Synchronous Down Counter using D Flipflops

Bài làm

Qn
Qn+1
0
0
0
1
1
1
1
0
MOD 4 Synchronous Down Counter

D
0
1
1
0

 4<=2n -> n = 2. Nhưng do mạch có 2 flip-flop bị lỗi lặp nên cần thêm 1 flip-flop.
 Tổng flipflop sử dụng là 3.
1/ Bảng chân trị :
Hiện tại
QC QB QA
0
0
0
0
0

1
0
1
0
0
1
1
1
0
0
1
0
1
1
1
0
1
1
1
2/ K-maps :

QC+1
0
0
0
0
X
X
X
X

Kế tiếp
QB+1 QA+1
0
1
1
0
1
1
0
0
X
X
X
X
X
X
X
X

DC
0
0
0
0
X
X
X
X

DB
0
1
1
0
X
X
X
X

DA
1
0
1
0
X
X
X
X

a) DB :
QA

0

QCQB
00
0
01
1

11
X
10
X
 DB = Q’BQA + QBQ’A
b) DA :
QA
QCQB
00
01
11
10

1
1
0
X
X

0

1

1
1
X
X

0
0

X
X

Hệ Thống Số (TN) (CO1024) - Bài Báo Cáo Lab 1

Trang 3/11


Trường Đại học Bách khoa – Đại học Quốc gia TP.HCM
Khoa Khoa học và Kĩ thuật Máy tính

 DA = Q’A

a) DC :
QA

0

1

QCQB
00
0
0
01
0
0
11
X
X

10
X
X
 Giá trị OUTPUT của DC luôn bằng 0.

3/ Minh họa mạch trong Logisim

Hệ Thống Số (TN) (CO1024) - Bài Báo Cáo Lab 1

Trang 4/11


Trường Đại học Bách khoa – Đại học Quốc gia TP.HCM
Khoa Khoa học và Kĩ thuật Máy tính

Câu hỏi 2.3.2 :
Design, simulate and implement an 8-to-1 Multiplexer using IC 74151
Bài làm
8:1 MUX
-

Có 8 INPUT và 1 OUTPUT.
Do có 8 INPUT (23) nên cần 3 Select lines.

1/ Bảng chân trị :
Select
C
(S2)
0
0

0
0
0
0
0
0
1
1
1
1
1
1
1
1

B
(S1)
0
0
0
0
1
1
1
1
0
0
0
0
1

1
1
1

Input
A (S0)
0
0
1
1
0
0
1
1
0
0
1
1
0
0
1
1

D
0
0
1
X
X
X

X
X
X
X
X
X
X
X
X
X
X

D
1
X
X
0
1
X
X
X
X
X
X
X
X
X
X
X
X

Hệ Thống Số (TN) (CO1024) - Bài Báo Cáo Lab 1

D
2
X
X
X
X
0
1
X
X
X
X
X
X
X
X
X
X

D
3
X
X
X
X
X
X

0
1
X
X
X
X
X
X
X
X

D
4
X
X
X
X
X
X
X
X
0
1
X
X
X
X
X
X

D
5
X
X
X
X
X
X
X
X
X
X
0
1
X
X
X
X

D
6
X
X
X
X
X
X
X
X
X

X
X
X
0
1
X
X

D
7
X
X
X
X
X
X
X
X
X
X
X
X
X
X
0
1

Outpu
t
Y

0
1
0
1
0
1
0
1
0
1
0
1
0
1
0
1

Trang 5/11


Trường Đại học Bách khoa – Đại học Quốc gia TP.HCM
Khoa Khoa học và Kĩ thuật Máy tính

2/ Minh họa mạch 8-to-1 Multiplexer .

Hệ Thống Số (TN) (CO1024) - Bài Báo Cáo Lab 1

Trang 6/11

Trường Đại học Bách khoa – Đại học Quốc gia TP.HCM
Khoa Khoa học và Kĩ thuật Máy tính

3/ Minh họa mạch trong Logisim có sử dụng IC74151.

Hệ Thống Số (TN) (CO1024) - Bài Báo Cáo Lab 1

Trang 7/11


Trường Đại học Bách khoa – Đại học Quốc gia TP.HCM
Khoa Khoa học và Kĩ thuật Máy tính

Câu hỏi 2.3.3 :
Design and simulate a 3-to-8 Decoder using IC 74138 in Logisim.
Bài làm
3:8 Decoder
-

Có 3 INPUT và 8 OUTPUT.
Việc lựa chọn 8 OUTPUT được thực hiện dựa trên 3 INPUT.

1/ Bảng chân trị :
INPUT
B
C
D0
D1
D2
0

0
0
1
0
0
0
0
1
0
1
0
0
1
0
0
0
1
0
1
1
0
0
0
1
0
0
0
0
0
1

0
1
0
0
0
1
1
0
0
0
0
1
1
1
0
0
0
 D0 = A’B’C’
D1= A’B’C
D2 = A’BC’
D3 = A’BC
D4 = AB’C’
D5= AB’C
D6 = ABC’
D7 = ABC
2/ Minh họa mạch 3:8 Decoder trong Logisim :
A

Hệ Thống Số (TN) (CO1024) - Bài Báo Cáo Lab 1

D3

OUTPUT
D4
0
0
0
0
0
0
1
0
0
1
0
0
0
0
0
0

D5

D6
0
0
0
0
0
1

0
0

D7
0
0
0
0
0
0
1
0

0
0
0
0
0
0
0
1

Trang 8/11


Trường Đại học Bách khoa – Đại học Quốc gia TP.HCM
Khoa Khoa học và Kĩ thuật Máy tính

2/ Minh họa mạch 3:8 Decoder sử dụng IC 74138 trong Logisim :

Hệ Thống Số (TN) (CO1024) - Bài Báo Cáo Lab 1

Trang 9/11


Trường Đại học Bách khoa – Đại học Quốc gia TP.HCM
Khoa Khoa học và Kĩ thuật Máy tính

Câu hỏi 2.3.4 :
Design and simulate an 8-bit magnitude comparator using IC 7485 in Logisim
Bài làm
Minh họa mạch 8-bit magnitude comparator sử dụng 2 IC 7485 trong Logisim :

Hệ Thống Số (TN) (CO1024) - Bài Báo Cáo Lab 1

Trang 10/11


Trường Đại học Bách khoa – Đại học Quốc gia TP.HCM
Khoa Khoa học và Kĩ thuật Máy tính

Minh họa 8-bit magnitude comparator sử dụng 2 IC 7485 trong Logisim :

Hệ Thống Số (TN) (CO1024) - Bài Báo Cáo Lab 1

Trang 11/11