BÁO cáo bài tập lớn môn MẠCH điện tử THIẾT kế MẠCH KHUẾCH đại

TRƯỜNG ĐẠI HỌC BÁCH KHOA THÀNH PHỐ HỒ CHÍ MINH
KHOA ĐIỆN – ĐIỆN TỬ
NGÀNH ĐIỀU KHIỂN VÀ TỰ ĐỘNG HÓA
⁕⁕⁕⁕⁕⁕⁕⁕⁕⁕⁕⁕⁕⁕

BÁO CÁO BÀI TẬP LỚN MÔN MẠCH ĐIỆN TỬ
THIẾT KẾ MẠCH KHUẾCH ĐẠI

GVHD: Đinh Quố c Hù ng
Lớ p L02 – Nhó m 1
Danh sá ch thà nh viên:
 Đỗ Cao Trí

2014841

 Trầ n Nhậ t Chung

2012744

 Trịnh Tự Minh

2013797

 Nguyễn Đơ ng Huy

2012477

TP Hồ Chí Minh, ngà y 28 thá ng 4 nă m 2022


MỤC LỤC

I. TÊN ĐỀ TÀI............................................................................................................................................................ 3
II. CƠ SỞ LÝ THUYẾT............................................................................................................................................ 3
1. Khái niệm về mạch khuếc đại đa tầng............................................................................................3
2. Khái niệm ghép RC.................................................................................................................................... 4
3. Khái niệm đáp ứng tần số và băng thông của mạch khuếch đại......................................4
III. Thiết kế mạch................................................................................................................................................... 4
1. Ý tưởng thiết kế............................................................................................................................................. 4
2. Sơ đồ nguyên lý.............................................................................................................................................. 5
3. Các bước phân tích thiết kế.................................................................................................................... 5
a. Phân cực cho BJT và tìm Zi........................................................................................................................5
b. Tính độ lợi Av1 và Zo.................................................................................................................................... 8
c. Tính các giá trị điện trở của tầng thứ hai..........................................................................................8
d. Tính đáp ứng tần số thấp........................................................................................................................10
e. Đáp ứng tần số cao.................................................................................................................................... 11
IV. Mô phỏng mạch............................................................................................................................................. 11
1. Mô phỏng để kiểm chứng Zi và Av....................................................................................................11
2. Mô phỏng để kiểm chứng Zo................................................................................................................13
3. Mô phỏng để kiểm chứng tần số cắt thấp.....................................................................................13
4. Mô phỏng để kiểm chứng tần số cắt cao........................................................................................15
V. Kết luận............................................................................................................................................................... 15


I. TÊN ĐỀ TÀI
Thiết kế mạ ch khuếch đạ i thỏ a điều kiện
 Trở khá ng ngõ và o ≥ 10kΩ
 Trở khá ng ngõ ra ≤ 1kΩ
 Độ lợ i Av = 10
 Bă ng thô ng 15Hz – 15kHz
II. CƠ SỞ LÝ THUYẾT
1. Khái niệm về mạch khuếc đại đa tầng

Cá c tầ ng khuếch đạ i đơn có thể đượ c ghép lạ i vớ i nhau theo mộ t cá ch nà o đó để tạ o nên
mạ ch khuếch đạ i đa tầ ng nhằ m đạ t đến mụ c tiêu thiết kế cụ thể (chẳ ng hạ n như đá p ứ ng về
độ lợ i, cả i thiện đá p tuyến tầ n số , pha, triệt nhiễu, phố i hợ p trở khá ng,…)

Độ lợ i tổ ng cộ ng củ a mạ ch:
A v ⅀=± A v 1 × A v 2 × … × A vn
Ai ⅀ =± A i 1 × A i2 ×… × A ¿

Có 2 cá ch ghép cơ bả n:
+ Ghép giá n tiếp (tứ c cá ch liên lạ c AC): dù ng RC, biến á p, Optocouple,…
+ Ghép trự c tiếp (tứ c cá ch liên lạ c DC): ghép Darlington, ghép chồ ng (Cascode).
2. Khái niệm ghép RC
Dù ng tụ C để cá ch ly về mặ t DC giữ a cá c tầ ng ghép, điều nà y dễ dà ng cho việc tính tố n thiết
kế. Tuy nhiên, cá ch ghép này chỉ thích hợ p vớ i cá c dạ ng tín hiệu có tầ n số đủ cao, do lú c nà y
dung khá ng XC củ a tụ nhỏ và độ tổ n hao điện á p tín hiệu trên tụ thấ p. Đố i vớ i cá c loạ i tín hiệu
có tầ n số quá thấ p, biến đổ i chậ m hoặ c khơ ng có tính chu kỳ thì tín hiệu tổ n hao trên tụ lớ n
và do đó phả i dù ng cá c tụ ghép có trị số điện dung lớ n. Hơn nữ a, cá ch ghép này gâ y ra độ
dịch pha và mạ ch khuếch đạ i bị giớ i hạ n bở i tầ n số cắ t thấ p fCL do qua mắ c lọ c RC.


3. Khái niệm đáp ứng tần số và băng thông của mạch khuếch đại
Đá p ứ ng tầ n số củ a bộ khuếch đạ i cho biết mứ c độ lợ i củ a đầ u ra đá p ứ ng như thế nà o vớ i
tín hiệu đầ u và o ở cá c tầ n số khá c nhau. Bộ khuếch đạ i và bộ lọ c là cá c mạ ch điện tử đượ c sử
dụ ng rộ ng rã i có cá c đặ c tính khuếch đạ i và lọ c.
Bă ng thơ ng củ a mộ t mạ ch khuếch đạ i thườ ng đượ c xá c định theo sự khá c biệt giữ a tầ n
số  thấ p nhấ t và tầ n số cao nhấ t ở điểm mà hệ số khuếch đạ i giả m cị n 1/√ 2. Thơ ng số nà y
cị n gọ i là bă ng thơ ng −3 dB. 
III. Thiết kế mạch
1. Ý tưởng thiết kế
Sử dụng một mạch khuếch đại liên tầng gồm 2 tầng CE mắc với nhau để vừa tạo trở kháng đầu

vào cao, trở kháng đầu ra thấp và có độ lợi áp đạt yêu cầu như thiết kế.


Ta sẽ phân cực cho 2 tầng hoàn toàn giống nhau ở chế độ DC. Tầng thứ nhất ta sẽ tính tốn giá trị
các điện trở sao cho thỏa điều kiện phân cực và trở kháng ngõ vào lớn hơn hoặc bằng 20k Ω. Để
có trở kháng đầu vào cao ta sẽ không cần tụ bypass ở cực E. Khi đó độ lớn của tầng thứ nhất đã
cố định. Ta sẽ sử dụng thêm các điện trở và tụ để điều chỉnh độ lợi áp Av 2, trở kháng ngõ vào của
tầng thứ hai (vì độ lợi áp Av của cả mạch khuếch đại còn phụ thuộc vào trở kháng ngõ ra của tầng
1 – đã cố định và trở kháng ngõ vào của tầng 2) và băng thông của mạch khuếch đại.
2. Sơ đồ nguyên lý
Từ ý tưởng trên ta có sơ đồ mạch như sau:

3. Các bước phân tích thiết kế
a. Phân cực cho BJT và tìm Zi
Ta có mạch tương đương tín hiệu nhỏ tầng 1 như sau:


Từ đó ta suy ra Zi = Zi1 = Rb1 // (hie1 + Re1*)
Ta có sơ đồ mạch tầng 1 ở chế độ DC như sau:

Để ICQ không phụ thuộc vào α khi nhiệt độ thay đổi thì Re1 >> (1 - α ).Rb1
Suy ra: Rb1 ≤

1
1
ℜ1 ≈
β . ℜ1
10
10(1−α )

Vậy chỉ cần Rb1 ≤

1
β . ℜ , với β min của BJT 2N5551 là 80 nên Rb1 ≤ 8. ℜ1
10 min 1

Ta cần Zi phải lớn hơn hoặc bằng 20kΩ nên nếu Rb > 20kΩ (vài chục kΩ), lúc này Re sẽ khoảng
vài kΩ nên Re* sẽ khoảng vài trăm kΩ (do hfe của BJT 2N5551 có thể lên đến 250). Do đó Rb 1 //
(hie1 + Re1*) sẽ lớn hơn hoặc bằng 20kΩ nếu Rb > 20kΩ. Ban đầu ta sẽ chọn Rb max = 24kΩ nên
Re = 3kΩ và 20 < Rb1 ≤ 24
Chọn ICQ1 = 1 mA, suy ra VE = 3 (V)
Ta thường chọn VE1 =

1
V nên VCC = 10 × 3 = 30 (V)
10 CC

Để có max swing ta chọn VCE1 =

1
V = 15(V)
2 CC


Ta có: (Rc1 + Re1). ICQ1 = VCC – VCE1
⟺ (Rc1 +3). 1 = 30 – 15 = 15 ⟺ Rc1 = 12kΩ
Ta có: VT1 = VE1 + V γ = 3 + 0.7 = 3.7 (V)
Do

R 1=

Rb1
20
24
< R 1≤
V T nên
3.7
3.7 ⟺ 11.40 < R1 ≤ 17.11
1−
1−
1−
30
30
V CC

Chọn R1 = 15kΩ
Tương tự ta có:
R2 = Rb1 .

V CC
30
30
< R 2≤ 24 ×
nên 20 ×
⟺ 81.08 < R2 ≤121.62
3.7
3.7
VT

Chọn R2 = 100kΩ

Suy ra Rb1 =

R 1. R 2
= 13.04kΩ (thỏa điều kiện đã chọn)
R 1+ R 2

Mô phỏng phân cực bằng Proteus để tìm hfe1 và ICQ1:


ICQ1 = 1.03mA, h fe 1 ≈ β=
0.025

I CQ 1
1
=
≈ 125
I BQ 1 8.03 × 10−3

0.025

=125 ×
Suy ra hie1 = hfe1 I
1
CQ 1

Zi = Zi1 =

= 3.034(kΩ)

Rb 1(hie 1+ hfe 1 ℜ1 ) 23.478 (3.125+125× 3)

=
=12.605(kΩ)
Rb1 +hie 1 +hfe 1 ℜ1 23.478+3.125+125 × 3

b. Tính độ lợi Av1 và Zo
Theo sơ đồ tương đương ở trên ta tìm được:
vo 1

vo1

ib 1

(

−1

Av1 = v = i × v =(−hfe 1 . Rc1 ) hie +hfe ℜ
i1
b1
i1
1
1
1
¿ 125 ×12 ×

)

1
= 3.968
3.125+ 125× 3

Zo1 = Rc1 =12 kΩ
c. Tính các giá trị điện trở của tầng thứ hai
Do ta phân cực tầng thứ nhất và tầng thứ hai giống nhau nên ta có:R4 = R1 = 15 kΩ, R4 = R2 =
100 kΩ, R7 = Rc1 = 12kΩ, R5 = Re1 =3 kΩ

ICQ2 = ICQ1 =1.03 mA, hfe2 = hfe1 = 125
Ở cực C ta sẽ mắc thêm một điện trở R8 nối tiếp với một tụ C3 và tất cả song song với R7 để
Zo ≤ 1kΩ

Nhưng khi đó Av2 sẽ giảm nên ta sẽ mắc một điện trở R6 nối tiếp với một tụ và tất cả song
song với R5 để điều chỉnh Av2.


Sơ đồ tương đương tín hiệu nhỏ của tầng 2:
Trong đó Rb2 = Rb1 =13.04 kΩ (do R3 = R1 và R4 = R2)
Re2* = hfe2(R5 // R6)
Ta có: Zo = Zo2 = Rc2, mà Zo ≤ 1kΩ nên suy ra

R7× R8
12× R 8
≤1 ⟺
≤1
R 7+ R 8
12+ R 8

Suy ra: R8 ≤ 1.09. Chọn R8 = 1 kΩ ⟺ Rc2 = 0.923 kΩ
Ta có: Zi2 = Rb2 // (hie2 + Re2*) = Rb2 ¿ ¿
¿ 23.478 ¿ ¿

Av2 =

v o 2 v o 2 ib 2
=
× =(−hfe 1 . Rc2 ) ¿
v i 2 i b 2 v i2

¿ 125 ×0.923 ×

1
115.375
=
3.034+ ℜ2∗¿ ¿ 3.034+ℜ2∗¿ ¿


1
Do yêu cầu thiết kế Av = 20 mà Av= Av1 × Av2 × 1+ Zo1 nên suy ra:
Zi 2
115.375
3.967 × 3.034+ ℜ ∗¿ ¿ × 1+
2

⟺ 125 ×

1
12
= 10 ⟺ ℜ2∗¿ = 14.552k kΩ
¿
13.04 ¿ ¿ ¿

R5×R6
3× R 6
= 20.09 kΩ ⟺ 125 ×
= 19.451 kΩ ⟺ R6 = 121 Ω
R 5+ R 6
3+ R 6

d. Tính đáp ứng tần số thấp
Ta sẽ tìm giá trị của các tụ từ C1 đến C4 là các tụ gây ra điểm gãy ở tần số thấp.
Sơ đồ tương đương tín hiệu nhỏ, tần số thấp:

Ta có: + Tụ C1 có ω z 1=0 và ω p 1=

1
⟺ Rp1 = Zi = 12.605kΩ
ZiC 1

+ Tụ C2 có ω z 2=0 và ω p 2= 1

¿¿

⟺ Rp2 = Rc1 + Rb2 /¿ ¿ = 19.488 kΩ
+ Tụ C3 có ω z 3=

1
1
và ω p 3= [ R 6∗+ R 5∗¿/(hie + Rc /¿ Rb )]C 3∗¿ ¿
¿¿
2
1

2


⟺ Rz3 = R5 + R6 = 3.121 kΩ
Rp3 =

R 6∗+ R 5∗¿/( hie2+ Rc 1 /¿ Rb2 )
= 0.193 kΩ
hfe 2

+ Tụ C4 có ω z 4 =

1
1
và ω p 4=
( R 7+ R 8 ) C 4
R 8.C 4

⟺ Rz4 = R8 = 1 kΩ
Rp4 = R7 + R8= 13 kΩ
Do Rp1 > Rp2 > Rp4 > Rz3 > Rz4 >> Rp3 nên nếu ta cho C1 = C2 = C3 = C4 thì ω L ≈ ω p 3
Suy ra:

1
=15 ×2 π ⟺ C3 = 90 μF
0.122× 1000× C 3

⟺ C1 = C2 = C3 = C4 = 90 μF
Do C5 hở mạch nên không ảnh hưởng đến đáp ứng tần số mà chỉ có tác dụng loại bỏ tín hiệu
DC trước khi lấy tín hiệu ở ngõ ra. Chọn C5 = 1uF.

e. Đáp ứng tần số cao
Sơ đồ tương đương tần số cao

IV. Mô phỏng mạch
1. Mô phỏng để kiểm chứng Zi và Av
Nối mạch như hình sau:


Cho vi có biên độ là 10mV và tần số dãy giữa 1kΩ. Tiến hành mô phỏng ta thu được kết quả:

ii = 0.31 μArms ⟺ Zi =

vℑ
iℑ

=

10
= 22.81 kΩ
0.31 √ 2

Dạng sóng ngõ vào và ngõ ra có dạng:


Suy ra: Av =

v op− p 101.25+101.25 202.5
=
=
=10.08

vip− p
10.04+10.04
20.08

2. Mô phỏng để kiểm chứng Zo
Ta nối ngõ ra của mạch khuếch đại với một Ampe kế để đo dòng ngõ ra (vẫn giữ nguyên biên độ
và tần số của ngõ vào). Tiến hành mô phỏng ta được kết quả như sau:

Io = 153 μArms ⟺ Zo =

v om 202.5/ 2
=
=0.989 kΩ
i om 72.4 √2

3. Mô phỏng để kiểm chứng tần số cắt thấp
Nối mạch như hình sau:


Tạo đồ thị đáp ứng tần số thấp trong khoảng từ 50Hz đến 1kHz:

Ta thu được kết quả sau:


Ta thấy tại tần số khoảng hơn 300Hz thì độ lợi giảm 3dB.
Mơ phỏng dạng sóng tại tần số 300Hz ta được:

Lúc này AvL =

Av

71.25+71.25
= 7.09≈
10.04+10.04
√2


4. Mô phỏng để kiểm chứng tần số cắt cao

V. Kết luận
Mạch hoàn thành, thiết kế đúng với yêu cầu đưa ra, với sai số nhỏ từ 1 – 2%.