BÁO cáo bài tập lớn môn MẠCH điện tử THIẾT kế MẠCH KHUẾCH đại

TRƯỜNG ĐẠI HỌC BÁCH KHOA THÀNH PHỐ HỒ CHÍ MINH

KHOA ĐIỆN – ĐIỆN TỬ
NGÀNH ĐIỀU KHIỂN VÀ TỰ ĐỘNG HÓA

BÁO CÁO BÀI TẬP LỚN MÔN MẠCH ĐIỆN TỬ
THIẾT KẾ MẠCH KHUẾCH ĐẠI

GVHD: Đinh Quố c Hù ng
Lớ p L02 – Nhó m 1
Danh sá ch thà nh viê!n:
Đỗ"Cao Trí
Trầ )n Nhậ !*t Chun g

Trị*nh Tự*Minh

Nguyễ"n Đơ!ng Huy
TP Hồ)Chí Minh, ngà y 28 thá ng 4 nă3m 2022


MỤC LỤC

3

I. TÊN ĐỀ TÀI...................................................................................................................................................................................................................................................................................................................

II. CƠ SỞ LÝ THUYẾT.............................................................................................................................3
1. Khái niệm về mạch khuếc đại đa tầng................................................................................3
2. Khái niệm ghép RC........................................................................................................................4
3. Khái niệm đáp ứng tần số và băng thông của mạch khuếch đại ................................4
III. Thiết kế mạch..................................................................................................................................4

1. Ý tưởng thiết kế.............................................................................................................................4
2. Sơ đồ nguyên lý...............................................................................................................................5
3. Các bước phân tích thiết kế.......................................................................................................5
a. Phân cực cho BJT và tìm Zi............................................................................................................................ 5
b. Tính độ lợi Av và Zo......................................................................................................................................... 8
1.

c. Tính các giá trị điện trở của tầng thứ hai
d. Tính đáp ứng tần số thấp................................................................................................................................................................................................................................................................................................................

8

10

e. Đáp ứng tần số cao........................................................................................................................................ 11
IV. Mô phỏng mạch..............................................................................................................................11
1. Mô phỏng để kiểm chứng Zi và Av........................................................................................11
2. Mô phỏng để kiểm chứng Zo..................................................................................................13
3. Mô phỏng để kiểm chứng tần số cắt thấp........................................................................13
4. Mô phỏng để kiểm chứng tần số cắt cao...........................................................................15
V. Kết luận..............................................................................................................................................15


Thiế t kế mạ*ch khuế ch đạ*i thỏ8a điề)u kiệ!*n
I. TÊN ĐỀ TÀI

Trở8khá ng ngõ9và o
Trở8 khá ng ng õ9ra

Độ!*lợ*i Av = 10

II. CƠ SỞ LÝ THUYẾT

1. Khái niệm về mạch khuếc đại đa tầng

Cá c tầ)ng khuế ch đạ*i đơn có thể@đượ*c ghé p lạ*i vớ i nhau theo mộ!*t cá ch nà o đó đ ể@t ạ*o

nê!n mạ*ch khuế ch đạ*i đa tầ)ng nhằAm đạ*t đế n mụ*c tiê!u thiế t kế c ụ*th ể@(ch ẳCng h ạ*n

như đá p ứ ng về) độ!*lợ*i, cả8i thiệ!*n đá p tuyế n t ầ)n số , pha, tri ệ!*t nhi ễ"u, ph ố i h ợ*p tr ở8khá

ng,…)

Độ!*lợ*i tổ@ng cộ!*ng củ8a mạ*ch:

Av =± Av 1 × Av 2 × … × Avn
A =±A ×A ×…×A

Có 2 cá ch ghé pi cơ bả8n:i1

i2

¿

+ Ghé p giá n tiế p (tứ c cá ch liê!n lạ*c AC): dù ng RC, bi ế n á p, Optocouple,…
+ Ghé p trự*c tiế p (tứ c cá ch liê!n lạ*c DC): ghé p Darlington, ghé p ch ồ)ng (Cascode).

2. Khái niệm ghép RC

Dù ng tụ*C để@cá ch ly về)mặ3*t DC giữ9a cá c tầ)ng ghé p, điề)u nà y dễ"dà ng cho việ!*c tí nh toá n

thiế t kế . Tuy nhiê!n, cá ch ghé p nà y chỉ8thí ch hợ*p vớ i cá c d ạ*ng tí n hi ệ!*u có t ầ)n s ố đ ủ8cao, do lú c
nà y dung khá ng XC củ8a tụ*nhỏ8và độ!*tổ@n hao điệ!*n á p tí n hiệ!*u trê!n tụ*thấ p. Đố i vớ i cá c loạ*i
tí n hiệ!*u có tầ)n số q thấ p, biế n đổ@i chậ!*m hoặ3*c khơ!ng có tí nh chu kỳ thì tí n hi ệ!*u t ổ@n hao


trê!n tụ*lớ n và do đó phả8i dù ng cá c tụ*ghé p có trị*số điệ!*n dung lớ n. Hơn nữ9a, cá ch ghé p nà y gâ!y
ra độ!* dị*ch pha và mạ*ch khuế ch đạ*i bị*giớ i hạ*n bở8i tầ)n số cắMt thấ p f CL do qua mắMc lọ*c RC.


3. Khái niệm đáp ứng tần số và băng thông của mạch khuếch đại
Đá p ứ ng tầ)n số củ8a bộ!*khuế ch đạ*i cho biế t mứ c độ!*lợ*i củ8a đầ)u ra đá p ứ ng như thế nà o vớ i
tí n hiệ!*u đầ)u và o ở8cá c tầ)n số khá c nhau. Bộ!*khuế ch đạ*i và bộ!*lọ*c là cá c m ạ*ch đi ệ!*n t ử8đ ượ*c s ử8
dụ*ng rộ!*ng rã9i có cá c đặ3*c tí nh khuế ch đạ*i và l ọ*c.
Bă3ng thô!ng củ8a mộ!*t mạ*ch khuế ch đạ*i thườ ng đượ*c xá c đị*nh theo sự* kh á c biệ!*t giữ9a tầ)n
số thấ p nhấ t và tầ)n số cao nhấ t ở8điể@m mà hệ!*số khuế ch đạ*i gi ả8m cị n 1/ . Thơ!ng s ố nà y
cị n g ọ*i là bă 3ng thơ !ng −3 dB.

III. Thiết kế mạch
1. Ý tưởng thiết kế
Sử dụng một mạch khuếch đại liên tầng gồm 2 tầng CE mắc với nhau để vừa tạo trở kháng đầu
vào cao, trở kháng đầu ra thấp và có độ lợi áp đạt yêu cầu như thiết kế.


Ta sẽ phân cực cho 2 tầng hoàn toàn giống nhau ở chế độ DC. Tầng thứ nhất ta sẽ tính tốn giá trị
các điện trở sao cho thỏa điều kiện phân cực và trở kháng ngõ vào lớn hơn hoặc bằng 20k Ω. Để
có trở kháng đầu vào cao ta sẽ không cần tụ bypass ở cực E. Khi đó độ lớn của tầng thứ nhất đã
cố định. Ta sẽ sử dụng thêm các điện trở và tụ để điều chỉnh độ lợi áp Av 2, trở kháng ngõ vào của
tầng thứ hai (vì độ lợi áp Av của cả mạch khuếch đại còn phụ thuộc vào trở kháng ngõ ra của tầng
1 – đã cố định và trở kháng ngõ vào của tầng 2) và băng thông của mạch khuếch đại.
2. Sơ đồ nguyên lý

Từ ý tưởng trên ta có sơ đồ mạch như sau:

3. Các bước phân tích thiết kế
a. Phân cực cho BJT và tìm Zi
Ta có mạch tương đương tín hiệu nhỏ tầng 1 như sau:


Từ đó ta suy ra Zi = Zi1 = Rb1 // (hie1 + Re1*)
Ta có sơ đồ mạch tầng 1 ở chế độ DC như sau:

Để ICQ không phụ thuộc vào α khi nhiệt độ thay đổi thì Re1 >> (1 - α).Rb1
Suy ra: Rb1 ≤

1
Vậy chỉ cần Rb1 ≤ 10 βmin . ℜ1, với βmin của BJT 2N5551 là 80 nên Rb1 ≤ 8. ℜ1
Ta cần Zi phải lớn hơn hoặc bằng 20kΩ nên nếu Rb > 20kΩ (vài chục kΩ), lúc này Re sẽ khoảng
vài kΩ nên Re* sẽ khoảng vài trăm kΩ (do hfe của BJT 2N5551 có thể lên đến 250). Do đó Rb
1

// (hie1 + Re1*) sẽ lớn hơn hoặc bằng 20kΩ nếu Rb > 20kΩ. Ban đầu ta sẽ chọn Rb max = 24kΩ

nên Re = 3kΩ và 20 < Rb1 ≤ 24
Chọn ICQ1 = 1 mA, suy ra VE = 3 (V)

1
Ta thường chọn VE1 = 10 V CC nên VCC = 10 × 3 = 30 (V)

Để có max swing ta chọn VCE1 =

Ta có: (Rc1 + Re1). ICQ1 = VCC
⟺

(Rc1 +3). 1 = 30 – 15 = 15
Ta có: VT1 = VE1 + Vγ = 3 + 0.7 = 3.7 (V)
Do
R 1=

Chọn R1 = 15kΩ
Tương tự ta có:
R2 = Rb1

Chọn R2 = 100kΩ
Suy ra Rb1 =
Mô phỏng phân cực bằng Proteus để tìm hfe1 và ICQ1:

.

V

T


ICQ1 = 1.03mA, h fe1 ≈ β=

Suy ra hie1

Zi = Zi1 =
b. Tính độ lợi Av1 và Zo
Theo sơ đồ tương đương ở trên ta tìm được:

v
o1

Av1 =
¿

vi 1

1

125 ×12 × 3.125+ 125× 3 =

3.968 Zo1 = Rc1 =12 kΩ

c. Tính các giá trị điện trở của tầng thứ hai

Do ta phân cực tầng thứ , nhất và tầng thứ hai giống nhau nên ta có:R4 = R1 = 15 kΩ, R4 = R2 = 100 kΩ, R7 = Rc = 12kΩ R5 = Re =3 kΩ

ICQ2 = ICQ1 =1.031 mA, hfe2 = hfe1 =1 125

Ở cực C ta sẽ mắc thêm một điện trở R8 nối tiếp với một tụ C3 và tất cả song song với
R7 để Zo ≤ 1kΩ

Nhưng khi đó Av2 sẽ giảm nên ta sẽ mắc một điện trở R6 nối tiếp với một tụ và tất cả song
song với R5 để điều chỉnh Av2.


Sơ đồ tương đương tín hiệu nhỏ của tầng 2:
Trong đó Rb2 = Rb1 =13.04 kΩ (do R3 = R1 và R4 = R2)

Re2* = hfe2(R5 // R6)
Ta có: Zo = Zo2 = Rc2, mà Zo ≤ 1kΩ nên suy ra

R 7 ×R 8

≤ 1 R7+R8

Suy ra: R8 ≤ 1.09. Chọn R8 = 1 kΩ ⟺ Rc2 = 0.923
kΩ
Ta có: Zi2 = Rb2 // (hie2 + Re2*) = Rb2 ¿¿
¿

23.478 ¿¿

Av2 =

⟺
12+R8

12×R8 ≤1


Do yêu cầu thiết kế Av = 20 mà Av= Av1
3.967
×
⟺ 125

×

R 5+ R 6

= 20.09 kΩ ⟺ 125 ×

R5×R6

d. Tính đáp ứng tần số thấp
Ta sẽ tìm giá trị của các tụ từ C1 đến C4 là các tụ gây ra điểm gãy ở tần số thấp.
Sơ đồ tương đương tín hiệu nhỏ, tần số thấp:

Ta có: + Tụ C1 có ωz 1=0 và ω p 1= ZiC
+

Tụ C2 có ωz 2=0 và ω

p 2=

¿¿

1

1

1 ⟺ Rp1 = Zi = 12.605kΩ

⟺ Rp2 = Rc1 +Rb2 /¿¿ = 19.488 kΩ
+ Tụ C3 có ω


⟺ Rz3 = R5 + R6 = 3.121 kΩ
Rp3

+ Tụ C4
⟺ Rz4

Rp4

Do Rp1 > Rp2 > Rp4 > Rz3 > Rz4 >> Rp3 nên nếu ta cho C1 = C2 = C3 = C4 thì ωL ≈ ω p 3
Suy ra: 1 =15 ×2 π ⟺ C3 = 90μF 0.122× 1000× 3
⟺C1=C2=C3=C4=90μF

Do C5 hở mạch nên khơng ảnh hưởng đến đáp ứng tần số mà chỉ có tác dụng loại bỏ tín hiệu DC trước khi
lấy tín hiệu ở ngõ ra. Chọn C5 = 1uF.

e. Đáp ứng tần số cao
Sơ đồ tương đương tần số cao

IV. Mô phỏng mạch
1. Mô phỏng để kiểm chứng Zi và Av
Nối mạch như hình sau:


Cho vi có biên độ là 10mV và tần số dãy giữa 1kΩ. Tiến hành mô phỏng ta thu được kết quả:

ii = 0.31

Dạng sóng ngõ vào và ngõ ra có dạng:


Suy ra: Av =
2. Mô phỏng để kiểm chứng Zo

Ta nối ngõ ra của mạch khuếch đại với một Ampe kế để đo dòng ngõ ra (vẫn giữ nguyên biên độ
và tần số của ngõ vào). Tiến hành mô phỏng ta được kết quả như sau:

v
202.5 /2
√
Io = 153 μArms ⟺ Zo = om =
=0.989 kΩ iom 72.4 2
3. Mô phỏng để kiểm chứng tần số cắt thấp
Nối mạch như hình sau:


Tạo đồ thị đáp ứng tần số thấp trong khoảng từ 50Hz đến 1kHz:

Ta thu được kết quả sau:


Ta thấy tại tần số khoảng hơn 300Hz thì độ lợi giảm 3dB.

Mơ phỏng dạng sóng tại tần số 300Hz ta được:

Lúc này AvL =

71.25+71.25

= 7.09≈

Av

10.04+10.04 √2

4.

Mô phỏng để kiểm chứng tần số cắt

cao V. Kết luận
Mạch hoàn thành, thiết kế đúng với yêu cầu đưa ra, với sai số nhỏ từ 1 – 2%.