chương 4 tổ chức bộ nhớ

Chương 4
Tổ chức Bộ nhớ chính
4.1 Khái quát
Có thể xác định một số tiêu chuẩn chung, các tính chất của
bộ nhớ. Đó là những đặc điểm mà chúng ta có thể phân
biệt :

Dung lượng là chỉ lượng thông tin mà bộ nhớ có thể lưu
trữ. Dung lượng có thể đo bằng bit, byte, word Thông
thường người ta sử dụng các bội số của byte

Thời gian lưu trữ là khoảng thời gian mà bộ nhớ có thể
lưu trữ thông tin một cách tin cậy, nhất là khi nguồn điện
bị tắt.
5/28/141
Tổ chức Bộ nhớ chính

Thời gian truy nhập/xuất tac: thời gian kể từ khi
có xung địa chỉ trên bus địa chỉ cho đến khi có
dữ liệu ra ổn định trên bus dữ liệu.

Thời gian truy nhập bộ nhớ phụ thuộc nhiều vào
công nghệ chế tạo nên bộ nhớ.

Do đó, một bộ nhớ được làm từ các thành phần điện
tử thông thường có khả năng truy cập nhanh hơn
(đo bằng nanosecond hay 10-9s) trong khi đối với
đĩa từ, thời gian truy cập lại dài hơn (đo bằng
milisecond hay 10-3s)
5/28/142
Tổ chức Bộ nhớ chính


Thời gian truy cập (nhập/xuất) tac:

Các chip ROM có thời gian truy cập chậm cỡ từ
120ns đến 150ns, chứa các chương trình cơ sở như
BIOS.

Các máy tính mới hiện nay đã thay các ROM này
bằng các FLASH ROM, thực chất là các EEPROM,
cho phép người dùng có thể nạp lại chương trình
BIOS.
5/28/143
Tổ chức Bộ nhớ chính

Thời gian truy cập (nhập/xuất) tac:

Các SRAM có thời gian truy cập nhanh nhất,
thường từ 20ns đến 10ns. Chúng thường được sử
dụng làm bộ nhớ Cache trong mấy tính.

Các DRAM có tốc độ truy cập chậm hơn, từ vài
chục đến trên 100ns, chủ yếu sử dụng làm bộ nhớ
chính.
5/28/144
Tổ chức Bộ nhớ chính

Thời gian truy cập (nhập/xuất) tac:

Do tốc độ truy cập chậm nên phương thức hoạt
động của các DRAM thường được nghiên cứu cải

thiện không ngừng nhằm tăng hiệu suất trao đổi dữ
liệu của hệ thống máy tính. Đó là:

Các chế độ làm tươi tiên tiến

Chế độ hoạt động theo trang

Các modul nhớ kiểu mới như EDO RAM và SDRAM.
5/28/145
Tổ chức Bộ nhớ chính

Kiểu truy cập là cách mà người ta truy cập thông tin.

Người ta có thể truy cập trực tiếp hay đầu tiên người
ta phải vượt qua một số thông tin khác.

Thực vậy, đối với băng từ, người ta phải vượt qua tất
cả các thông tin trước đó để có thể đạt đến thông tin
cần tìm, trong khi sự truy cập vào bộ nhớ điện tử là
truy cập trực tiếp.
5/28/146
Tổ chức Bộ nhớ chính
5/28/147
Chương 4
Tổ chức Bộ nhớ chính
Tổ chức bộ nhớ bán dẫn
Các bộ nhớ bán dẫn thường dùng với bộ VXL bao gồm:

Bộ nhớ cố định ROM (Read Only Memory): bộ nhớ có nội dung ghi
sẵn, chỉ được đọc ra.


Bộ nhớ bán cố định EPROM (Erasable Programmable ROM): là bộ
nhớ ROM có thể lập trình được bằng xung điện và xoá được bằng tia
cực tím

Bộ nhớ ghi/đọc RAM (Random Access Memory). Trong các bộ nhớ
RAM còn phân biệt 2 loại, đó là RAM tĩnh (Static RAM hay SRAM),
trong đó mỗi phần tử nhớ là 1 mạch lật 2 trạng thái ổn định, và loại
RAM động (Dynamic RAM hay DRAM), trong đó mỗi phần tử nhớ
là 1 tụ điện rất nhỏ được chế tạo bằng công nghệ MOS.
5/28/148
Chương 4
Tổ chức Bộ nhớ chính
Tổ chức bộ nhớ bán dẫn

Các chip nhớ DRAM thường được thiết kế lắp ráp thành các modul
nhớ cài đặt ngay trên bản mạch chính. Đó là các “thanh” nhớ một
hàng chân SIMM và hai hàng chân DIMM RAM, …

Các máy tính tương thích IBM có 2 kiểu SIMM, 30 chân (9 bit dữ
liệu) và 72 chân (36 bit dữ liệu).

Những máy dùng Pentium lại phổ biến các DIMM với 169 chân (64
bit dữ liệu không kiểm tra chẵn lẻ) và 72 chân (có kiểm tra chẵn lẻ)

Tốc độ truy cập các modul cũng được biểu thị bằng đơn vị thời gian
nano giây.
5/28/149
Chương 4
Tổ chức Bộ nhớ chính

Tổ chức bộ nhớ bán dẫn

Các chip nhớ DRAM trong bộ nhớ chính trước đây hầu hết sử dụng
loại RAM hoạt động ở chế độ trang nhanh FPM RAM (Fash Page –
Mode RAM) có tốc độ làm việc trên bus không quá 30 MHz. Chúng
không thể làm việc tốt với các VXL hiện nay có tốc độ xử lý nhanh.

Thời gian gần đây, ra đời loại RAM ghi trước dữ liệu EDO RAM
(Extended-Data-Out RAM). Đây là những modul nhớ cho phép định
giờ trùng lặp giữa những truy xuất liên tiếp.

Thiết kế của EDO RAM dựa trên cơ sở thống kê thực tế sau: Một khi
CPU cần truy xuất dữ liệu ở một ô nhớ nào đó thì có nhiều khả năng
nó cũng sẽ cần truy xuất tại các ô nhớ địa chỉ lân cận.
5/28/1410
Chương 4
Tổ chức Bộ nhớ chính
Tổ chức bộ nhớ bán dẫn

Để có được các địa chỉ ô nhớ mới này nhanh hơn, EDO RAM
được cấu tạo sao cho có thể giữ được thông tin về địa chỉ của
các ô nhớ trước.

EDO cũng là một loại FPM RAM nhưng nó có thể lưu trữ dữ
liệu tại đầu ra, giữ cho chúng đủ lâu để tín hiệu có thể tới được
CPU một cách đảm bảo.

EDO RAM cho phép hiệu suất hệ thống tăng từ 15% đến 40%.

Tuy nhiên EDO cũng có nhược điểm là không có tính kiểm tra

chẵn-lẻ và không hỗ trợ các bản mạch chính có tốc độ bus cao
hơn 66MHz.
5/28/1411
Chương 4
Tổ chức Bộ nhớ chính
Tổ chức bộ nhớ bán dẫn

Gần đây đã xuất hiện loại modul SDRAM (Synchronous
DRAM) tương tự như EDO RAM nhưng cho phép truyền dữ
liệu hàng loạt ở tốc độ rất cao bằng cách sử dụng một ghép nối
nhịp đồng hồ tốc độ cao. Những SDRAM này cho phép chạy
với tốc độ bus lên tới trên 100MHz.
5/28/1412
Chương 4
Tổ chức Bộ nhớ chính
Tổ chức bộ nhớ bán dẫn
Một bộ nhớ thường được tạo nên từ nhiều vi mạch nhớ được
ghép lại để có độ dài từ và tổng số từ cần thiết. Những chip
nhớ được thiết kế sao cho có đầy đủ 1 số chức năng của một
bộ nhớ như:

Một ma trận nhớ gồm các ô nhớ, mỗi ô nhớ ứng với 1 bit nhớ.

Mạch logic giải mã địa chỉ ô nhớ.

Mạch logic cho phép đọc nội dung ô nhớ.

Mạch logic cho phép viết nội dung ô nhớ.

Các bộ đệm vào, bộ đệm ra và bộ mở rộng địa chỉ, …

5/28/1413
T chc B nh chớnh
4.2 Địa chỉ hoá bộ nhớ
1) Địa chỉ bộ nhớ trong 8086.
2) Định địa chỉ logic trong 80286
-)
Trong chế độ thực, 80286 phân chia bộ nhớ thành các
đoạn logic tơng tự nh trong 8086, nghĩa là không gian bộ
nhớ bị giới hạn trong 1MB. Tuy nhiên, trong thực tế, 80286 có
thể truy nhập tới hơn 1MB một chút trong chế độ địa chỉ thực.
-)
Ta có thể minh hoạ điều này bằng cách sử dụng địa chỉ
đoạn 0FFFFh và địa chỉ offset 0FFFFh, khi đó địa chỉ tính đ
ợc là 0FFFF0h + 0FFFFh = 10FFEFh. Trong 8086 bit ngoài
cùng bị bỏ đi và địa chỉ vật lý nhận đợc là 0FFEFh.
5/28/1414
T chc B nh chớnh
4.2 Địa chỉ hoá bộ nhớ
1) Địa chỉ bộ nhớ trong 8086.
2) Định địa chỉ logic trong 80286
-)
Nhng đối với 80286 do nó có 24 đờng địa chỉ nên ô nhớ 10FFEFh là
có thể địa chỉ hoá. Dễ dàng thấy rằng đối với đoạn FFFFh các byte có địa
chỉ offset từ 10h đến FFFFh sẽ có địa chỉ vật lý 21 bit.
-)
Vì vậy ở chế độ địa chỉ thực 80286 có khả năng truy nhập hơn 8086
đến 64KB (vùng nhớ nằm trên 1MB này đợc DOS 5.0 dùng để nạp một số
ứng dụng của nó nhờ vậy giành ra thêm 1 lợng bộ nhớ cho các ứng dụng
khác).
-)

Tuy nhiên, chú ý rằng trong rất nhiều máy PC, bit địa chỉ thứ 21 này
phải đợc kích hoạt bằng phần mềm trớc khi phần bộ nhớ cao hơn có thể
sử dụng.
5/28/1415
T chc B nh chớnh
4.2 Địa chỉ hoá bộ nhớ
2) Định địa chỉ logic trong 80286
-)
Trong chế độ bảo vệ, 80286 cung cấp khả năng địa chỉ ảo, cho phép
chơng trình có kích thớc lớn hơn rất nhiều kích thớc bộ nhớ vật lý của
máy tính.
-)
Một đặc điểm của chế độ bảo vệ là nó cung cấp khả năng làm việc
đa nhiệm, nghĩa là cho phép một số chơng trình cùng chạy một lúc.
-)
80286 đợc thiết kế để làm việc trong chế độ địa chỉ thực ngay khi đ
ợc bật lên, chuyển nó sang chế độ bảo vệ thờng là công việc của hệ
điều hành. Chế độ bảo vệ cho phép tận dụng tối đa khả năng làm việc
của 80286.
5/28/1416
T chc B nh chớnh
Định địa chỉ logic trong 80286: Địa chỉ ảo. (selector:offset)
-
Các chơng trình ứng dụng trong chế độ bảo vệ vẫn sử dụng
địa chỉ segment và offset để chỉ đến các ô nhớ.
-
Tuy nhiên địa chỉ đoạn bây giờ không tơng ứng với một đoạn
bộ nhớ nhất định nào, mà bây giờ nó đợc gọi là từ (bộ) chọn
đoạn (segment selector) và đợc hệ thống sử dụng để định vị
một đoạn vật lý có thể nằm ở mọi nơi trong bộ nhớ.

-
Một từ chọn đoạn có thể đợc mô tả nh sau:
5/28/1417
T chc B nh chớnh
Định địa chỉ logic trong 80286: T chon oan.

Bit 0 và 1 (RPL - Requested Privilege Level): mức u tiên (mức đặc
quyền): từ 0 3

Bit 2 (TI - Table Indicator): định loại bảng mô tả đoạn nhớ:

TI = 0: đoạn nhớ đợc xác định bởi bảng mô tả toàn cục (GDT) mô tả
không gian nhớ toàn cục

TI = 1: đoạn nhớ đợc xác định bởi bảng mô tả cục bộ (LDT) mô tả
không gian nhớ cục bộ.
5/28/1418
15 3 2 1 0
INDEX TI RPL
T chc B nh chớnh
Định địa chỉ logic trong 80286: T chon oan.

INDEX (13 bit còn lại ): chỉ số để chọn trờng mô tả đoạn trong
bảng mô tả.

Bảng mô tả thiết lập mối quan hệ giữa 30 bit địa chỉ ảo và 24 bit địa
chỉ vật lý của 80286.
5/28/1419
15 3 2 1 0
INDEX TI RPL

T chc B nh chớnh
Định địa chỉ logic trong 80286:

Để theo dõi các đoạn bộ nhớ vật lý đợc các chơng
trình sử dụng, hệ điều hành duy trì một tập hợp các
bảng gọi là bảng mô tả đoạn (segment descriptor
table).

Mỗi chơng trình có một bảng mô tả đoạn cục bộ
(local descriptor table) chứa các thông tin về các
đoạn của chơng trình.
5/28/1420
T chc B nh chớnh
Định địa chỉ logic trong 80286:

Ngoài ra còn có một bảng mô tả toàn cục (global
descriptor table) chứa các thông tin về các đoạn bộ
nhớ mà tất cả các chơng trình có thể truy nhập tới.

Nh vậy, từ chọn đoạn đợc dùng để truy nhập tới tr"
ờng mô tả đoạn chứa trong bảng mô tả.

Trờng mô tả đoạn (hình 2) xác định kiểu và kích th
ớc đoạn, xác định xem đoạn có mặt hay không và địa
chỉ cơ sở 24 bit của đoạn trong bộ nhớ.
5/28/1421
T chc B nh chớnh

Trờng mô tả đoạn là một vùng nhớ gồm 8 byte có cấu trúc nh sau:
Bit P (Present): Xác định đoạn nhớ có tồn tại thực sự hay không trong bộ nhớ.

Bit S chỉ thị loại tr"ờng mô tả:
- S = 0: tr"ờng mô tả sẽ mô tả các đoạn hệ thống
- S = 1: tr"ờng mô tả sẽ mô tả các đoạn ứng dụng (chứa dữ liệu và mã lệnh)
5/28/1422
Dự tr cho 80386
P DPL S TYPE A Bit địa chỉ cơ sở Base16 23
Bit địa chỉ cơ sở Base0 15
Kích thớc đoạn 0 15 bit
+6
+4
+2
0
15 8 7 0
T chc B nh chớnh

Trờng mô tả đoạn là một vùng nhớ gồm 8 byte có cấu trúc nh sau:
Bit A: truy nhập
2 bit DPL liên quan đến 4 mức đặc quyền từ 0 đến 3.
Ca c bit TYPE xác định loại đoạn (đoạn dữ liệu, ngăn xếp, mã lệnh)
Base: địa chỉ bộ nhớ vật lý của đoạn
5/28/1423
Dự tr cho 80386
P DPL S TYPE A Bit địa chỉ cơ sở Base16 23
Bit địa chỉ cơ sở Base0 15
Kích thớc đoạn 0 15 bit
+6
+4
+2
0
15 8 7 0

T chc B nh chớnh
Định địa chỉ logic trong 80286:

Quá trình đổi địa chỉ đoạn và offset mà chơng trình sử dụng
thành địa chỉ vật lý 24 bit diễn ra nh sau:

Trớc hết bit TI trong từ chọn đoạn đợc sử dụng để chọn bảng mô
tả đoạn.

Vị trí của bảng mô tả chứa trong thanh ghi GDTR (Global Descriptor
Table Register) và một thanh ghi khác, thanh ghi LDTR (Lobal
Descriptor Table Register) chứa địa chỉ của bảng mô tả cục bộ của
chơng trình đang chạy.
5/28/1424
T chc B nh chớnh
Định địa chỉ logic trong 80286:

Quá trình đổi địa chỉ đoạn và offset mà chơng trình sử dụng
thành địa chỉ vật lý 24 bit diễn ra nh sau:

Tiếp theo, một trờng mô tả đoạn đợc xác định bằng 13 bit chỉ số
(INDEX) trong từ chọn đoạn sẽ đợc truy nhập trong bảng mô tả đ ã
chọn để nhận đợc 24 bit địa chỉ đoạn (phù hợp với 24 đờng dây
bus địa chỉ của 80286).

Cuối cùng, địa chỉ offset sẽ đợc cộng với địa chỉ đoạn để tạo thành
địa chỉ vật lý 24 bit của một ô nhớ.
5/28/1425