Mô hình mạng đường trục atm wan phục vụ cho công tác đào tạo công nghệ viễn thông đồng thời kết nối các mạng lan tốc độ cao cho dữ liệu

Cụng ngh ATM

Li m u
Bản khoá luận này trình bày một cách khái quát về công nghệ truyền
dẫn không đồng bộ ATM, cùng những đặc tính cơ bản và sự u việt của nó.
Đây là phơng thức truyền dẫn có khả năng cung cấp tất cả các loại hình dịch
vụ mới trong tơng lai và đà đợc chọn làm giải pháp cho mạng viễn thông băng
rộng B-ISDN.
Trên cơ sở công nghệ hiện đại đó, đề tài tiếp tục nghiên cứu tìm hiểu cấu trúc
hệ thống mạng đờng trục nhằm ứng dụng vào mạng công cộng hoặc vào mạng
riêng dựa trên các sản phẩm ATM có sẵn (nh các bộ chuyển mạch ATM, các
bộ định tuyến, các module vạn năng và các Card giao tiếp).
Cuối cùng xây dựng: Mô hình mạng đờng trục ATM WAN phục vụ cho công
tác đào tạo công nghệ Viễn thông đồng thời kết nối các mạng LAN tốc độ cao
cho dữ liệu.
Ni dung cua bn khúa luận này bao gy bao gồm :
Ch¬ng 1: Tỉng quan về công nghệ ATM
Chơng 2: Nghiên cứu tìm hiểu cấu trúc hệ thống mạng đờng trục ứng
dụng công nghệ ATM.
Chơng 3: Xây dựng mô hình mạng đờng trục ATM WAN phục vụ cho
công nghệ đào tạo viễn thông.

1


Cụng ngh ATM

Chơng 1
Tổng quan về công nghệ ATM

1.1. Phơng thức truyền tải ATM

1.1.1. Khái niệm về băng thông rộng B-ISDN
Mạng ISDN ra đời đà đáp ứng đợc nhiều loại hình dịch vụ khác nhau
tạo khả năng tổng hợp nhiều loại hình dịch vụ trên cùng một mạng. Tuy nhiên
mạng này còn nhiều hạn chế về tốc độ truyền tải không thể vợt quá đợc
2Mbps và nh vậy thì mạng ISDN cha thể đáp ứng đợc mọi nhu cầu của khách
hàng.
Một mạng viễn thông thống nhất đáp ứng đợc tất cả các loại hình dịch
vụ viễn thông và sử lý tin với tốc độ rất khác nhau từ một vài Kbps đến hàng
trục Gbps, thậm chí đến hàng Tbps. Mạng thống nhất đó gọi là mạng số đa
dịch vụ băng thông rộng B-ISDN và chỉ có B-ISDN mới có khả năng cung cấp
các dịch vụ đa phơng tiện.
Yêu cầu đối với mạng B-ISDN:
Mạng B-ISDN phải có khả năng cung cấp mọi loại hình dịch vụ cho
khách hàng với tốc độ bít rất khác nhau từ vài Kbps đến hàng chục
Mbps thậm trí đến hàng trăm Gbps hoặc Tbps.
Yêu cầu giải tần cao và công nghệ chuyển mạch linh hoạt.
Mạng B-ISDN phải có khả năng cung cấp hoặc sẵn sàng cung cấp các
dịch vụ mới và khi khách hàng muốn thay đổi dịch vụ cũng nh tính
năng của dịch vụ thì các nhà khai thác không phải nạp thêm các phần
mềm mới cho hệ thống chuyển mạch.
1.1.2. Tại sao gọi là ATM
Do những hạn chế của mạng ISDN băng hẹp N-ISDN, một phơng thức
truyền dẫn mới gọi là phơng thức truyền dẫn không đồng bộ (ATM) đà đợc
chấp nhận nh chuyển mạch và là phơng thức truyền dẫn thông tin cho việc
thực thi mạng B-ISDN. Giống nh chuyển mạch gói, ATM là một mô hình trên
cơ sở gói mà trong đó các gói đợc gọi là các tế bào có kích thớc cố định. Bằng
việc ghép kênh thống kê, tài nguyên mạng đợc sử dụng hiệu quả hơn trong
mạng chuyển mạch kênh.
1.1.3. Sự tiêu chuẩn hoá ATM

2


Cụng ngh ATM

Nhóm nghiên cứu 13 ITU-T bắt đầu phát triển tiêu chuẩn cho B-ISDN
từ 1985. Mục đích là phát triển một công nghệ mạng diện rộng dung lợng lớn
cho các dịch vụ băng rộng nêu trên tại tốc độ 150 Mbps và cao hơn. Tuy
nhiên, từ đó công nghệ truyền thông dữ liệu đà giúp mở rộng phạm vi ứng
dụng ATM.
Một vài tổ chức đà đóng góp vào sự tiêu chuẩn hoá ATM, nh các tổ
chức là ITU-T, ANSI, ETSI, và diễn đàn ATM.
1.2. Cơ sở về ATM
1.2.1. Giới thiệu
ATM là chữ viết tắt của kiểu truyền dẫn không đồng bộ (Asynchronous
Transfer Mode). Từ không đồng bộ đợc sử dụng là vì ATM cho phép hoạt
động không đồng bộ giữa phía phát và phía thu: Sự không đồng bộ nµy cã thĨ
xư lý dƠ dµng b»ng viƯc chÌn hay tách các tế bào không phân nhiệm (tế bào
rỗng). Đó là các gói không mang thông tin.
ATM còn có hai đặc điểm quan trọng:
Thứ nhất: ATM sử dụng các gói có kích thớc nhỏ và cố định gọi là các
tế bào ATM (ATM Cell), các tế bào nhỏ cùng với tốc độ truyền lớn sẽ làm cho
trễ truyền và biến động trễ giảm đủ nhỏ đối với các dịch vụ thời gian thực,
ngoài ra kích thớc nhỏ cũng tạo điều kiện cho việc hợp kênh ở tốc độ cao đợc
dễ dàng hơn.
Thứ hai: ATM có khả năng nhóm một vài kênh ảo (Virtual Channel)
thành một đờng ảo (Virtual Path), nhằm giúp cho việc định tuyến đợc dễ dàng.
1.2.2. Kiến trúc mạng B-ISDN
Mạng B-ISDN đợc tổ chức hợp lý theo mô hình kiến trúc lớp. Mô hình
này đợc gọi là mô hình giao thức chuẩn B-ISDN (PRM), mà lần lợt đợc tổ

chức thành ba mảng:
1. Mảng khách hàng dùng cho việc truyền dẫn thông tin khách
hàng, bao gồm cơ chế điều khiển luồng và khôi phục lỗi.
2. Mảng điều khiển chịu trách nhiệm cho việc kết nối cuộc gọi và
các chức năng điều khiển kết nối.
3. Mảng quản lý chịu trách nhiệm giám sát mạng.
Mô hình giao thức chuẩn thờng đợc miêu tả bằng một sơ đồ 3 chiều để phản
ánh 3 mảng này nh trình bày trên hình 1.1.
3


Cụng ngh ATM

Hình 1.1 Mô hình giao thức chuẩn B-ISDN và các lớp.
Mảng khách hàng và mảng điều khiển gồm 3 lớp: Lớp tơng thích ATM,
Lớp ATM, và Lớp Vật lý. Lớp tơng thích ATM (AAL) là lớp cao nhất cđa ba
líp vµ líp vËt lý lµ líp thÊp nhÊt. Lớp vật lý xác định các đặc tính điện hoặc
các đặc tính quang, và các giao diện mạng, đồng thời đặt các bit lên trên đờng
dây. Lớp vật lý đợc chia nhỏ thành 2 lớp phụ:

User

Trạm đầu cuối
A A P
Packer
A T H
L M Y

Application

Chun m¹ch
P A P
Cells
Cells
H T H
Y M Y

Trạm đầu cuối
P A A
Packer
H T A
Y M L

Hình 1.2 Luồng gói tin tế bào

User

Application

1. Lớp phụ đồng quy truyền dẫn (TC), thực hiện các chức năng mà
không phụ thuộc vào môi trờng vật lý .
2. Lớp phụ phụ thuộc vào môi trờng vật lý (PMD), thực hiện các
chức năng mà phụ thuộc vào môi trờng nh thời gian bit và mà đờng, nó là lớp thấp của hai lớp phụ.
Mảng quản lý bao gồm hai loại chức năng: Quản lý lớp và quản lý
mảng.
Về mặt luồng tế bào và gói tin trong mạng, hình 1.2 trình bày cách định
nghĩa các giao diện.
1.2.3 Tiêu đề tế bào ATM
Nh đà trình bày trớc đây, một tế bào có 48 octet trờng thông tin
(Payload) và 5 octet phần tiêu đề, đợc biểu diễn trên hình 1.3.

Phần tiêu đề đợc gán bởi lớp ATM và đợc tạo thành bởi một vài trờng
nh trong h×nh 1.4.

4


Cụng ngh ATM

Các trờng này là điều khiển luồng chung, nhận dạng đờng ảo, nhận
dạng kênh ảo, trờng tải thông tin, và u tiên mất mát tế bào.
5 Octet

48 Octet

Tiêu đề

Trờng tải thông tin

Hình 1.3 Cấu trúc tế bào
GPC (4
VPI (4 bit)
bit)
VPI (4 bit)
VCI (4bit)
VCI ( 8 bit)
CLP
VCI (4
PT
(3
bit)

(1
bit)
bit)
HEC ( 8 bit)

Octet 1
Octet 2
Octet 3
Octet 4
Octet 5

Hình 1.4 Tiêu đề tế bào ATM
Chức năng đặc trng của các trờng này nh sau:
 GFC: §iỊu khiĨn lng chung (4 bit) chØ áp dụng với giao diện
khách hàng-mạng (UNI) trong cấu hình điểm-điểm và tham gia
điều khiển lu lợng theo hớng khách hàng về phía mạng. Còn với
giao diện mạng-mạng (NNI), trờng này đợc sử dụng nh một phần
của trờng VPI, làm tăng thêm dung lợng điạ chỉ.
VPI: Nhận dạng đờng ¶o (8 bit) cho phÐp tíi 2 8 = 256 đờng ảo.
Mỗi VP bao gồm các kênh ảo, một đờng ảo là một bó các kênh
ảo với cùng VPI nhng khác VCI.
VCI: Nhận dạng kênh ảo (16bit) cho phép 216 = 65.535 kênh ảo
trong một đờng ảo.
PT: Trờng tải thông tin (3bit) cho phép ATM mang tới 8 loại tải
thông tin. Các loại tải tin này đợc nhận dạng bởi nhận dạng trờng
tải thông tin (PTI). Bảng 1.1 chøa c¸c PTI.
Thùc chÊt bit cã nhiỊu ý nghÜa nhÊt (bit 3) đợc sử dụng để phân biệt các
tế bào dữ liệu từ các tế bào OAM, nó bằng 0 cho các tế bào dữ liệu và bằng 1
cho các tế bào OAM. Đối với các tế bào dữ liệu, bit 2 đợc sử dụng để chỉ sự
tắc nghẽn; nó bằng 0 nếu tắc nghẽn không xảy ra và bằng 1 nếu ngợc lại. Còn

bit 1 bằng 0 cho các tế bào khối dữ liệu dịch vụ (SDU) type =0 và bằng 1 cho
các tế bào SDU = 1.
5


Cơng nghệ ATM

B¶ng 1.1 M· PTI.
M· PTI
MSB first
000
001
010
011
100
101
110
111

Chó thÝch
- TÕ bào dữ lliệu ngời sử dụng, không có tắc nghẽn,
SDU-type = 0 ( nghĩa là bắt đầu hoặc tiếp tục thông
tin của SAR-SDU trong AAL5)
- Tế bào dữ liệu ngời sử dụng, không có tắc nghẽn,
SDU-type = 1 (kết thúc của SAR-SDU trong
AAL5)
- Tế bào dữ liệu ngời sử dụng, có tắc nghẽn, SDUtype = 0
- Tế bào dữ liệu ngêi sư dơng, cã t¾c nghÏn, SDUtype = 1
- OAF5 tế bào kết hợp đoạn
- OAF5 tế bào kết hợp đầu cuối - đầu cuối

- Tế bào quản lý nguồn tài nguyên (RM) (sử dụng
trong quản lý lu lợng)
- Dành cho các chức năng trong tơng lai

CLP: Ưu tiên mất mát tế bào (bit 1) đợc sử dụng để quyết định
loại bỏ các tế bào thích hợp khi mạng tắc nghẽn. Nếu CPL = 1,
các tế bào có thể bị loại bỏ, ngợc lại CPL = 0 tế bào có thể đợc
giữ nguyên.
GFC (4 bit)
VPI (4 bit)
VPI (4 bit)
VCI (4 bit)
VCI (8 bit)
VCI (4 bit)
PT (3 bit) CLP
(1 bit)
HEC (8 bit)

Octet 1
Octet 2
Octet 3
Octet 4
Octet 5

(a) Mào đầu tế bào UNI
GFC VPI VCI PTI CLP HEC Trờng tải tin
(4 (8 (16 (3
(48 byte)
bit) bit) bit) bit) (1 bit) (8 bit)
(b) Tế bào UNI

Hình 1.5 Mào đầu tế bào và tế bào ATM UNI
HEC: Điều khiển lỗi tiêu đề (8 bit) đợc sử dụng để sửa chữa lỗi
trên các bit khác trong tiêu đề. HEC cho phép chuyển mạch ATM
phát hiện các lỗi bị nhiều lỗi bit và sửa các lỗi bị một lỗi bit.
Một tế bào giao diện khách hàng-mạng (UNI) có cấu trúc nh trên hình
1.5. Kết quả là, các tế bào thuộc cùng kênh ảo có VPI vµ VCI gièng nhau.
6


Cụng ngh ATM

Điều này có nghĩa là từ một điểm mạng của tổng thể, lớp ATM khi đó có thể
đợc nhận biết nh là đợc chia thành hai mức phân cấp: mức kênh ảo (mức cao)
và mức đờng ảo (mức thấp). Hình 1.6 minh hoạ lớp ATM.
Lớp ATM

Mức kênh ảo
Mức đờng ảo
Lớp vật lý

Hình 1.6 Phân cấp lớp ATM
VPI (8bit)

Octet 1

VPI (4 bit)
VCI (4 bit)
VCI (8 bit)
PT (3
CLP

VCI (4 bit)
(1 bit)
bit)
HEC (8 bit)

Octet 2
Octet 3
Octet 4
Octet 5

(a) Mào đầu tế bµo NNI
VPI
VCI
PTI CLP HEC
(12 bit) (16 bit) (3 bit) (1 bit) (8 bit)
(b) Tế bào NNI

Trờng tải tin
(48 byte)

Hình 1.7 Mào đầu tế bào và tế bào ATM NNI
Trờng GFC không đợc sử dụng trong các tế bào NNI. Tuy nhiên nó đợc
sử dụng nh là một phần của trờng VPI cho các tế bào NNI, cho ta tổng số 12
bit trêng VPI (hay 212 = 4096 VPI). TÕ bµo NNI có cấu trúc nh trên hình 1.7.
Điều này làm cho số đờng ảo có thể đợc định nghĩa tại mức NNI tăng từ 256
(khi chỉ có 8 bit đợc sử dụng: 28 = 256) tới 4096. Do đó làm tăng số đờng ảo
lên gấp 15 lần mà một nhà cung cấp dịch vụ có thể chỉ định tại mỗi chuyển
Tb đợc gán
Tb đợc gán
mạch ATM.

1.2.4. Phân loạiTbtếkhông
bào gán

Tb không gán

Trong mạng ATM sử dụng 5 tế bào, đợc thể hiện nh trong Hình 1.8.
Lớp ATM

SAP

Lớp vật lý

Tb hợp lệ
Tb rỗng

Tb không hợp lệ
Tb rỗng

Tb bị loại bỏ
7

SAP: Điểm giao tiếp dịch vụ
Tb: Tế bào


Cụng ngh ATM

Hình 1.8 phân loại tế bào ATM
Chức năng của các loại tế bào nh sau:
Tế bào rỗng: là tế bào đợc lớp vật lý xen vào/tách ra để luồng tế

bào tại ranh giới giữa lớp ATM và lớp vật lý có tốc độ phù hợp
với tốc độ đờng truyền.
Tế bào hợp lệ: là tế bào có mào đầu không có lỗi bị phát hiện
hoặc có lỗi đơn đà đợc sửa bởi chu trình sửa lỗi HEC.
Tế bào không hợp lệ: là tế bào có nhiều lỗi và không thể sửa đợc
(bị loại bỏ tại lớp vật lý). Tế bào rỗng, tế bào hợp lệ và tế bào
không hợp lệ chỉ tồn tại ở lớp vật lý.
Tế bào đợc gán: là tế bào mang các thông tin dịch vụ, sử dụng
các dịch vụ lớp ATM.
Tế bào không gán: là tế bào không đợc sử dụng, không mang
thông tin dịch vụ. Tế bào đợc gán và tế bào không gán là
các tế bào lớp ATM.
1.3.

Lớp ATM

1.3.1. Giới thiệu
Một mạng ATM bao gồm một tổ hợp các chuyển mạch ATM đợc liên
kết bởi các kết nối ATM điểm-điểm. Các chuyển mạch hỗ trợ hai loại giao
diện: giao diện khách hàng-mạng (UNI) và giao diện mạng-mạng (NNI). UNI
kết nối một hệ thống đầu cuối với chuyển mạch và NNI kết nối hai chuyển
mạch ATM thuộc hai hệ thống mạng khác nhau.

8


Cụng ngh ATM

Hình 1.9 Đờng ảo và kênh ảo
Từ mạng ATM là mạng có hớng kết nối, một mạch ảo phải đợc thiết lập

trớc khi dữ liệu có thể truyền từ nguồn tới đích. Nh đà thảo luận trớc đây,
ATM sử dụng khái niệm kênh ảo (VC) và đờng ảo (VP) để thực hiện định
tuyến trong mạng. Một VC, đợc xác định bởi một nhận dạng kênh ảo (VCI),
đợc kết nối giữa hai thực thể liên lạc ATM. Nó bao gåm mét ghÐp nèi cđa
mét hay nhiỊu liªn kÕt ATM. Mỗi VC cung cấp một chất lợng dịch vụ nhất
định. Một VP, đợc xác định bởi một nhận dạng đờng ảo (VPI), nó là một
nhóm nhiều kênh ảo giữa hai điểm đầu cuối. VPI và VCI chỉ có ý nghĩa cục
bộ và thờng đợc xác định lại tại mỗi chuyển mạch. Hình 1.9 trình bày sự tơng
quan một liên kết vật lý giữa các VP và VC.
Kênh ảo cố định (PVC): Đây là một kết nối đợc thiết lập bởi một
toán tử mạng mà thích hợp với các giá trị VPI/VCI đợc chơng
trình hoá cho một nguồn và đích đà cho. Vì vậy, PVC đợc thiết
kế thông qua sự chuẩn bị và phải mất một thời gian dài.
Kênh ảo chuyển mạch (SVC): Một SVC đợc thiết lập một cách tự
động qua một giao thức báo hiệu và chỉ mất một khoảng thời gian
ngắn.
Một vài cặp VPI/VCI đợc dành riêng cho các chức năng đặc biệt là:






(VPI, VCI) = (0,5): Dành cho báo hiệu.
(VPI, VCI) = (0,16): Dành cho giao diện quản lý vùng tích hợp.
(VPI, VCI) = (0,17): Phục vụ mô phỏng cấu hình mạng LAN.
(VPI, VCI) = (0,18): Giao diện mạng-mạng cá nhân.
(VPI, VCI) = (0,19) và (0,20): Dành riêng nhng cha đợc sử dụng.

1.3.2. Chuyển mạch đờng ảo và kênh ảo

Một mạng ATM cũng có thể cung cấp một dịch vụ mức đờng ảo hoặc
một dịch vụ mức kênh ảo hoặc cả hai. Trong một mạng mà cung cấp dịch vụ
mức đờng ảo, khi chuyển mạch nhận một tế bào với nhận dạng đờng ảo và
nhận dạng kênh ảo cho trớc, nó tạo ra một bảng tra cứu để xác định giá trị
nhận dạng đờng ảo nào thì đợc thay đổi và hớng chuyển mạch hoặc hÖ thèng
9


Cụng ngh ATM

đầu cuối tiếp theo. Giá trị nhận dạng kênh ảo nào thì không đợc đặt lại. Loại
chuyển mạch này gọi là chuyển mạch đờng ảo (VP Switching).

Hình 1.10a Ví dụ về chuyển mạch đờng ảo

Hình 1.10b Ví dụ về chuyển mạch kênh ảo
Tơng tự, trong mạng nhà cung cấp một dịch vụ mức kênh ảo, khi
chuyển mạch nhận diện một tế bào với một nhận dạng đờng ảo và nhận dạng
kênh ảo cho trớc, nó sẽ gán các giá trị nhận dạng đờng ảo và kênh ảo mới cho
tế bào trớc khi đa nó tới chuyển mạch hoặc hệ thống đầu cuối tiếp theo. Loại
chuyển mạch này gọi là chuyển mạch kênh ảo (VC Switch).
Hình 1.10a và hình 1.10b mô tả các khái niệm về đờng ảo và kênh ảo.
1.3.3. Tóm tắt
Phần này miêu tả hai mức phân cấp ghép kênh đợc định nghĩa cho
mạng ATM: đờng ảo (VP) và kênh ảo (VC). Một liên kết vật lý có thể hỗ trợ
một vài đờng ảo, và mỗi VP có một nhận dạng đờng ảo (VPI). Tơng tự, một đờng ảo thực chất là một bó các kênh ảo, và mỗi VC có một nhận dạng kênh ảo
(VCI). Tại mỗi chuyển mạch, VPI sẽ đợc thông dịch thành một VPI mới.
Trong một số chuyển mạch các VCI trong mỗi VP đợc giữ nguyên trong suốt
thời gian xử lý bản dịch VPI.
1.4. Lớp tơng thích ATM

10


Cụng ngh ATM
1.4.1. Giới thiệu

Lớp tơng thích ATM (AAL) làm cho mạng ATM có thể mang đợc nhiều
kiểu lu lợng. Nó chia các gói tin của ngời sử dụng thành trờng tải tin 48 byte
mà đợc gửi tới lớp ATM. Sau đó cộng thêm 5 byte tiêu đề để mỗi trờng tải tin
tạo thành các tế bào 53 byte.
1.4.2 Quá trình tơng thích
AAL gồm 2 lớp phụ: Lớp phụ hội tụ (CS) và lớp phụ chia đoạn và tổ hợp lại
(SAR). Hình 1.11 là tóm tắt của quá trình này

AALSAP
AAL-SDU

CS
Phần đầu
CS-PDU

Thông tin
CS-PDU

Kết cuối
CS-PDU

CS-PDU
Giữa CS và SAR không có SAP
Phân đoạn

CS-PDU
SAR

SAR
Phần đầu
SAR-PDU

Thông tin
SAR-PDU
SAR-PDU
ATMSAP

ATM-SDU
Mở đầu
Tế bào

Thông tin trờng tế bào
ATM-PDU = Tế bµo

KÕt ci
SAR-PDU

Líp AAL

Líp ATM

KÕt ci
TÕ bµo

11

PL-SAP


Cụng ngh ATM

SAR sau đó nối một tiêu đề và (hoặc) kết cuối cho mỗi SAR-SDU để tạo
thành một SAR-PDU mà nó đợc gửi tới lớp ATM. Tại đích, SAR chịu trách
nhiệm tổ hợp lại tất cả SAR-PDU thuộc cùng CS-PDU và đa CS-PDU đợc tổ
hợp tới lớp phụ hội tụ. Chi tiết quá trình AAL cho một kiểu lu lợng đợc trình
bày trên hình 1.12.
1.4.3 Quá trình tơng thích cho các loại AAL khác nhau
Việc sử lý lớp tơng thích ATM thì khác nhau cho mỗi loại lớp AAL.
Phần này sẽ trình bày quá trình AAL cho các loại AAL khác nhau.
1.4.3.1 AAL loại 1
Các dịch vụ có tốc độ bit cố định (CBR) sử dụng AAL loại 1. Nh đà nói
trớc đây các dịch vụ CBR điều khiển lu lợng thời gian thực nên đòi hỏi về trễ
truyền dẫn tế bào và sự biến thiên của trễ rất chặt chẽ.
Có hai Mode truyền dẫn cho AAL loại 1: Truyền dẫn dữ liệu không có
cấu trúc và truyền dẫn dữ liệu có cấu trúc.
Hình 1.13 trình bày quá trình AAL cho hớng truyền dẫn dữ liệu không
có cấu trúc. Trong trờng hợp này lớp phụ hội tụ không cộng thêm phần tiêu đề
hay phần kết cuối cho dữ liệu ngời sử dụng nhận đợc từ các lớp cao hơn. Nó
chia dữ liệu ngời sử dụng thành các khối 47 byte mà nó đa tới lớp phụ chia
đoạn và tổ hợp lại. Cuối cùng nối thêm 1 byte tiêu đề để hình thành khuôn
dạng 48 byte và đa xuống lớp ATM. Tại nơi nhận, lớp phụ SAR nhận 48 byte
từ lớp ATM và đa 47 byte của trờng tải thông tin tíi líp phơ héi tơ.
Trong mét vµi øng dơng mà sử dụng mode truyền dẫn dữ liệu có cấu tróc,
1 byte trong sè 47 byte tõ líp phơ héi tụ đợc sử dụng nh là một con trỏ dùng
để mô tả danh giới cấu trúc. Còn lại 46 byte là dữ liệu ngời sử dụng. Con trỏ
biểu thị khoảng trống đợc đo bằng byte, của trờng con trỏ và bắt đầu của khối

cấu trúc bao gồm 46 byte còn lại của PDU này và 47 byte PDU tiếp theo.
Các lớp cao

Lớp phụ hội tụ

Dòng bit dữ liệu khách hàng

47 byte

Lớp phụ chia đoạn và
tổ hợp

47 byte

SN
SNP
Tải tin
(4 bit) (4 bit) (47 byte)

CS-PDU

SAR PDU

12
Lớp ATM

Tiêu đề

Trờng tải thông tin

(5 byte)

(48 byte)

TÕ bµo ATM


Cụng ngh ATM

Hình 1.13 quá trình sử lý tơng thích cho AAL loại 1
Phần tiêu đề đợc nối bởi SAR chøa c¸c trêng sau:
 Mét trêng sè thø tù (SN) 4 bit sử dụng để tìm các tế bào bị mất hoặc tế
bào bị lỗi. Một trờng bảo vệ số thø tù (SNP) 4 bit sư dơng ®Ĩ phơc vơ
viƯc phát hiện lỗi và có khả năng sửa lỗi cho trêng SN. Nã bao gåm 2
trêng phô: 3 bit trêng kiểm tra lỗi (CRC) và 1 bit chẵn lẻ. Điều này cho
phép nó sửa tất cả các lỗi bit đơn và phát hiện 2 bit lỗi.
SN
CSI
Đếm thứ tự
(1 bit)
(3 bit)

SNP
CRC
Chẵn
(3 bit)
lẻ
(1 bit)

Hình 1.14 Tiêu đề SAR PDU

Cấu trúc của tiêu đề SAR PDU đợc miêu tả trên hình 1.14. Hình 1.15
là một ví dụ về sự chia đoạn trong mode truyền dẫn dữ liệu có cấu trúc và sự
tổ hợp PDU và một SAR PDU của mode truyền dẫn dữ liƯu kh«ng cã cÊu tróc.
1.4.3.2 AAL loại 2
HiƯn nay kh«ng có tiêu chuẩn nào đợc định nghĩa cho AAL loại này. Nó
hỗ trợ các dịch vụ VBR hớng liên kết với sự tơng quan thời gian giữa nguồn
và đích. Sự khôi phục thời gian trong hệ thống VBR là một quá trình phức tạp.
Đây là một trong những lý do tại sao mà các dịch vụ hớng kết nối sử dụng hầu
hết AAL loại 1.
1.4.3.3 AAL loại 3/4
Trong AAL loại này lớp phụ hội tụ lại đợc chia thành 2 phần: Phần lớp
phụ hội tụ chung (CPCS) và lớp phụ hội tụ đặc trng dịch vụ (SSCS). SSCS có
thể không có hoặc có nhiều giao thức đợc định nghĩa, phụ thuộc vào dịch vụ.
SPCS quy định một phơng thức truyền tải không đảm bảo của các khung có độ
dài thay đổi lên tới 65.635 byte. Các chức năng của CPCS cần 4 byte tiêu đề
và 4 byte kết cuối. Có tới 3 byte đệm có thể đợc thêm vào làm cho CPCS trở
thành bội số của 4 byte. CPCS-PDU đợc chia thành 1 hay nhiều đoạn có kích
thớc 44 byte, mỗi một đoạn này có 2 byte tiêu đề và 2 byte kết cuối đợc cộng
13


Cụng ngh ATM

vào để nó tạo thành trờng tải tin 48 byte mà sẽ đợc gửi tới lớp ATM. Quá trình
AAL đợc trình bày trên hình 1.16.
Các trờng trong tiêu đề và kết cuối của CPCS-PDU là:
CPI (Phần nhận dạng chung): Sử dụng để chỉ ra các khối đếm sử dụng
trong trờng Basize và trờng độ dài của CPCS-PDU. Hiện nay, chỉ có CPI
= 0 là đợc định nghĩa.
Btag (Thẻ bắt đầu): Ngời gửi đặt cùng giá trị cho Btag và Etag; nếu

Btag khác Etag, thì quá trình đà bị lỗi.
Basize (Kích thớc cấp cho bộ đệm): Chỉ ra bộ đệm lớn nhất cần để nhận
TDU (>= dữ liệu ngời sử dụng trong trờng thông tin).
PAD: 0-3 byte đệm đợc sử dụng để làm cho toàn bộ CPCS-PDU trở
thành bội số của 4 byte.
AL (Sắp hàng): Một byte bằng 0 làm cho kết nối đợc sắp hàng với 4
byte.
Etag (Thẻ kết thúc): Có cùng giá trị nh Btag; chỉ ra lỗi nếu Etag khác
Btag.
Length: Chỉ số byte trong trờng tải tin CPCS.

Các lớp cao

Dữ liệu khách hàng
0-65535 byte

Lớp phụ CPI Btag Basize Thông tin
PAD
AL Etag Length
CPCS 1 byte 1 byte 2 byte 0-65535 byte 0-3 byte 1 byte 1 byte 2 byte CS-PDU

ST SN

MID

2 bit 4 bit 10 bit

Líp ATM

T¶i tin LI CRC

44 byte 6 bit 10 bit

SAR - PDU

Tiêu đề Trờng thông tin
5 byte
48 byte

Hình 1.16 Quá trình xử lý tơng thích cho AAL loại 3/4
Các trờng kết cuối và tiêu đề PDU của lớp phụ chia đoạn và tổ hợp đợc
trình bày dới đây.

14


Cụng ngh ATM

ST (Kiểu chia đoạn): Sử dụng để chỉ nếu PDU là bắt đầu bản tin
(BOM), tiếp tục cđa b¶n tin (COM), kÕt thóc cđa b¶n tin (EOM), hoặc
đoạn bản tin đơn (SSM).
-

ST=10: BOM

-

ST=00: COM

-

ST=01: EOM

-

ST=11: SSM

SN (Số thứ tự): Miêu tả số thứ tự theo modun-16 của mỗi SAR-PDU
thuộc cùng CPCS-PDU.
MID (Nhận dạng ghép kênh): Nhận dạng CPCS PDU khi các SAR PDU
từ các CPCS PDU khác nhau đợc ghép kênh với nhau. Giá trị của MID
thì giống nhau cho tất cả các SAR PDU thuộc cùng một CPCS PDU.
LI (Chỉ thị độ dài): Độ dài của dữ liệu ngời dùng trong trờng thông tin
(tính theo byte).
CRC (Kiểm tra lỗi vòng): Sử dụng để phát hiện và sửa lỗi.
1.4.3.4. AAL loại 5
Đây là một phiên bản đơn giản hơn AAL 3/4. Không giống nh AAL 3/4,
nó không hỗ trợ cho việc ghép kênh của dữ liệu từ nhiều ứng dụng lớp cao
hơn; kết quả là, nó không có trờng MID. Nó cho phép các khung có độ dài
thay đổi (Có thể lên tới 65.535 byte) cùng với sự phát hiện lỗi lớp phụ hội tụ
cộng thêm 8 byte kết cuối cho dữ liệu ngời sử dụng. Có tới 47 byte đệm có thể
đợc céng vµo cho phÐp PDU trë thµnh béi sè cđa 48 byte trong trêng th«ng tin
ATM.
Trêng kÕt ci cđa líp héi tơ chung bao gåm:
 PAD: 0-47 byte sư dơng ®Ĩ lµm cho CPCS PDU thµnh béi sè cđa 48
byte.
 UU (Chỉ số ngời dùng-ngời dùng): Sử dụng để sắp hàng kết cuối với 64
bit.
Length: Sử dụng để chỉ sè byte cđa d÷ liƯu ngêi sư dơng trong trêng tải
tin CPCS.
CRC (Kiểm tra lỗi vòng): Sử dụng để phát hiện lỗi trong PDU.

1.4.4 Tóm tắt
15


Cụng ngh ATM

Lớp tơng thích ATM (AAL) phụ thuộc vào kiểu mảng. AAL cho mảng
ngời sử dụng lại đợc chia nhá thµnh 2 líp phơ: líp phơ héi tơ (CS) và lớp phụ
chia đoạn và tổ hợp lại SAR. CS chịu trách nhiệm tạo các gói tin có độ dài cố
định từ thông tin ngời sử dụng và đa xuống SAR, nơi chịu trách nhiệm tạo ra
trờng tải tin 48 byte của một tế bào. Hoạt động thực hiện bởi CS phụ thuộc vào
loại AAL. Với AAL 1 nó chia dữ liệu ngời sử dụng thành các khối 47 byte và
đợc đa tới lớp phụ SAR nơi mà một byte tiêu đề đợc cộng vào mỗi khối để tạo
thành tải tin. Đối với AAL 3/4 nó cộng cả tiêu đề và kết cuối. Có tới 3 byte
đệm đợc cộng vào trớc khi đa PDU tới lớp phụ SAR nơi mà PDU đợc chia
thành các khối 44 byte. Hai byte tiêu đề và 2 byte kết cuối đợc cộng vào để
hình thành tải tin. Còn với AAL 5, 8 byte kết cuối đợc cộng vào dữ liệu ngời
sử dụng tại lớp phụ CS và có tới 47 byte đệm có thể đợc cộng vào để làm cho
PDU là bội số của 48 byte. PDU sau đó đợc chia thành 48 byte mà cấu thành
thẻ tin. Các giao thức của lớp cao hơn bao gồm TCP/IP. Mảng quản lý AAL
cũng tơng tự nh mảng ngời sử dụng, trừ các giao thức lớp cao trong mảng
quản lý là SNMP và CMIP.
AAL trong mảng điều khiển gọi là báo hiệu AAL. Nó bao gồm 3 lớp:
Chức năng phối hợp đặc trng dịch vụ (SSCF), đây là lớp cao nhất, giao thức
liên kết đặc trng dịch vụ (SSCOP), và phần AAL chung (CPAAL) là lớp thấp
nhất. Giao thức lớp cao hơn là giao thức Q.2931.
1.5 Chuyển mạch ATM
Chuyển mạch ATM thực hiện chức năng chuyển mạch các VPI, VCC
và dựa trên nguyên lý chung đợc mô tả trong hình 5.1 và 5.2. Chuyển mạch
ATM mang hai đặc tính: chuyển mạch gói do tính chất từng tế bào ATM đợc

chuyển tải trong mạng một cách riêng biệt; và chuyển mạch có kết nối do các
kết nối giữa hai đầu cuối phải đợc thiết lập trớc khi chuyển tải tế bào. Khi đó
các nút chuyển mạch ATM sẽ chuyển tải các tế bào từ các tuyến nối đến tới
các tuyến nối đi trên cơ sở các thông tin định tuyến nằm trong phần mào đầu
tế bào và các thông tin lu giữ ở từng nút chuyển mạch trong giai đoạn thiết lập
kết nối. Quá trình thiết lập kÕt nèi t¹i tõng nót chun m¹ch thùc hiƯn 2 chức
năng sau:
(1) Đối với từng kết nối, xác nhận giá trị nhận dạng kết nối (VCI) của
tuyến nối đến, nhận dạng tuyến nối và tạo giá trị VCI của tuyến nối đi.
(2) Thiết lập bảng định tuyến tại từng nút chuyển mạch để xác định mối
quan hệ giữa các tuyến nối đến và tuyến nối đi của từng kết nối.
16


Cụng ngh ATM

VPI và VCI là thông tin nhận dạng kết nối trong các tế bào ATM. Để có
thể xác định chính xác từng kết nối, mỗi VP trong từng chặng đờng chuyền có
một giá trị VPI riêng và mỗi VC trong từng VP có một giá trị VCI riêng. B ớc
đầu tiên để thiết lập kết nối giữa các đầu cuối là xác định đờng nối giữa thiết
bị nguồn và thiết bị đích. Quá trình này kết thúc với kết quả là xác định đợc
chuỗi các chặng đờng dùng trong kết nối và các giá trị nhận dạng của chúng.
Để minh hoạ cho quá trình này ta hÃy xem xÐt vÝ dơ gåm 3 nót chun m¹ch
cã ký hiƯu là (i-1), (i) và (i+1).
Giá trị điều khiển của bảng định tuyến của nút chuyển mạch (i) đợc
thiết lập nh sau. Nút (i-1) gửi các thông tin về tuyến nối đến và tuyến nối đi
tới nút (i). Nút (i) gán giá trị VCI cho kết nối và khởi tạo giá trị VCI của tuyến
nối đi. Sau đó nút (i) gửi ®i hai b¶n tin: Mét b¶n tin cho nót (i-1) để xác nhận
giá trị VCI dùng cho tuyến nối đến (mà tơng ứng với tuyến nối đi của nút (i1)), một bản tin cho nút (i+1) bao gồm thông tin về tuyến nối đến và tuyến nối
đi của nút (i+1). Nút (i+1) sẽ gửi lại nút (i) các thông tin dùng để thiết lập VCI

của tuyến nối đi (và là một giá trị của bảng định tuyến). Các tế bào sẽ đợc
truyền tải khi tất cả các bảng định tuyến thuộc đờng nối đợc xác lập. Tại các
nút chuyển mạch, giá trị VCI cùng với tuyến nối đến sẽ đợc sử dụng để xác
định tuyến nối đi và giá trị VCI mới của từng tế bào đến.
Dữ liệu
C

Mào đầu
B

A
I1
I2

Dữ liệu

I8

F

A

X

G

W

G

G

Z

M

Z

O1
O2

O8

B

Mào đầu vào

X

Bảng thông
dịch / định
chuyển

Mào đầu ra

Hình 1.17 Nguyên lý chuyển mạch ATM
Đối với chuyển mạch VP/VC, quy trình xảy ra cũng tơng tự nh trong
chuyển mạch VC. Sự khác nhau chủ yếu liên quan đến số lợng các bảng định
tuyến dùng cho một kết nối. Đặc biệt, không có sự phân biệt giữa chuyển
mạch VP và VC nếu nh VP đợc xác định cho một chặng truyền dẫn, tơng tự

nh vậy, VP đợc xác định qua nhiều chặng truyền dẫn. Ngoài ra với các VP
dạng kết nối bán cố định, các bảng đinh tuyến đối với từng VP sẽ do c¸c chøc
17


Cụng ngh ATM

năng quản lý mạng thiết lập, trong đó thực hiện chuyển đổi giá trị VPI của
tuyến nối đến thành VPI của tuyến nối đi. Do vậy, không có sự trao đổi thông
tin giữa hai nút kế tiếp cùng nằm trong một VP. Những nút cần có sự trao đổi
thông tin là hai nút nằm ở hai đầu của VP, nút đầu và nút cuối. Nh vậy, thủ tục
thiết lập kết nối cũng tơng tự nh trong chuyển mạch VC do từng VP đợc xử lý
nh là với một chặng truyền dẫn.
Trong cả hai trờng hợp, nút chuyển mạch đọc các giá trị nhận dạng ở
mào đầu tế bào và thực hiện xử lý đối với bảng định tuyến để xác định tuyến
nối đi và giá trị nhận dạng kết nối; nhận dạng kết nối sẽ đợc thay thế bằng các
giá trị mới và tế bào đợc chuyển mạch từ tuyến nối đến ra tuyến nối đi.
Tuyến nối
đến
I1
.
.
.
.
I8

Mào
đầu
A
B

C
.
.
.
.

Tuyến nối
đi
O1
O2
O8
.
.
.
.

Mào
đầu
X
Z
W
.
.
.
.

A
B
F

O1
O8
O2

G
W
M

Hình 1.18 Nguyên lý bảng thông dịch mào đầu/định tuyến
Trong ví dụ hình 1.18, tế bào mào đầu A trong vào cổng vào I1 sẽ đợc
chuyển mạch sang tuyến nối đi 01 với mào đầu là X. Tế bào mào đầu B trong
vào cổng vào I1 sẽ đợc chuyển mạch sang tuyến nối đi O8 với mào đầu là Z,
và tơng tự nh vậy đối với các tế bào khác. Có thể nhận thấy rằng, tuyến nối đi
O1 có các tế bào khi đi vào phần tử chuyển mạch đều có giá trị VPI/VCI với
giá trị A. Do cả 2 tế bào có mào đầu giá trị A đợc chuyển tới qua các cổng vào
khác nhau, và VPI/VCI chỉ có tính chất cục bộ nên đây không phải là một vấn
đề.
1.5.1 Chuyển mạch có phơng tiện dùng chung
Trong loại cấu trúc này, các tế bào đến đựơc ghép lại trong một môi trờng chung là Bus hoặc Ring (hình 1.19) tốc độ của môi trờng chung thờng lớn
hơn hoặc bằng giá trị tổng của tốc độ các luồng tín hiệu đến. Cấu trúc này chỉ
cần 1 bộ FIFO có dung lợng nhỏ đủ để lu dữ một số lợng ít các tế bào trớc khi
chúng truy nhập vào môi trờng chung. Tranh chấp đầu ra không xảy ra đối với
cấu trúc này vì không xảy ra trờng hợp hai tế bào cùng đến đầu ra trong cùng
18


Cụng ngh ATM

một thời điểm. Tuy nhiên, tốc độ tế bào đến ở một số tuyến nối đi có thể vợt
quá băng tần của tuyến nối trong một số thời điểm, và do vậy cần phải sử

dụng các bộ nhớ đầu ra để lu giữ tế bào.
Bus chung

Bộ nhớ cổng ra

S/P

AF

FIFO

P/S

S/P

AF

FIFO

P/S

S/P

AF

FIFO

P/S

S/P: Bé chun ®ỉi nèi tiÕp-song song

P/S: Bé chun ®ỉi song song-nối tiếp
AF: Bộ lọc theo địa chỉ
FIFO: Bộ đệm vào trớc-ra trớc
Hình 1.19 Nguyên lý chuyển mạch Bus chung
Mỗi cổng ra đợc gán với một địa chỉ cố định. Khi tuyến nối đi của một
tế bào đến đợc xác định, địa chỉ cổng ra sẽ đợc gắn với mỗi tế bào trớc khi
chúng đợc gửi đến môi trờng chung. Địa chỉ này đợc giải mà tại từng giao
diện cổng ra và đợc lọc theo địa chỉ để xác định tế bào có đợc gửi tới cổng ra
hay không. Các tế bào đà đợc đánh địa chỉ cho từng cổng ra để sao chép lại tại
bộ nhớ đầu ra và gửi tới tuyến đi.
Ví dụ của loại cấu trúc này là các hệ thống chuyển mạch ATOM của
NEC (Nhật bản), PARIS cđa IBM (Mü).
1.5.2 Chun m¹ch cã bé nhí chung
Chun m¹ch cã bé nhí chung bao gåm mét khèi nhí cổng kép dùng
chung cho tất cả các cổng vào và cổng ra (Hình 1.20). Các tế bào đến đợc
ghép vào một luồng tín hiệu duy nhất và đợc viết vào một bộ nhớ chung. Bộ
nhớ đợc cấu trúc thành các hàng logic, mỗi hàng tơng ứng với một cổng ra. Tế
bào tại các hàng ra cũng đợc ghép lại thành một luồng tế bào chung, đợc đọc,
tách kênh và sau đó đợc gửi tới các tuyến đi. Nhợc điểm của cấu trúc này là
hạn chế về thời gian truy nhập bộ nhớ đối với cả lu lợng đến và lu lợng đi.
Ghép luồng

Tách luồng

Bộ nhớ có thể đợc tổ chức theo hai phơng pháp: Hoàn toàn dùng chung
Bộ nhớ chung
hoặc hoàn
1 toàn chia tách.

N

.
.
.
.
.
.
.

MUX

ram
DEMUX

.
.
.
.
.
.
.

19
Điều khiển


Cụng ngh ATM

Hình 1.20 Nguyên lý chuyển mạch có bộ nhớ chung
Hiện tại chuyển mạch có bộ nhớ chung là cấu trúc đợc áp dụng tơng đối

rộng rÃi do các u điểm trong việc áp dụng kỹ thuật nhân phiên bản và do
những tiến bộ trong công nghệ bộ nhớ dẫn tới khả năng dễ dàng giải quyết các
hạn chế về tốc độ truy cập bộ nhớ.
Cấu trúc chuyển mạch có bộ nhớ chung đợc áp dụng trong hệ thống
chuyển mạch Prelude của CNET, và hệ thống chuyển mạch HITACHI [1.5].
1.5.3. Chuyển mạch phân chia không gian
Trong chuyển mạch phân chia không gian, tế bào tổng hợp từ các cổng
vào khác nhau có thể đợc truyền tải đồng thời đến các tuyến nối. Việc truyền
tải mỗi tế bào đòi hỏi sự thiết lập đờng truyền vật lý riêng trong phần tử
chuyển mạch để nối tuyến nối đến và tuyến nối đi. Các phần tử chuyển mạch
này cũng yêu cầu có sự phân chia điều khiển bên trong phần tử, do vậy làm
giảm độ phức tạp trong thiết kế. Chuyển mạch phân chia không gian đợc tổ
chức giống nh chuyển mạch ngang dọc.
Khối chuyển mạch cơ bản trong cấu trúc chuyển mạch phân chia không
gian là điểm nối chéo mà hoạt động theo sự điều khiển của khối điều khiển.
Mỗi điểm nối chéo bao gồm hai đầu vào và hai đầu ra, và cho phép hai đờng
nối hoạt động đồng thời (xem hình 1.21).
Đầu vào

Đầu vào

Đầu ra

Đầu ra

Đấu chéo

Đấu thẳng

Hình 1.21 Điểm nối chéo và hình thức đấu nối

20