B GIÁO DO
TI HC BÁCH KHOA HÀ NI
-------------------------------------------------------
NGUY
NGHIÊN CU THIT K KHI TÁCH SĨNG BIÊN AM (ED)
S DNG CƠNG NGH CMOS
LUC S KHOA HC
K THUT TRUYN THÔNG
i
Tai ngay!!! Ban co the xoa dong chu nay!!! 17061131964301000000
B GIÁO DO
Hà Ni - N2014
TI HC BÁCH KHOA HÀ NI
----------------------------------
NGUY
NGHIÊN CU THIT K KHI TÁCH SÓNG BIÊN AM (ED)
S DNG CƠNG NGH CMOS
Chun Nghành
: K thut truyn thơng
NG DN KHOA HC
TS. PHMTHANH LOAN
Hà Ni -
ii
tài nghiên cu ca riêng tôi. Các s liu, kt qu
trong luc. Tôi xin chu trách nhim v ni dung ca lu
c vio i hc - i hc bách khoa Hà Ni.
Nguy
iii
Lu
Hin nay, vi m n t trên th gii và ngày càng chi
nhiên, vi các thit b n t thu phát hay các thit b truy ng khơng dây thì
vi m là mt phn khơng th thic. Do vy, có th khnh rng,
các vi mch s và vi m luôn tn ti m mt cân
bng v th phn. Hu ht trong các thit b n t, các vi mch gi vai trị
chính là thu tín hiu, lc nhiu và khui tín hiu...
Tơi tp trung nghiên cu kh ED. Quá trình thit k và xây
dng kin trúc cho IC t ra mt s v yêu cu v u ra ca IC... Hin
nay, các thit b cm tay phát trin mn thong, laptop s dng ngun
ng ch yu là pin, do vy hi
bng tiêu th ca thit b. Vì vy, trong các nghiên cu và thit k vi mch
gc tc chú trt trong nhng
mc tiêu chính trong thit k khi IC ca tôi.
Trong báo cáo lu này, tơi báo cáo v q trình thit k mt IC tách sóng
s dng transistor hong ch bão hịa và ch c yu. Lun
a tơi bao g
t chung.
u tiên này s trình bày tng quan v tách sóng . Nhng
lý thuyt chung nht v các linh kin t n tr, cun
cm, transistor, lý thuyt v cơng ngh c bit là ng ca tín hiu tn
s cao tc tính ca các linh ki n
cui cùng s c v phn m dng trong quá trình phân
tích thit k.
.
iv
trình bày nhng phân tích các yu t k thut bên trong IC tách
sóng n, phân tích mn c, tính tốn các tham s
bn ca mch tách sóng.
t k khi tách biên.
ng này s trình bày chi tic thit k khi tách sóng, s dng phn
mm mơ ph thit k khi tách biên và kt qu c sau khi thit k.
Trong quá trình thc hi c rt nhiu s t các
thy cô trong vin t - Vin trong vic bit phi k
n s tn tâm, nhit tình ca TS. Phm Nguyn Thanh Loan giáo viên trc tip chu
trách nhing dn tơi nghiên c hồn thành lu tt nghip này.
Tc gi li ci TS. Phm Nguyn Thanh Loan,
các thy cô trong vin t - Vin thông cùng toàn th các cá nhân, tp th
nh kp thng ý kin hoàn
thành nhim v nghiên cu mà lut ra.
v
MC LC
L .......................................................................................................... iii
Lu ...................................................................................................................... iv
............................................................................................. 1
............................................................................. 1
......................................................................................................... 1
....................................................................................... 1
.................................... 2
1.2 ng dng công ngh CMOS trong thit k cao tn ............................................... 5
n tr ............................................................................................................. 7
1.2.2 T n ............................................................................................................. 9
1.2.3 Cun cm ........................................................................................................ 10
1.2.4 Transistor MOSFET ....................................................................................... 11
1.3 Phn mm mô phng ............................................................................................ 17
1.3.1Mt s khái nin trên Cadence IC ...................................................... 19
1.3.2 Thit k mch nguyên lý ................................................................................ 21
1.3.3 Biu din Cell vi Virtuaso Symbol Editing .................................................. 21
1.3.4 Mô phng hong ca mch nguyên lý ..................................................... 21
1.3.5 Thit k b trí các lp ca IC ............................................................... 21
1.3.6 Ki layout theo quy tc ca nhà sn xut ..................................... 21
1.3.7 So sánh mch nguyên lý v layout ...................................................... 22
..................................................................... 23
vi
2.1 Phân tích b tách biên ........................................................................................... 23
2.2 Nguyên lý giu ch sóng AM trc tip .......................................................... 24
mch nguyên lý .......................................................................................... 29
...................................................... 32
................................................................... 34
, nguyên lý hong ca mch .................................................................. 34
3.2 Yêu cu thit k .................................................................................................... 35
3.3 Thit lu .................................................................................................. 36
nh ch mt chiu ................................................................................... 37
nh s finger ca hai transistor .................................................................... 40
3.6 Phi hp tr kháng ................................................................................................ 42
3.7 Kt qu .................................................................................................................. 48
3.8 Kt lun ................................................................................................................. 52
vii
Danh sách hình v
m n bng ch .................................... 2
c tuyn ca m. .......................................... 3
Hình 1.3: Mơ hình tn tr tn s cao [1] ........................................ 8
Hình 1.4: S ph thuc cn tr vào tn s [1] ......................................................... 8
Hình 1.5: Mơ hình ta t n [1] ............................................................ 10
c tính dung kháng theo tn s [1] .............................................................. 10
Hình 1.7: Mơ hình ta cun cm [1]........................................................ 11
Hình 1.8: S ph thuc c cm kh vào tn s [1] .................................................. 11
Hình 1.9: Cu to transistor NMOS [1] ......................................................................... 12
th c tuyn hong ca transistor NMOS [2] ................................. 13
Hình 1.11: Mơ hình NMOS khi VGS >0 .......................................................................... 14
Hình 1.12: Mơ hình tín hiu nh ca transistor m S chung [2]. ............... 16
Hình 1.13: Quy trình thit k IC .................................................................................... 18
Hình 2.1: Kin thc b thu trc tip [6]......................................................................... 24
Hình 2.2: B tách biên-giu ch sn............................................... 24
Hình 2.3c tuyn ca diode làm bng Silic và Germanium ...................................... 25
Hình 2.4: Tín hiu giu ch OOK ........................................................................... 25
Hình 2.5 mch thay th diode .............................................................................. 26
6 Mơ hình tín hiu nh ca M1, M2. ................................................................. 27
7 ............................................ 28
Hình 2.8 mch tách biên [5]. .............................................................................. 30
Hình 2.9: Mơ hình mng hai ca ca mch tách biên.................................................... 30
Hình 2.10: Mơ tình tín hiu xoay chiu mch ED. ........................................................ 32
Hình 3.1: S mch tách biên [5] ............................................................................... 38
viii
Hình 3.2 th kho sát Gmax theo Vbias và Vdc ......................................................... 38
Hình 3.3 th nhiu theo Vbias và Vdc ........................................................................ 39
Hình 3.4 minh ha transistor có cùng W/L finger ............. 40
Hình 3.5 th kho quan h gia G max vi n1 và n2 ................................................... 41
Hình 3.6 th kho sát quan h gia NFmin vi n 1 và n2 ............................................. 41
Hình 3.7 th smith kho sát Z in theo n1 ................................................................... 43
Hình 3.8 th smith kho sát Zin theo n11. ................................................................. 43
Hình 3.9 th kho sát S11 theo C1. ........................................................................... 44
Hình 3.10 th smith kho sát Z out theo n 2 ................................................................ 45
Hình 3.11 th Smith kho sát S22 theo C2 . ............................................................... 46
Hình 3.12 mch khi mc thêm cun cm L22 . .................................................... 46
Hình 3.13 th kho sát S11 theo L22 ......................................................................... 47
Hình 3.14 th S22 theo L 22 ...................................................................................... 47
Hình 3.15 th biu din s chn lc tn s .............................................................. 50
Hình 3.16 th dng tín hiu ra.................................................................................. 51
ix
Danh sách bng biu
Bng 3.1: Bng các yêu cu thit k .............................................................................. 35
Bng 3.2 : Các thit lu .................................................................................... 36
Bng 3.4: Các tham s sau vào sau khi t ............................................................... 48
Bng 3.5: Giá tr n c.51
Bng 3.6: Bng so sánh các tham s.52
x
Danh sách các t vit tt
OOK
On Off Keying
Complementary Metal-Oxide-
Semiconductor
IC
ED
Envelope Detector
HF
High Frequency
IC
Integrated Circuit
LF
Low Frequency
Metal oxide semiconductor field-
effect Transistor
CMOS
MOSFET
MWF
NMOS
PMOS
Microwave Frequency
ba)
Negative Metal Oxide
Semiconductor
Posistive Metal Oxide
i P
Semiconductor
RF
Radio Frequency
UHF
Ultra High Frequency
xi
1.1.1
V s
s
s
Vss s
1.1.2 [1]
a.
VvTS VvTS t .cost t VZt cost t
(1.1)
vTS i
VrTS KTS VvTS
KTS
(1.2)
VrTS t
VvTS t .
VvTS(t), VrTS
n:
VrTS t V 'o v 's
(1.3)
VrTS t V ''o v ''s
1
KTS
v ''s
v 's
(1.4)
Vss
KTS
b.
ZvTS
VvTS
I vTS
(1.5)
tr kháng vào ca b tách sóng Z vTS
.
c.
K
T22ZS T33ZS ...
IZS
.100%
(1.6)
IZS I 2ZS I 3ZS
1.1.3
m n bng ch [1].
2
S V
iD D
0
VD 0
(1.7)
VD 0
iD S.VD S Vdb VC
(1.8)
Vdb VT 1 m cos s t cost t Vdb cost t
iD S Vdb cost t Vc
(1.9)
Khi costt D
0 S Vdb .cost t Vc
(1.10)
Hình 1.2c tuyn ca m [1].
cos VC
Vdb
(1.11)
3
n iD
iD I o I1costt I 2costt ... I ncostt
(1.12)
1
Io
I1
2
i
D
d t t
o
i
D
In
cost td t t
o
2
i
D
nttd t t
o
I1
Io
S .U db
S .U db
sin cos
(1.13)
sin cos
(1.14)
o
Vc R.I o
R.S
Vdb sin cos
(1.15)
Thay (14)) :
cos
R.S
sin cos
tg
(1.16)
S .R
4
Dt,
st s, t s.
CMOS, vit tt ca cm t Complemantary metal oxide semiconductor, là mt
công ngh thit k vi mc phát minh bi Frank Wanlass 1963 ti hãng
Fairchild Semiconductor. Công ngh này s dng các transistor hiu ng
(MOSFET) bao gm c NMOS và PMOS. Thu a công ngh
CMOS là transistor MOSFET ch ng trong quá trình ho
ng tiu th ca mch CMOS rt th ng thi cơng ngh CMOS có kích
c rt nh nên cho phép tích hp m m này mà
CMOS dn thay th công ngh ng cc (s dng transistor BJT). Công ngh CMOS
ch to vi x u khi ch lơgíc s khác.
Cơng ngh c dùng rt nhiu trong các m m bin
hình nh, chuy i kiu d liu, và các vi mch thu phát có m tích hp cao
c thơng tin.
Trong tên gi ca vi mch này, thut ng ting Anh "complementary" ("bù"),
ám ch vic thit k các hàm lơgíc trong các vi mch CMOS s dng c hai loi
transistor PMOS và NMOS và ti mi thm ch có mt loi transistor nm trng
n ca các linh kic ch to bng công ngh CMOS là có
min nhiu cao và tiêu th ng tr t thp. Các vi mch
CMOS ch tiêu th ng m k khi các transistor bên trong nó
chuyi gia các tr (OFF). Kt qu là các thit b CMOS
ít tiêu th ng và to ra ít nhii các loi mch
transistor-transistor logic (TTL) hay mch logic NMOS (khác vi CMOS, NMOS ch
dùng toàn b transistor hiu ng kiu n và không dùng transistor hiu ng
ng kip các hàm lơgíc vi m cao trên chip.
5
Cm t "metal-oxide-semiconductor" bt ngun t mt qui trình ch to các vi
mch tích ho ra các transistor hiu ng mà
mi transistor có mn cc cng bng kim lot lên trên mt ln
bng oxide ph trên vt liu bán dn. Ngày nay, thay vì dùng kim loi ta to ra
n cc cng bng mt vt li
công b s s dng tr li cng kim loi trong công ngh CMOS nhm tn dng tính
cht tiên tin ca vt liu có hng s n mơi cao trong vic ch to các vi mch có
c 45 nanomet hay nh i, tên gi CMOS vn tip tc
c s dng trong các qui trình ch to hii[2].
Mt vi mch tích hp nh cha mng lc
gi là vi mch tích hp CHMOS. Thut ng CHMOS vit tt ca "Complementary
High-density metal-oxide-semiconductor" trong ting Anh. ch kt hp gia
các cm bin MEMS vi b x lý tín hiu s c sn xut trên mt vi mch tích hp
c gi là CMOSens.
Mch logic CMOS dùng mt t hp hai loi transistor hiu ng kim loioxide-bán dn (MOSFET) kiu p và ki thc hin các cng logic và các mch s
khác mà chúng ta thy trong máy vi tính, thit b vin thơng và x lý tín hiu. Mc du
m có th c thc hin bng linh kin ri (chng hn, nhng
mch ri mà bn hc trong mơn mn t ng sn phm CMOS
n hình là vi mch tích hp bao gm hàng tri u)
transistor ca c hai kic ch to trên mt ming silicon hình ch nht có din
tích trong khon 4 cm vng. Nhng mic gi
là chip, mc du trong cơng nghii nó là die, có l bc
to ra t vic ct nh (dicing) min n ca s sn
xut dng c bán dn
Trong cng logic CMOS, mt s MOSFET kic sp thành dng mch
kéo xung nm giu ra ca cng vng cung cp ngun áp thng
6
c ký hiu là Vss). Thay vì dùng t n tr ng logic NMOS,
cng logic CMOS li dùng ti là mt s MOSFET kiu p sp thành dng mch kéo lên
nm giu ra ca cng vng cung cp nguc ký hiu
là Vdd). Mch kéo lên, gm các transistor kiu p, mang tính b túc ("bù") cho mch
kéo xung, gm các transistor kiu n, sao cho khi các transistor kiu n tt thì các
transistor kiu p s dc li.
Mch logic CMOS tiêu tán cơng su ch logic NMOS bi vì CMOS
ch tiêu tán công sut trong thi gian chuyi trng thái (công sung). Mt ASIC
c ch to vi công ngh i tru ra trong thi gian
120 pico giây, và s chuyi này xy ra trong mi thi gian 10 nano giây. Trong khi
ch logic NMOS tiêu tán công sut bt k u ra mc thp (công sut
n chy t n tr ti và mch
gm các transistor kiu n.
MOSFET ki c xem là dng b túc cho MOSFET kiu n bi vì chúng
chuyn sang dn áp cc cng ca chúng thn áp cc ngun và bi vì
chúng có th kéo cy, nu c hai transistor kiu p và kiu
n có cc cng ni chung v tr thành mu vào chung thì MOSFET kiu p
s dn khi MOSFET kiu n tc li.
Trong vi mch mà chúng tôi thit k s s dng cơng ngh CMOS 130nm, vi
linh kin chính là transistor MOSFET, ngoài ra s dng thêm mt s n tr, cun
cm và t n theo công ngh CMOS và hong tn s y s trình bày
c v cu tc tính ca các linh kic bit có xét ti ng ca tín
hiu tn s cao ti hong ca các linh kin (mch thit k s nhn tín hiu vào tn
s 5 GHz).
1.2.1
Hin nay trong các vi mu s dn tr màng mc
cc nh ca chúng [2].
7
Hình 1.3: Mơ hình tn tr tn s cao [2].
Hình 1.3 mơ t n tr khi có tín hiu tn s
y tn s n tr s xut hin các t n và cun cm ký sinh, lúc
này nó khơng cịn là thun tr, và giá tr n tr ph thuc vào tn s.
Hình 1.4: S ph thuc cn tr vào tn s [2].
t
âm.
8
U tapt0
4.K .T .R f 2 f1
(17)
K:
T:
R:
f2 f1 : .
T
f
D R
U tapi C.U K . a
.lg 2
L rK
f1
(18)
C:
Uk :
Rk:
D:
L:
f1 f2:
a:- 0,9.
1.2.2
Trong các vi
mch c và s, t c s dng rt ph bin cho nhiu m
u chnh mch lc tn s, phi hp tr kháng, kh méo dng tín hi
9