bài tập chương 4 phần 2

<span class="text_page_counter">Trang 4</span><div class="page_container" data-page="4">

Đồ hình trạng thái:

Giản đồ xung:

.Phân tích hệ tuần tự đồng bộ theo sơ đồ logic Hình BT4.21.Thực hiện các bước như sau: - Viết phương trình ngõ vào FF,trạng thái kế tiếp và ngõ ra

- Lập bảng mã hóa(bảng chuyển biến)trạng thái kế tiếp và ngõ ra từ trạng thái hiện tại và ngõ vào - Suy ra bảng trạng thái và ngõ ra bằng cách đặt ký hiệu tên các trạng thái

- Vẽ đồ hình trạng thái(Chọn đồ hình Moore hay Mealy tùy theo sơ đồ logic ngõ ra)

- Vẽ giản đồ xung định thì minh họa chuyển biến các trạng thái và ngõ ra theo xung CK và chuỗi thử ngõ vào

</div><span class="text_page_counter">Trang 10</span><div class="page_container" data-page="10">

Gọi các trạng thái S0 tới S3 lần lượt là 00, 01, 11, 10:  S0: Trạng thái khởi tạo (0)

4.27 Một hệ tuần tự đồng bộ có 2 ngõ vào X1,X2 và 1 ngõ ra Z.Ban đầu Z=0 và giữ nguyên cho đến khi có các chuỗi ngõ vào như sau(xét chuỗi ngõ vào liên tục):

</div><span class="text_page_counter">Trang 21</span><div class="page_container" data-page="21">

Ngõ ra 1:

 Xét (a, b) tđ <i>→</i> Xét (e, c) tđ <i>→</i> Xét (h,f) tđ <i>→</i> Xét (g, d) tđ <i>→</i> Xét (a, b) tđ <i>→</i> (a, b), (e, c), (h, f), (g, d) tđ.

 Xét (a, d) tđ <i>→</i> (e, a) ktđ <i>→</i> (a, d) ktđ <i>→</i> (a, g) ktđ.  Xét (a, i) tđ <i>→</i> (e, b) ktđ <i>→</i> (a, i) ktđ.

</div><span class="text_page_counter">Trang 22</span><div class="page_container" data-page="22">

+ (c,e)td => (a,d) và (a,b) td

1)(c,e) td => (a,d) td => (a,b)td

</div><span class="text_page_counter">Trang 30</span><div class="page_container" data-page="30">

4.35 Thiết kế T FF sử dụng SR FF.Mô phỏng trên Proteus.

</div><span class="text_page_counter">Trang 31</span><div class="page_container" data-page="31">

R = TQ

4.36

</div><span class="text_page_counter">Trang 37</span><div class="page_container" data-page="37">

Đồ hình:

Z1,Z2 là trạng thái hiện tại của output; nếu trạng thái kế tiếp đảo=>Z1<small>+</small>Z2<small>+</small>=Z1’Z2’

Bảng trạng thái kế tiếp và mã hóa

</div><span class="text_page_counter">Trang 40</span><div class="page_container" data-page="40">

Đầu tiên xây dựng thuật toán cho mạch bù 2:  LSB vào trước, ngõ ra luôn bằng LSB.

 Bit tiếp theo nhận được nếu là 0 thì giữ nguyên trạng thái hiện tại, nếu là 1 thì đảo bit. Trong suốt q trình mạch hoạt động sẽ có ngõ vào Count để đếm n bit:

 Nếu Count = 0, mạch sẽ hoạt động theo thuật toán trên.

 Nếu Count = 1, mạch sẽ về trạng thái khởi động, ngõ ra lúc đó sẽ đảo bit ngỏ vào. Đồ hình:

</div><span class="text_page_counter">Trang 43</span><div class="page_container" data-page="43">

Biểu đồ xung:

<b>4.39 Thiết lập 1 SMB có 3 ngõ vào A,B,C,4 ngõ ra W,X,Y,Z và 2 đường thoát(exit path).Khi vào </b>

SMB Z=1,W=1 nếu A=B=1.Nếu C=1 và A=0,Y=1 và thoát theo đường 1.Nếu C=0 và A=1,X=1 và thoát theo đường 2

</div><span class="text_page_counter">Trang 45</span><div class="page_container" data-page="45">

4.42

</div><span class="text_page_counter">Trang 48</span><div class="page_container" data-page="48">

4.43 *Gán mã trạng thái và thi công sơ đồ logic sử dụng D FF SMC cho bộ chia 8/4 bit có SMC Hình 4.93. Mơ phỏng trên Proteus.

</div><span class="text_page_counter">Trang 53</span><div class="page_container" data-page="53">

Mã hóa: 1=00; 2=01; 3=11 (Q1Q2)

</div>