bài tập nhóm 1 vẽ và mô phỏng các mạch sử dụng diode transistor bjt

Bạn đang xem bản rút gọn của tài liệu. Xem và tải ngay bản đầy đủ của tài liệu tại đây (779.33 KB, 33 trang )

Trang 1<div class="page_container" data-page="1">

*********************

BÀI TẬP NHĨM 1: VẼ VÀ MƠ PHỎNG CÁC MẠCH SỬ DỤNG DIODE,TRANSISTOR BJT

Giảng viên hướng dẫn : ThS.Hoàng Quang HuySinh viên thực hiện

</div>Trang 2<div class="page_container" data-page="2">

Phụ lục

CHƯƠNG 1. DIODE...

1.1. Mạch chỉnh lưu nửa chu kì:...

1.1.1. Mạch chỉnh lưu nửa chu kỳ khơng có tụ lọc:...

1.2.2. Mạch chỉnh lưu nửa chu kỳ có tụ lọc:...

1.2.Mạch chỉnh lưu hai nửa chu kì:...

1.2.1 Cấu tạo và ngun lý hoạt động...

1.2.2Tính tốn lý thuyết và đo lường mô phỏng...

1.3. Mạch chỉnh lưu cầu:...

1.3.1Cấu tạo và ngun lý hoạt động...

1.3.2 Tính tốn lý thuyết và đo lường mô phỏng...

1.4.Mạch ổn áp dùng diode Zener...

1.4.1 Cấu tạo và ngun lý hoạt động...

1.4.2 Tính tốn lý thuyết và đo lường mô phỏng...

1.5.Mạch hạn chế: Mạch hạn chế mức dưới dương...

1.5.1 Cấu tạo và nguyên lý hoạt động...

1.5.2 Tính tốn lý thuyết và đo lường mơ phỏng...

2.1 Đặc tuyến vào EC...

2.2 Đặc tuyến ra EC...

</div>Trang 3<div class="page_container" data-page="3">

HÌNH ẢNH MẠCH

Hình 1- 1 Sơ đồ mạch chỉnh lưu nửa chu kỳ...4

Hình 1- 2 Sơ đồ mạch chỉnh lưu nửa chu kỳ khơng có tụ lọc...4

Hình 1- 3 Kết quả đo mạch chỉnh lưu nửa chu ký khơng có tụ lọc...6

Hình 1- 4 Sơ đồ mạch chỉnh lưu nửa chu kỳ có tụ lọc...7

Hình 1- 5 Kết quả đo mạch chỉnh lưu nửa chu kỳ có tụ lọc...8

Hình 1- 6 Sơ đồ mạch chỉnh lưu cả chu kỳ, 2 nguồn...9

Hình 1- 7 Kết quả đo mạch chỉnh lưu cả chu kỳ, hai nguồn...9

Hình 1- 8 Sơ đồ mạch chỉnh lưu cầu...9

Hình 1- 9 Kết quả đo mơ phỏng mạch chỉnh lưu cầu khơng tụ lọc...12

Hình 1- 10 Kết quả đo mơ phỏng mạch chỉnh lưu cầu có tụ lọc...12

Hình 1- 11 Sơ đồ mạch ổn áp bằng diode zener...

Hình 1- 12 Sơ đồ mạch hạn chế mức dưới dương...15

Hình 1- 13 Kết quả đo mơ phỏng mạch hạn chế mức dưới dương...16

BẢNG KẾT QUẢ Bảng 1- 1 Kết quả đo mô phỏng mạch chỉnh lưu nửa chu kỳ khơng có tụ lọc...5

Bảng 1- 2 Kết quả đo mô phỏng mạch chỉnh lưu nửa chu kỳ có tụ lọc...7

Bảng 1- 3 Kết quả đo mạch chỉnh lưu cả chu kỳ, hai nguồn...8

Bảng 1- 4 Kết quả đo mô phỏng mạch chỉnh lưu cầu có tụ lọc...

Bảng 1- 5 Kết quả lý thuyết và mô phỏng mạch ổn áp dùng diode zener...

Bảng 1- 6 Kết quả đo mô phỏng mạch hạn chế mức dưới dương...

CHƯƠNG 2: BIJ...17

2.1 Đặc tuyến vào EC...17

2.1.1 Sơ đồ mạch đo đặc tuyến vào...17

2.1.2 Đường đặc tuyến vào...18

2.2 Đặc tuyến ra EC...19

2.2.1 Sơ đồ đo mạch đặc tuyến ra...19

2.2.2 Đường đặc tuyến ra...19

2.3 Mạch phân cực Bazơ ( Phân cực bằng dòng cố định )...19

2.3.1 Nguyên lý và cấu tao hoạt động...20 2

</div>Trang 4<div class="page_container" data-page="4">

2.3.2 Sự phụ thuộc của hệ số khuếch đại dòng điên vào dịng 𝐼𝐶...20

2.4.3 Tính tốn theo lý thuyết...24

2.4.4 Phương trình đường tải...24

2.5 Mạch phân cực phân áp...25

2.5.1 Cấu tạo và nguyên lý hoạt động...25

2.5.2 Thơng số đo đạt...26

2.5.3 Tính tốn lý thuyết...26

2.5.4 Phương trình đường tải:...27

2.6 Mạch phân cực hồi tiếp Collector...29

2.6.1 Cấu tạo và nguyên lý hoạt động...30

2.6.2 Thông số đo đạt...31

2.6.3 Tính tốn lý thuyết...32

2.6.4.Phương trình đường tải...33

</div>Trang 5<div class="page_container" data-page="5">

CHƯƠNG 1. DIODE

Ứng dụng phổ biến của diode: Chỉnh lưu, Ổn áp và Hạn chế 1.1. Mạch chỉnh lưu nửa chu kì:

* Cấu tạo và nguyên lý hoạt động

Mạch chỉnh lưu nửa chu kì gồm một diode chỉnh lưu, một điện trở hạn chế dòng, một tụ lọc (nếu cần) và nguồn xoay chiều được ghép nối như hình vẽ.

Hình 1- 1 Sơ đồ mạch chỉnh lưu nửa chu kỳ

Ở nửa chu kì dương, diode phân cực thuận, cho dịng đi qua (Uv>UD) Ở nửa chu kì âm, diode phân cực ngược, ngăn cản dòng điện (Uv<UD) 1.1.1. Mạch chỉnh lưu nửa chu kỳ khơng có tụ lọc:

a. Sơ đồ mạch:

</div>Trang 6<div class="page_container" data-page="6">

Hình 1- 2 Sơ đồ mạch chỉnh lưu nửa chu kỳ khơng có tụ lọc

Cho số liệu UV=5cos(100πt) V; UD = 0,68 V; rD = 0 Ω Rt=5,4kΩ; D1: 1N4004– MSSV:20224054 Điện áp chỉnh lưu : U0= 0,318 (Um -UD0)=1.374 V

b. Đồ thị Uv(t) và Ur(t):

</div>Trang 7<div class="page_container" data-page="7">

Hình 1- 3 Kết quả đo mạch chỉnh lưu nửa chu ký không có tụ lọc

c. Một số giá trị Uv và Ur tại các mốc thời gian:

Bảng 1- 1 Kết quả đo mô phỏng mạch chỉnh lưu nửa chu kỳ không có tụ lọc

Nhận xét: Kết quả đo mơ phỏng và kết quả tính tốn lý thuyết tương đối bằng nhau. Ở thời điểm 3T/4, Ura có giá trị âm do qua diode thực tế khơng chặn hồn tồn dịng điện mà ln có một dịng điện ngược rất rất nhỏ chạy qua khi diode phân cực ngược

</div>Trang 8<div class="page_container" data-page="8">

1.2.2. Mạch chỉnh lưu nửa chu kỳ có tụ lọc:

Hình 1- 4 Sơ đồ mạch chỉnh lưu nửa chu kỳ có tụ lọc

b, Đồ thị Uv(t) và Ur(t) Hình 1- 5 Kết quả đo mạch chỉnh lưu nửa chu kỳ có tụ lọc

</div>Trang 9<div class="page_container" data-page="9">

c, Một số giá trị Uv và Ur tại các mốc thời gian

Bảng 1- 2 Kết quả đo mô phỏng mạch chỉnh lưu nửa chu kỳ có tụ lọc

Nhận xét: Ura được san phẳng nhờ tụ lọc phóng điện bổ xung

</div>Trang 10<div class="page_container" data-page="10">

1.2. Mạch chỉnh lưu hai nửa chu kì: 1.2.1 Cấu tạo và nguyên lý hoạt động

Mạch chỉnh lưu cả chu kỳ, hai nguồn gồm: hai nguồn vào, 2 Diode bán dẫn và 1 điện trở được mơ tả như hình vẽ

Hình 1- 6 Sơ đồ mạch chỉnh lưu cả chu kỳ, 2 nguồn

1.2.2 Tính tốn lý thuyết và đo lường mô phỏng a, sơ đồ mạch cho như hình trên

Cho số liệu UV1=-UV2=5cos(100πt) V ; UD0 = 0,68V; rD = 0

R=5.4kΩ ; rD = 0Ω; D1,D2 : 1N4004 (MSSV 20224054) b, Đồ thị Uv(t) và Ur(t)

</div>Trang 11<div class="page_container" data-page="11">

Hình 1- 7 Kết quả đo mạch chỉnh lưu cả chu kỳ, hai nguồn

BẢNG SỐ LIỆU

Bảng 1- 3 Kết quả đo mạch chỉnh lưu cả chu kỳ, hai nguồn

</div>Trang 12<div class="page_container" data-page="12">

1.3. Mạch chỉnh lưu cầu:

1.3.1 Cấu tạo và nguyên lý hoạt động

Mạch chỉnh lưu cầu gồm 4 diode chỉnh lưu, một điện trở hạn chế dòng, một tụ lọc (nếu cần) và một nguồn xoay chiều được ghép nối như hình vẽ.

Hình 1- 8 Sơ đồ mạch chỉnh lưu cầu

Ở nửa chu kỳ dương, D2 và D4 mở, cịn D1, D3 khóa, dịng điện đi từ dương nguồn qua D2, R, D4 về âm nguồn.

Ở nửa chu kỳ âm, D2 và D4 khóa, cịn D1, D3 mở, dòng điện đi từ âm nguồn qua

</div>Trang 13<div class="page_container" data-page="13">

Hình 1- 9 Kết quả đo mơ phỏng mạch chỉnh lưu cầu khơng tụ lọc ● Khi có tụ lọc (nối song song tụ với điện trở R):

Điện áp chỉnh lưu: U0 = Um − 2UD = 48.64V

Hình 1- 10 Kết quả đo mô phỏng mạch chỉnh lưu cầu có tụ lọc

</div>Trang 14<div class="page_container" data-page="14">

Ura biến đổi tuần hoàn theo hàm cos, Uvào ban đầu tăng dần, khi đạt đỉnh thì dữ ổn định ở giá trị khoảng 48.6V(theo mạch) tùy vào điện dung tụ lọc.

1.4. Mạch ổn áp dùng diode Zener

1.4.1 Cấu tạo và nguyên lý hoạt động

Mạch ổn áp bằng diode zener gồm 1 điện trở hạn chế dòng, 1 diode zener, và 1 nguồn một chiều được mắc như hình

Hình 1- 11 Sơ đồ mạch ổn áp bằng diode zener

Diode zener hoạt động chủ yếu ở chế độ phân cực ngược, lợi dụng tính chất đánh thủng do điện của diode. Khi điện áp đầu vào nhỏ hơn điện áp đánh thủng của zener, nó sẽ chặn khơng cho dịng đi qua. Khi điện áp đầu ra lớn hơn điện áp đánh thủng thủng trên diode zener, nó sẽ ổn áp sao cho hai đầu diode.

1.4.2 Tính tốn lý thuyết và đo lường mô phỏng

Cho E = 12V, R = 1.2kΩ, Rt = 5.7kΩ

Do trong mạch trên diode zener phân cực ngược => dịng khơng qua diode, coi mạch gồm hai điện trở mắc nối tiếp nhau:

</div>Trang 16<div class="page_container" data-page="16">

1.5. Mạch hạn chế: Mạch hạn chế mức dưới dương ( Khơng có tải ) 1.5.1. Cấu tạo và nguyên lý hoạt động

- Mạch hạn chế mức dưới gồm 1 diode chỉnh lưu ,1 điện trở hạn chế, 1 nguồn 1 chiều, 1 nguồn xoay chiều được ghép nối như hình:

Hình 1.12: Sơ đồ mạch hạn chế dưới mức dương 1.5.2. Tính tốn lý thuyết:

Cho: Uv = 10cos(100πt) V; UD = 0,68V; E=6V

rD = 0; R = 4.0kΩ; Diode 1N4150 (MSSV:20224040) Ở nửa chu kỳ dương:

Khi Uvào > E=>diode phân cực thuận=> Ura ≈ Uvào. Khi Uvào < E=> diode phân cực ngược=>Ura = E = 6V. Ở nửa chu kỳ âm: diode luôn phân cực ngược=> Ura=E=6V.

Mạch hạn chế dưới dương nối tiếp

</div>Trang 17<div class="page_container" data-page="17">

Hình 1.13: Kết quả đo trên mô phỏng mạch hạn chế mức dưới dương nối tiếp

</div>Trang 18<div class="page_container" data-page="18">

CHƯƠNG 2: BIJ

2.1 Đặc tuyến vào EC

2.1.1 Sơ đồ mạch đo đặc tuyến vào

2.1.2 Đường đặc tuyến vào

</div>Trang 20<div class="page_container" data-page="20">

2.3 Mạch phân cực Bazơ ( Phân cực bằng dòng cố định ) 2.3.1 Nguyên lý và cấu tao hoạt động

- Mạch gồm có hai điện trở được mắc ở cực Bazơ và cực Collecter, 1 transistor hai tụ điện và một nguồn nuôi Ec mắc ở cực Collecter.

- Điện trở RB có giá trị lớn hơn RC để tạo ra điện thế của cực C cao hơn cực B, lớp tiếp giáp Collecter – Bazơ phân cực ngược. Cực Emiter nối với đất lớp tiếp giáp Emiter – Bazơ phân cực thuận. Cách mắc đảm bảo cho BIJ làm việc trong vùng khuếch đại.

</div>Trang 21<div class="page_container" data-page="21">

Transistor 2N2214 (MSSV: 20224054) dựa theo Datasheet là transistor Si loại NPN UCB = 0.7V, có hệ số khuếch đại từ 35 - 300

Chọn RC = 5.4 kΩΩ

Cách chọn RB: Để đảm bảo cho BIJ 2N2214 làm việc trong vùng tích cực ( vùng

khuếch đại ) thì điều kiện là UE<UB<UC nên ta có:EC−IB∗RB<EC−IC∗RC ⇔ IB∗RB>IC∗RC⇔ RB>β RC

Mà hệ số khuếch đại dòng điện phụ thuộc vào dòng IC nên chọn

RB=βmaxRC=2700 kΩΩđể đảm bảo lớp tiếp giáp Emitơ – Bazơ phân cực ngược.

2.3.2 Sự phụ thuộc của hệ số khuếch đại dòng điện vào dòng IC

</div>Trang 22<div class="page_container" data-page="22">

Theo thông số đo được trên NI và thơng số tính tốn theo lý thuyết tao có làm việc tĩnh Q:

Bảng 2.2: kết quả đo và lý thuyết mạch phân cực base

</div>Trang 24<div class="page_container" data-page="24">

2.4.1 Cấu tạo và nguyên lý của mạch phân cực Emitơ

Cấu tạo: Mạch gầm một nguồn nuôi Ec một transistor 2N3707, 3 điện trở Rc, RB, RE

lắp ở ba cực của transistor.

Nguyên lý: Mạch được mắc như hình vẽ trong đó điện trở được mắc với cực B lớn hơn rất nhiều so với điện trở lắp với cực C để lớp tiếp giáp Collector và Bazơ phân cực ngược. Lớp tiếp giáp Emitơ và Bazơ luôn phân cực thuận. BIJ 2N3707 làm việc trong vùng khuếch đại.

Hình 2.3: Mạch phân cực Emitơ

</div>Trang 25<div class="page_container" data-page="25">

2.4.2 Thông số đo đạt

việc tĩnh của transistor là Q (0.000005329, 0.00111, 4.56) Khi đó hệ số khuếch đại dịng điện là: β=208

2.4.3 Tính tốn theo lý thuyết

Cho Ec=12 V, β=208, transistor Si, RE=1 kΩΩ, RB=2280 kΩΩ, RC=5.7 kΩΩ.

</div>Trang 27<div class="page_container" data-page="27">

</div>Trang 28<div class="page_container" data-page="28">

2.5. Mạch phân cực hòi tiếp Collector: 2.5.1 Cấu tạo, Nguyên lý hoạt động

- Cấu tạo: Mạch gồm ba điện trở 1 transistor được bố trí như hình vẽ:

- Ngun lý hoạt động: Phân cực hồi tiếp Collector không yêu cầu RB cần lớn hơn

nhiều lần so với RC như phân cực Base hay phân cực Emitơ để đảm bảo phân cực

ngược của lớp tiếp giáp Collector và Base. Với cách mắc như hình vẽ thì phân cực hồi tiếp Collector ln đảm bảo transistor làm việc trong vùng tích cực với mọi giá trị điện trở của RB và RC.

</div>Trang 29<div class="page_container" data-page="29">

2.5.2. Thông số đo được

- Với các thông số đầu vào là EC=12V, RC=4.0 kΩΩ, RB=1 kΩΩ , RE=1 kΩΩ Transistor 2N3020

- Thông số đo đạt được của điểm làm việc tĩnh Q là:

IC=2.197 (mA) , IB=0.063 (mA ), UCE=0.702(V ), β ¿ICIB=35

2.5.3. Tính tốn theo lý thuyết:

Với thông số đầu vào là EC=12V, RC=4.0 kΩ Ω, RB=1kΩ Ω, RE=1 kΩ Ω transistor 2N3020

</div>Trang 31<div class="page_container" data-page="31">

2.6. Mạch phân cực phân áp:

2.6.1. Cấu tạo và nguyên lý hoạt động:

Cấu tạo: Mạch có cấu tạo như hình vẽ gồm 4 điện trở một transistor 2N, một nguồn ni EC được mắc như hình.

Ngun lý hoạt động: Mắc mạch với điện trở R1, R2 lớn hơn nhiều so với điện trở RC để đảm bảo lớp Je phân cực ngược và BIJ làm việc trịn vùng tích cực.