bài tập nhóm 1 vẽ và mô phỏng các mạch sử dụng diode transistor bjt

<span class="text_page_counter">Trang 1</span><div class="page_container" data-page="1">

<b>ĐẠI HỌC BÁCH KHOA HÀ NỘI TRƯỜNG ĐIỆN-ĐIỆN TỬ</b>

<b> ____***____</b>

<b>BÀI TẬP NHĨM 1: </b>

<b>VẼ VÀ MƠ PHỎNG CÁC MẠCH SỬ DỤNG DIODE, TRANSISTOR BJT</b>

<b>Giảng viên hướng dẫn : ThS.Hồng Quang HuyNhóm </b> 07<b>: </b>

<b>Lớp : 150063Sinh viên thực hiện:</b>

<b> Hà Nội , 2024</b>

</div><span class="text_page_counter">Trang 2</span><div class="page_container" data-page="2">

<b>MỤC LỤC</b>

CHƯƠNG 1. DIODE...3

1.1. Mạch chỉnh lưu nửa chu kì:...3

1.1.1. Mạch chỉnh lưu nửa chu kỳ khơng có tụ lọc:...3

1.1.2. Mạch chỉnh lưu nửa chu kỳ có tụ lọc:...5

1.2. Mạch chỉnh lưu hai nửa chu kì:...7

1.2.1 Cấu tạo và nguyên lý hoạt động...7

1.2.2Tính tốn lý thuyết và đo lường mơ phỏng...7

1.3. Mạch chỉnh lưu cầu:...9

1.3.1Cấu tạo và nguyên lý hoạt động...9

1.3.2 Tính tốn lý thuyết và đo lường mơ phỏng...9

1.4.Mạch ổn áp dùng diode Zener...12

1.4.1 Cấu tạo và nguyên lý hoạt động...12

1.4.2 Tính tốn lý thuyết và đo lường mơ phỏng...12

1.5.Mạch hạn chế: Mạch hạn chế mức dưới dương...13

1.5.1 Cấu tạo và ngun lý hoạt động...13

1.5.2 Tính tốn lý thuyết và đo lường mô phỏng...13

CHƯƠNG 2: BIJ...15

2.1 Đặc tuyến vào EC...15

2.1.1 Sơ đồ mạch đo đặc tuyến vào...15

2.1.2 Đường đặc tuyến vào...15

2.2 Đặc tuyến ra EC...16

2.2.1 Sơ đồ đo mạch đặc tuyến ra...16

2.2.2 Đường đặc tuyến ra...16

2.3 Mạch phân cực Bazơ ( Phân cực bằng dòng cố định )...16

2.3.1 Nguyên lý và cấu tao hoạt động...16

2.3.2 Sự phụ thuộc của hệ số khuếch đại dòng điện vào dòng

<i>IC</i>

...18

2.3.3 Tính tốn lý thuyết:...18

</div><span class="text_page_counter">Trang 3</span><div class="page_container" data-page="3">

2.3.4 Phương trình đường tải...19

2.4 Mạch phân cực Emitơ...20

2.4.1 Cấu tạo và nguyên lý của mạch phân cực Emitơ...20

2.4.2 Thông số đo đạt ...20

2.4.3 Tính tốn theo lý thuyết...21

2.4.4 Phương trình đường tải...21

2.5 Mạch phân cực hồi tiếp Collector...22

2.5.1 Cấu tạo và nguyên lý hoạt động...22

</div><span class="text_page_counter">Trang 4</span><div class="page_container" data-page="4">

<b>CHƯƠNG 1. DIODE</b>

Ứng dụng phổ biến của diode: Chỉnh lưu, Ổn áp và Hạn chế

1.1. Mạch chỉnh lưu nửa chu kì:* Cấu tạo và nguyên lý hoạt động

Mạch chỉnh lưu nửa chu kì gồm một diode chỉnh lưu, một điện trở hạn chế dòng, một tụ lọc (nếu cần) và nguồn xoay chiều được ghép nối như hình vẽ.

nửa chu kỳ

<small>MBA 1</small>

<small>D 11N4004</small>

<small>Ex t Tri g+</small>

Hình 1- 2 Sơ đồ mạch chỉnh lưu nửa chu kỳ khơng có tụ lọc

Cho số liệu : U =220cos(100πt) V; U = 0,68 V; r = 0 Ω<small>V1DD</small>

R =7,4kΩ; D : 1N4004– MSSV:20224174<small>11</small>

Điện áp chỉnh lưu : U = 0,318 (U -U )=3.281 V

<small>UV220Vrms 50Hz 0° </small>

<small>100kΩ</small> ^C1<small>2µFXSC1</small>

<small>ABExt Trig</small>

<small>__+_</small>

</div><span class="text_page_counter">Trang 5</span><div class="page_container" data-page="5">

b. Đồ thị Uv(t) và Ur(t):

Hình 1- 3 Kết quả đo mạch chỉnh lưu nửa chu ký khơng có tụ lọc

c. Một số giá trị Uv và Ur tại các mốc thời gian:

Bảng 1- 1 Kết quả đo mơ phỏng mạch chỉnh lưu nửa chu kỳ khơng có tụ lọc

Nhận xét: Kết quả đo mô phỏng và kết quả tính tốn lý thuyết tương đối bằng nhau. Ở thời điểm T/2và 3T/4, Ura có giá trị âm do qua diode thực tế khơng chặn hồn tồn dịng điện mà ln có một dịng

điện ngược rất rất nhỏ chạy qua khi diode phân cực ngược.1.1.2. Mạch chỉnh lưu nửa chu kỳ có tụ lọc:

a. Sơ đồ mạch

Cho số liệu : U =220cos(100πt) V; U = 0,68V; <small>V1D0</small>

4

</div><span class="text_page_counter">Trang 6</span><div class="page_container" data-page="6">

R =7.4kΩ ; r = 0Ω<small>tD</small>

D : 1N4004 ; C1=2µF<small>2</small>

Điện áp chỉnh lưu : U<small>0</small>~U =11V<small>m</small>

<small>UV1220Vrms 50Hz 0° </small>

<small>Ex t Trig+</small>

Hình 1- 4 Sơ đồ mạch chỉnh lưu nửa chu kỳ có tụ lọcb. Đồ thị Uv(t) và Ur(t)

Hình 1- 5 Kết quả đo mạch chỉnh lưu nửa chu kỳ có tụ lọc

c. Một số giá trị Uv và Ur tại các mốc thời gian

</div><span class="text_page_counter">Trang 7</span><div class="page_container" data-page="7">

Bảng 1- 2 Kết quả đo mô phỏng mạch chỉnh lưu nửa chu kỳ có tụ lọc

=>Nhận xét: Ura được san phẳng nhờ tụ lọc phóng điện bổ xung

1.2. Mạch chỉnh lưu hai nửa chu kì:1.2.1 Cấu tạo và nguyên lý hoạt động

Mạch chỉnh lưu cả chu kỳ, hai nguồn gồm: hai nguồn vào, 2 Diode bán dẫn, 1 tụ và 1 điện trở được mơ tả như hình vẽ

6

</div><span class="text_page_counter">Trang 8</span><div class="page_container" data-page="8">

<small>UV1220Vrms 50Hz 0° </small>

<small>C12µFMBA 1</small>

<small>40 </small>

Hình 1- 6 Sơ đồ mạch chỉnh lưu cả chu kỳ, 2 nguồn

1.2.2 Tính tốn lý thuyết và đo lường mơ phỏnga. Sơ đồ mạch cho như hình trên

Cho số liệu : U<small>V1</small>=-U<small>V2</small>=220cos(100πt) V ; U = 0,68V<small>D0</small>

R=7.4kΩ ; r = 0Ω; D<small>D1</small>,D<small>2 </small>: 1N4004b. Đồ thị Uv(t) và Ur(t)

Hình 1- 7 Kết quả đo mạch chỉnh lưu cả chu kỳ, hai nguồn

BẢNG SỐ LIỆU

</div><span class="text_page_counter">Trang 9</span><div class="page_container" data-page="9">

Bảng 1- 3 Kết quả đo mạch chỉnh lưu cả chu kỳ, hai nguồn

</div><span class="text_page_counter">Trang 10</span><div class="page_container" data-page="10">

1.3. Mạch chỉnh lưu cầu:

1.3.1 Cấu tạo và nguyên lý hoạt động

Mạch chỉnh lưu cầu gồm 4 diode chỉnh lưu, một điện trở hạn chế dòng, một tụ lọc (nếu cần) và một nguồn xoay chiều được ghép nối như hình vẽ.

<small>V150Vrms 50Hz 0° </small>

<small>ABExt Trig</small>

Hình 1- 8 Sơ đồ mạch chỉnh lưu cầu

Ở nửa chu kỳ dương, D2 và D4 mở, cịn D1, D3 khóa, dòng điện đi từ dương nguồn qua D2, R, D4 về âm nguồn.

Ở nửa chu kỳ âm, D2 và D4 khóa, cịn D1, D3 mở, dịng điện đi từ âm nguồn qua D3, R, D1 về dương nguồn.

1.3.2 Tính tốn lý thuyết và đo lường mơ phỏngCho: U = 50cos(100πt) V; U = 0,68V<small>vD</small>

</div><span class="text_page_counter">Trang 11</span><div class="page_container" data-page="11">

Hình 1- 9 Kết quả đo mơ phỏng mạch chỉnh lưu cầu khơng tụ lọc

● Khi có tụ lọc (nối song song tụ với điện trở R):Điện áp chỉnh lưu: U = U − 2U = 48.64V<small>0mD</small>

Hình 1- 10 Kết quả đo mô phỏng mạch chỉnh lưu cầu có tụ lọc

10

</div><span class="text_page_counter">Trang 12</span><div class="page_container" data-page="12">

Bảng số liệu:

U<small>ra</small> biến đổi tuần hoàn theo hàm cos, U ban đầu tăng dần, khi đạt đỉnh thì dữ ổn định ở giá trị<small>vào</small>

khoảng 48.6V(theo mạch) tùy vào điện dung tụ lọc.

Bảng 1- 4 Kết quả đo mô phỏng mạch chỉnh lưu cầu có tụ lọc

</div><span class="text_page_counter">Trang 13</span><div class="page_container" data-page="13">

1.4. Mạch ổn áp dùng diode Zener 1.4.1 Cấu tạo và nguyên lý hoạt động

Mạch ổn áp bằng diode zener gồm 1 điện trở hạn chế dòng, 1 diode zener, và 1 nguồn một chiều được mắc như Hình 1.11

E12V

-Hình 1- 11 Sơ đồ mạch ổn áp bằng diode zener

Diode zener hoạt động chủ yếu ở chế độ phân cực ngược, lợi dụng tính chất đánh thủng do điện của diode. Khi điện áp đầu vào nhỏ hơn điện áp đánh thủng của zener, nó sẽ chặn khơng cho dịng đi qua. Khi điện áp đầu ra lớn hơn điện áp đánh thủng thủng trên diode zener, nó sẽ ổn áp sao cho hai đầu diode có điện áp sấp sỉ khoảng 5.042V

1.4.2 Tính tốn lý thuyết và đo lường mơ phỏngCho E = 12V, R = 1.2kΩ, R = 7.4kΩ <small>t</small>

Do trong mạch trên diode zener phân cực ngược => dịng khơng qua diode, coi mạch gồm hai điện trở mắc nối tiếp nhau:

U<small>z</small> = <i>_R+Rt^E</i> R<small>t </small>= ¹²

1.2 10∗ ³+7. 4 ∗10<small>3</small> 7400 = 10.325 V I = I = I = <small>RRt </small> <i>E</i>

<i>R+Rt</i>⁼

1.2 10∗ <small>3</small>+7. 4 ∗10<small>3</small> = 1.395 mA

12

</div><span class="text_page_counter">Trang 14</span><div class="page_container" data-page="14">

Đại lượng Kết quả lý thuyết Kết quả mô phỏng

Mạch hạn chế mức trên dương gồm 1 diode chỉnh lưu ,1 điện trở hạn chế, 1 nguồn 1 chiều, 1 nguồn xoay chiều được ghép nối như hình

<small>UV110Vrms 50Hz 0° </small>

<small>E5V </small>

<small>Ex t Trig+</small>

Hình 1- 12 Sơ đồ mạch hạn chế mức dưới dương

1.5.2 Tính tốn lý thuyết và đo lường mô phỏngCho: U = 10cos(100πt) V; U = 0,68V; E=5V<small>vD</small>

r = 0; R = 7.4kΩ; Diode 1N4004 (MSSV:20224174)<small>D</small>

Ở nửa chu kỳ dương:

Khi Uvào > E=>diode phân cực thuận=> Ura ≈ Uvào.Khi Uvào < E=> diode phân cực ngược=>Ura = E = 5V.

</div><span class="text_page_counter">Trang 15</span><div class="page_container" data-page="15">

Ở nửa chu kỳ âm: diode luôn phân cực ngược=> Ura=E=5V.

Hình 1- 13 Kết quả đo mơ phỏng mạch hạn chế mức dưới dương

</div><span class="text_page_counter">Trang 16</span><div class="page_container" data-page="16">

<b>CHƯƠNG 2: BJT</b>

2.1) Đặc tuyến vào EC

HÌNH 2.1.a. Sơ đồ mạch đo đặc tuyền đầu vào

Hình 2.1.b. Đường đặc tuyến vào2.2) Đặc tuyến đầu ra EC

</div><span class="text_page_counter">Trang 17</span><div class="page_container" data-page="17">

Hình 2.2.a. Sơ đồ mạch đơ đặc tuyến đầu ra

Hình 2.2.b. Đường đặc tuyến ra2.3) Mạch phân cực Bazơ ( Phân cực bằng dòng cố định) 2.3.1) Nguyên lý và cấu tạo hoạt động

- Mạch gồm có hai điện trở được mắc ở cực Bazơ và cực Collecter, 1 transistor hai tụ điện và một nguồn nuôi Ec mắc ở cực Collecter.

- Điện trở RB có giá trị lớn hơn RC để tạo ra điện thế của cực C cao hơn cực B, lớp tiếp giáp Collecter– Bazơ phân cực ngược. Cực Emiter nối với đất lớp tiếp giáp Emiter – Bazơ phân cực thuận. Cách mắc đảm bảo cho BIJ làm việc trong vùng khuếch đại.

16

</div><span class="text_page_counter">Trang 18</span><div class="page_container" data-page="18">

Hình 2.3.1. Mạch phân cực bazơ

<i>Transistor 2N3390 (MSSV: 20224210) dựa theo Datasheet là transistor Si loại NPN U<small>CB</small></i> = 0.7V , có

<i>hệ số khuếch đại dịng điện nằm trong khoảng 400 ÷ 800.Chọn R<small>C</small> = 2.2 kΩ</i>

<i>Cách chọn R<small>B</small></i>: Để đảm bảo cho BIJ 2N3390 làm việc trong vùng tích cực ( vùng khuếch đại ) thì điều

<i>kiện là U<small>E</small><U_B<U_C</i>_{nên ta có:}

<i>E<small>C</small>− I<small>B</small>∗ R<small>B</small><E<small>C</small>− I<small>C</small>∗ R<small>C</small> ⇔ I<small>B</small>∗ R<small>B</small>>I<small>C</small>∗ R<small>C</small>⇔ R<small>B</small>>β R<small>C</small></i>

<i>Mà hệ số khuếch đại dòng điện phụ thuộc vào dòng I<small>C</small></i> nên chọn

<i>R_B=β_maxR_C=1 760 kΩ để đảm bảo lớp tiếp giáp Emitơ – Bazơ phân cực ngược. 2.3.2) Sự phụ thuộc của hệ số khuếch đại dòng điên vào dòng I<small>C</small></i>

<i>-Bảng khảo sát hệ số β theo mạch phân cực base </i>

</div><span class="text_page_counter">Trang 19</span><div class="page_container" data-page="19">

12 3.746 7.105 527

2.3.3) Tính tốn lý thuyết

<i>Dựa theo thơng số đo ở bảng 1 chọn E<small>C</small>=12V , hệ số khuếch đại dòng điện là β=</i>¿<i>527 , U<small>CB</small></i>=0.7

<i>Xét mạch vào: E<small>C</small> → R<small>B</small> → U<small>B</small> → U<small>E</small> → GNDE<small>C</small>− I<small>B</small>∗ R<small>B</small>−U<small>CB</small></i>=0

<i>I<small>C</small>=β I<small>B</small></i>

<i>Xét mạch ra: E<small>C</small> → R<small>C</small> → U<small>C</small> → U<small>E</small> → GNDU_CE=E_C− I_C∗ R<small>C</small></i>

<i>Theo như đo đạt thực nghiệm tính tốn hệ số khuếch đại dịng điện là β=518 </i>

Thay số tính tốn ta có

<i> I<small>B</small></i>=<i>^E<small>C</small>−U<small>CB</small></i>

<i>=0.00642 mA I_C=β ∗ I_B=3.38 mA </i>

</div><span class="text_page_counter">Trang 20</span><div class="page_container" data-page="20">

<i>U<small>CE</small>max</i>¿<i>12(V ) </i>

Hình 2.3.4. Phương trình đường tải2.4) Mạch phân cực Emitơ

2.4.1) Nguyên lý và cấu tạo

<i>-Cấu tạo: Mạch gầm một nguồn nuôi E<small>c</small> một transistor 2N3390, 3 điện trở R<small>c</small>, R_B, R_E</i> lắp ở ba cực của transistor.

-Nguyên lý: Mạch được mắc như hình vẽ trong đó điện trở được mắc với cực B lớn hơn rất nhiều so với điện trở lắp với cực C để lớp tiếp giáp Collector và Bazơ phân cực ngược. Lớp tiếp giáp Emitơ và Bazơ luôn phân cực thuận. BIJ 2N3390 làm việc trong vùng khuếch đại

</div><span class="text_page_counter">Trang 21</span><div class="page_container" data-page="21">

Hình 2.4.1. Mạch phân cực Emitơ2.4.2) Tính tốn theo lý thuyết

<i>Cho E<small>c</small>=12 V , β=5 27, transistor Si, R<small>c</small>=2.2 kΩ, R<small>B</small></i>=1760<i>kΩ , R<small>E</small>=2 kΩ .Xét mạch vào: E<small>C</small> → R<small>B</small> → U<small>B</small> → U<small>E</small> → R →<small>E</small></i> GND

<i>E_C− I_B∗ R_B−U_CB− I_E∗ R_E</i>=0

<i>I<small>C</small>=β I<small>B</small></i>

<i>I<small>E</small>=I<small>C</small></i>+<i>I<small>B</small> = ( β +1) ∗ I<small>B</small></i>

<i>Xét mạch ra: E<small>C</small> → R<small>C</small> → U<small>C</small> → U<small>E</small> → R<small>E</small>→ GNDU_CE=E_C− I_C∗ R_C− I_E∗ R_E</i>

<i>Theo như đo đạt thực nghiệm tính tốn hệ số khuếch đại dịng điện là β=5 27 </i>

</div><span class="text_page_counter">Trang 22</span><div class="page_container" data-page="22">

Hình 2.4.3: Phương trình đường tải

2.5 Mạch phân cực hồi tiếp Collector 2.5.1) Nguyên lý và cấu tạo

-Cấu tạo: Mạch gồm ba điện trở 1 transistor được như hình vẽ:

PHƯƠNG TRÌNH ĐƯỜNG TẢI<small>IC</small>

</div><span class="text_page_counter">Trang 23</span><div class="page_container" data-page="23">

<i>-Nguyên lý hoạt động: Phân cực hồi tiếp Collector không yêu cầu R<small>B</small> cần lớn hơn nhiều lần so với R<small>C</small></i>

như phân cực Base hay phân cực Emitơ để đảm bảo phân cực ngược của lớp tiếp giáp Collector và Base. Với cách mắc như hình vẽ thì phân cực hồi tiếp Collector ln đảm bảo transistor làm việc trong

<i>vùng tích cực với mọi giá trị điện trở của R<small>B</small> và R<small>C</small></i>.

Hình 2.5.1:Mạch phân cực hồi tiếp Collector

2.5.2) Tính tốn theo lý thuyết

<i>Với các thơng số đầu vào là E<small>C</small>=12V , R<small>C</small>=2.2kΩ , R<small>B</small>=1 760 kΩ , R<small>E</small>=2 kΩ transistor 2N3390 , β=</i>¿527

<i>Xét mạch vào: E<small>C</small> → R →<small>C</small> R<small>B</small> → U<small>B</small> → U<small>E</small> → R<small>E</small> → GNDE_C− I_C∗ R_C− I_B∗ R_B− U_CB− I_E∗ R_E</i>=0

<i>I_C=β I_BI_C=I_E</i>

<i>Xét mạch ra: E<small>C</small> → R<small>C</small> → U<small>C</small> → U<small>E</small> → R<small>E</small> →GNDU<small>CE</small>=E<small>C</small>− I<small>C</small>∗ R<small>C</small>− I<small>E</small>∗ R<small>E</small></i>

</div><span class="text_page_counter">Trang 24</span><div class="page_container" data-page="24">

Hình 2.4.3: Phương trình đường tải

Hình 2.5.3: Phương trình đường tải2.6) Mạch phân cực phân áp

2.6.1) Cấu tạo và nguyên lý hoạt động

-Cấu tạo: Mạch có cấu tạo như hình vẽ gồm 4 điện trở một transistor 2N3390, một nguồn ni EC được mắc như hình.

PHƯƠNG TRÌNH ĐƯỜNG TẢI<small>I</small>_C

</div><span class="text_page_counter">Trang 25</span><div class="page_container" data-page="25">

-Nguyên lý hoạt động: Mắc mạch với điện trở R1, R2 lớn hơn nhiều so với điện trở RC để đảm bảo lớp Je phân cực ngược và BIJ làm việc trịn vùng tích cực.

Hình2.6.1: Mạch phân cực phân áp

2.6.2) Tính tốn lý thuyết

Biến đổi tương đương mạch phân cực phân áp theo định lý Thevenin ta có:

24

</div><span class="text_page_counter">Trang 26</span><div class="page_container" data-page="26">

Hình 2.6.2:

Sơ đồ chuyển mạch Thevenin

<i>Với các thông số đầu vào E<small>C</small>=12V , R<small>C</small>=1kΩ , R</i><small>1</small><i>=100 kΩ, R</i><small>2</small><i>=1 kΩ , R<small>E</small>=1 kΩ , transistor 2N3390.</i>

<i>Cho U<small>BE</small>=0.7 V , β=527 .R_t</i>_ℎ=<i>^R</i><small>1</small><i>∗ R</i>₂

<i>=50 kΩ E_t</i><small>ℎ</small><i>= E_c</i>∗ <i>^R</i>²

-Bảng so sánh điểm tĩnh Q lý thuyết và thực tế

</div>