BIOS und Troubleshooting- P21 pdf

Kapitel 6 · Speichereinstellungen
211
auf, wenn die neuen Module schneller sind als die bereits vorhandenen
und hängt vom Chipsatz des Mainboards ab.
In einem BIOS-Setup findet man für FPM- und EDO-Typen, und im
Grunde genommen für alle Typen aus der Zeit vor den SDRAMs, die
dann im Setup üblicherweise unter der Bezeichnung DRAM geführt wer
-
den, verschiedene Optionen vor, wobei jedoch nicht alle, die in Tabelle
6.7 angeführt sind, auch im BIOS-Setup vorhanden sein müssen. Außer-
dem sagen einige unterschiedlich benannte Parameter schlicht das Glei-
che aus, was wieder vom BIOS-Hersteller abhängig ist. Darüber hinaus
schließen sich einige Einstellungen auch gegenseitig aus. Tabelle
6.4 zeigt
zunächst die Einstellungsmöglichkeiten für klassische DRAM-Module,
die vom Typ SIP, SIMM, PS/2 oder auch DIMM sein können.
Bild 6.9: Dieses BIOS unterstützt sowohl DRAMs (FPM, EDO) als auch SDRAMs.
BIOS-Setup-
Eintrag
Bedeutung/Funktion bevorzugte Einstellung
Auto
Configuration
Automatik-Modus ein- oder
ausschalten
je nach Situation
Decoupled Refresh Abkopplung des Refreshs
von den CPU-Zugriffen
Enabled
DRAM CAS
Timing Delay
Wartezyklen für den Zugriff

zwischen den Speicher
-
spalten und -zeilen
möglichst niedrig
Tab. 6.4: Die typischen Optionen für DRAMs in den BIOS-Setups
Please purchase PDF Split-Merge on www.verypdf.com to remove this watermark.
BIOS-Setup-Parameter für den Speicher
212
0
magnum
DRAM Idle Timer Zusätzliche Wartezyklen möglichst niedrig
DRAM Integrity
Mode
Fehlerkorrekturmechanis-
mus bestimmen
Enabled ECC
DRAM Page Mode Aktivierung des Page Mode Enabled
DRAM Precharge
Wait State
Vorladezeit für den Refresh Disabled oder möglichst
niedrig
DRAM R/W
Leadoff Timing
Reduzierung der Taktzyklen
beim ersten Zugriff einer
Blockübertragung
möglichst niedrig
DRAM RAS to
CAS Delay
Verzögerung zwischen

Speicherzeilen und
Speicherspaltenzugriff
möglichst niedrig
DRAM RAS#
Precharge Time
Vorladezeit für Speicher-
zeilenzugriff
möglichst niedrig
DRAM Read Zugriffsweise für Lesezu-
griffe
Fast
DRAM Read
Burst Timing
Taktzyklen für zu lesende
Blockübertragung
möglichst niedrig
DRAM Read
Pipeline
Aktivierung eines Zwi-
schenspeichers
Enabled
DRAM Read
WS Options
Wartezyklen für Lese-
zugriffe
möglichst niedrig
DRAM Refresh
Rate
Häufigkeit der Refresh-
Ausführung

Disabled oder möglichst
hoch
DRAM Specula-
tive Leadoff
Blockübertragung
beschleunigen
Disabled
DRAM R/W
Leadoff Timing
Blockübertragung
beschleunigen
Enabled
DRAM Speed
Selection
Auswahl des eingesetzten
Speichertyps in ns
»Fast« oder möglichst
niedrig bei ns-Angabe
DRAM Timing Auswahl des eingesetzten
Speichertyps in ns
möglichst niedrig
DRAM Wait State allgemeine Wartezyklen
festlegen
möglichst niedrig
BIOS-Setup-
Eintrag
Bedeutung/Funktion bevorzugte Einstellung
Tab. 6.4: Die typischen Optionen für DRAMs in den BIOS-Setups (Forts.)
Please purchase PDF Split-Merge on www.verypdf.com to remove this watermark.
Kapitel 6 · Speichereinstellungen

213
Zum »DRAM-Finetuning« sind meist gleich mehrere Einträge im Chip-
set Features Setup oder Advanced Chipset Features zu finden. Je nach
unterstützten und eingebauten Speichermodulen (Fast Page, EDO,
SDRAM) sind die hier vorhandenen Optionen unterschiedlich. Im ein
-
fachsten Fall wird – soweit vorhanden – der Menüpunkt Auto Configu-
ration auf Enabled gesetzt, wobei bei einigen BIOS-Versionen möglicher-
weise noch die Zugriffszeit der eingesetzten DRAMs (50, 60, 70 ns)
anzugeben ist. Alle weiteren Einstellungen für die Speicher werden dar
-
aufhin automatisch vom BIOS erledigt.
Manuelle Veränderungen an den Timing-Parametern sollten nur dann
vorgenommen werden, falls der PC mit den Speichermodulen nicht
zurechtkommt (unvermittelte Systemabstürze, Memory Error u. Ä.) oder
DRAM Write Zugriffsweise für Schreib-
zugriffe
Fast
DRAM Write
Burst Timing
Taktzyklen für zu lesende
Blockübertragung
möglichst niedrig
DRAM Write
WS Options
Wartezyklen für Schreib-
zugriffe
möglichst niedrig
Fast EDO Leadoff Reduzierung der Taktzyklen
beim ersten Zugriff einer

Blockübertragung
Enabled
Hidden Refresh Refresh wird vom Modul
selbst ausgeführt, wenn kein
Speicherzugriff erfolgt
Enabled
RAS Active Time Anzahl der Takte für das
automatische Schließen
einer Speicherbank
möglichst hoch
Read Around
Write
Zugriff auf zwischengespei-
cherte Daten ermöglichen
Enabled
Refresh RAS#
Assertion
zusätzliche Taktzyklen für
den Refresh
möglichst niedrig
Turbo Read
Leadoff
Reduzierung der Taktzyklen
beim ersten Zugriff einer
Blockübertragung
Enabled
Turn-Around
Insertion
zusätzlichen Wartezyklus
einschalten

Disabled
BIOS-Setup-
Eintrag
Bedeutung/Funktion bevorzugte Einstellung
Tab. 6.4: Die typischen Optionen für DRAMs in den BIOS-Setups (Forts.)
Please purchase PDF Split-Merge on www.verypdf.com to remove this watermark.
BIOS-Setup-Parameter für den Speicher
214
0
magnum
das letzte Stück an Leistung aus dem PC »herausgekitzelt« werden soll.
Der PC muss dabei jedoch auch noch stabil funktionieren, und falls man
hier eine Optimierung vorgenommen hat, sollte die Software über eine
längere Zeit hinweg ausprobiert werden, wobei man diese Einstellungen
im Hinterkopf behalten sollte. Ein auftretender unvermittelter »System
-
hänger« ist oftmals ein Hinweis auf eine zu optimistische Speichereinstel-
lung.
6.2.1 Refresh – Speicherauffrischung
Für das Verständnis der Speicherarbeitsweise und damit der Einstel-
lungsmöglichkeiten ist die Kenntnis einiger grundlegender Dinge not-
wendig. Eine DRAM-Speicherzelle ist relativ einfach aufgebaut, wobei es
zunächst keinen Unterschied macht, ob es sich um ein Speichermodul
vom Typ Fast Page-, Extended Data Out- oder Synchronous-DRAM
handelt. Die Zelle besteht im Wesentlichen aus einem Transistor und
einem Kondensator, der bei einem High geladen und bei einem Low ent
-
laden ist. Aufgrund der Selbstentladung eines Kondensators muss dieser
in regelmäßigen Zeitabständen mit einem Impuls aufgefrischt (refresh)
werden, was bei SDRAMs ungefähr alle 64 ms stattzufinden hat, andern

-
falls gehen die Daten verloren. Dies ist auch das grundlegende Unter-
scheidungsmerkmal zwischen dynamischen RAMs (DRAMs) und stati-
schen RAMs (SRAMs), die demgegenüber keinen Refresh benötigen, da
sie intern komplizierter aufgebaut (mindestens sechs statt zwei Bauele
-
mente pro Speicherzelle) und demnach auch teuerer sind. Der Cache-
Speicher (siehe Kapitel 6.3) entspricht beispielsweise einem statischem
Speicher.
Für DRAMs ist zum Refresh eine spezielle Schaltung notwendig, die die-
sen Impuls entsprechend generiert. Der Memory-Controller (North-
bridge) auf dem Mainboard steuert diesen Vorgang automatisch, und
neuere Module können den Controller derart unterstützen, dass sie den
Refresh in bestimmten Situationen – wie z.B. im Standby-Modus, wenn
kein Datenzugriff erfolgt –, selbst ausführen können. Generell benötigen
sie jedoch einen Anstoß durch den Memory-Controller. Im BIOS-Setup
sind Einstellungsmöglichkeiten für die Refresh-Einstellung wie Hidden
Refresh, Refresh RAS# Assertion, DRAM Refresh Rate oder auch
Decoupled Refresh (siehe Tabelle
6.4) zu finden.
Zu den Refresh-Optionen kann man auch Einstellungen für die
Precharge-Time (Vorladezeit) rechnen, die einem unter Begriffen wie
DRAM RAS# Precharge Time oder DRAM Precharge Wait State in
einem BIOS-Setup begegnen kann. Generell kennzeichnet Precharge, wie
lange das RAS-Signal (Zeilensignal) an der Speicherzelle anliegen muss,
damit der Kondensator vollständig aufgeladen ist.
Please purchase PDF Split-Merge on www.verypdf.com to remove this watermark.
Kapitel 6 · Speichereinstellungen
215
6.2.2 Adressierung und Modi

Ein RAM-Baustein wird durch Adressleitungen adressiert. Die Speicher-
zellen im Innern sind dabei in Spalten und Zeilen angeordnet. Zum
Adressieren einer bestimmten Zelle werden zwei Adressen – eine für die
Zeile und eine für die Spalte – benötigt. Um die Anzahl der Anschlüsse
am RAM-Baustein gering zu halten, werden die Adressen über gemein
-
same Anschlüsse gesendet. Die Unterscheidung in Zeile und Spalte
erfolgt mit Signalen, die die Bezeichnung RAS (Row Address Strobe) und
CAS (Column Address Strobe) führen. In internen Zwischenspeichern
(Buffers) werden die beiden Teiladressen gespeichert und adressieren
somit das Memory-Array.
Es gibt prinzipiell zwei Möglichkeiten, wie Speicherzugriffe erfolgen
können: Einmal im Normal-Modus, der sich dadurch auszeichnet, dass
von der CPU eine Adresse angelegt und dann ein Datenbyte (Einzeltrans
-
fer) geschrieben oder gelesen wird. Daneben gibt es den schnelleren
Burst-Modus, bei dem nur eine einzige Adresse von der CPU zu schrei
-
ben ist, woraufhin gleich ein kompletter Datenblock folgt. Die darauf
folgenden Adressen werden vom Speicher selbstständig generiert. In wel
-
cher Form der Speicherzugriff nun gerade durchgeführt wird, kann
weder vom Programm noch vom Anwender in irgendeiner Art und Weise
beeinflusst werden, denn es hängt davon ab, welche Daten gerade benö
-
tigt werden, und die können direkt hintereinander (Burst) oder aber auch
verstreut im Speicher liegen, was dann Einzeltransfers erfordert. Ein
Burst ist so gesehen der Idealfall einer Übertragung, und wenn es um die
Kennzeichnung von Datenübertragungsraten geht, wird dabei oftmals
vom Burst-Modus ausgegangen, auch wenn dies nicht angegeben wird.

6.2.3 Burst-Modus
Einstellungen im BIOS-Setup wie DRAM Read Burst Timing, DRAM
Write Burst Timing oder DRAM R/W Leadoff Timing betreffen den
erläuterten Burst-Modus, und im Setup findet man dann Angaben wie X-
3-3-3 oder X-2-2-2. Je nach BIOS-Typ sind getrennte oder auch gemein
-
same Einstellungen für den Schreib- und Lesemodus möglich. Die Zah-
lenfolgen geben die benötigten Taktzyklen für einen Burst Access (Block-
zugriff) an, der stets aus vier Zugriffen wie X-3-3-3 besteht.
Das X steht dabei für den so genannten Lead Off, der nicht direkt verän-
derbar ist und diejenige Zeit kennzeichnet, die für den ersten Zugriff im
Burst-Modus auf den Speicher notwendig ist. Optionen wie Turbo Read
Leadoff, Fast EDO Leadoff, DRAM R/W Leadoff Timing oder auch
DRAM Speculative Leadoff erlauben bei einigen BIOS-Versionen eine
Einflussnahme auf diesen Leadoff. Welche minimalen Taktzyklen mit
den verschiedenen Speichermodulen prinzipiell möglich sind zeigt
Tabelle
6.5, wobei dies jedoch Idealwerte sind, die sich in der Praxis auf-
grund von Bauteil- und Timing-Toleranzen nicht (immer) einstellen las-
sen werden.
Please purchase PDF Split-Merge on www.verypdf.com to remove this watermark.
BIOS-Setup-Parameter für den Speicher
216
0
magnum
Einstellungen wie Turbo, Fast oder auch die Festlegung des im Setup vor-
gesehenen kleinstmöglichen Zahlenwertes sorgen einerseits für den
schnellstmöglichen Modus, andererseits kann aber auch der Fall eintre
-
ten, dass diese Werte zu optimistisch sind, d.h. der Speicher nicht mehr

dem Timing folgen kann und Datenverluste oder auch ein völliges Versa
-
gen auftreten. Diese »Zweischneidigkeit« begleitet im Grunde genom-
men die gesamte Speicherkonfigurierung, und eine Option wie DRAM
Speculative Leadoff kann eine Verbesserung oder auch eine Verschlech
-
terung der Speicherleistung zur Folge haben. Die dabei auf Verdacht
(spekulativ) ausgeführte Adressierung – in der Hoffnung, dass die folgen
-
den Daten unter der angenommenen Adresse zu finden sind – kann
zutreffen oder auch nicht, was dann wieder einen zusätzlichen Zyklus
erfordern würde.
6.2.4 Wait States – Wartezyklen
In einem BIOS-Setup findet sich oftmals die Möglichkeit, Wartezyklen
(Wait States) und Verzögerungen (Delays) einstellen zu können, wofür
verschieden lautende Bezeichnungen verwendet werden. Das Prinzip ist
jedoch stets das gleiche, denn die Speicherleistung ist dann am höchsten,
wenn überhaupt keine derartigen zusätzlichen Wartemechanismen für
den Speicher notwendig wären. Die Wait States stellen gewissermaßen
eine zusätzliche Option dar, denn falls alle anderen BIOS-Einstellungen
für den Speicher optimal getroffen worden sind, sind auch keine zusätzli
-
chen Verzögerungen notwendig, wie beispielsweise bei einer Option wie
SDRAM MA Wait State. Wohlgemerkt keine zusätzlichen, denn bei eini
-
gen Einstellungsmöglichkeiten wie z.B. DRAM RAS to CAS Delay ist das
»Delay« ein fester Bestandteil der Option und kann daher auch nur mini
-
mal und nicht auf null gesetzt werden.
6.2.5 Speicherfehler erkennen – Parity und ECC

Neben der Zugriffszeit ist das zweite wichtige Kriterium für den Einsatz
von Speichermodulen, ob das Mainboard Speichermodule mit oder ohne
Parity-Funktion verlangt. Diese Funktion ist zur Detektierung von Spei
-
cherfehlern vorgesehen, wird jedoch im Allgemeinen nicht mehr unter-
stützt, sodass man, wenn im Handbuch zum Mainboard nicht etwas
anderes angemerkt ist, meist zu den (preiswerteren) Modulen ohne diese
Funktion greifen kann. Für ältere Boards, die 30-polige SIMMs verlan
-
gen, sind in der Regel jedoch SIMMs mit Parity-Verarbeitung notwendig.
Modul-Typ Taktzyklen
FastPage 5-3-3-3
EDO 5-2-2-2
SDRAM 5-1-1-1
Tab. 6.5: Die verschiedenen Speichertypen benötigen unterschiedlich lange
Taktzyklen.
Please purchase PDF Split-Merge on www.verypdf.com to remove this watermark.
Kapitel 6 · Speichereinstellungen
217
In den Manuals zum Mainboard findet man zur Kennzeichnung, dass
das Modul als Parity-fähig ausgelegt sein muss, beispielsweise eine
Angabe wie 8
x 36 (8 MByte x 36 Bit). Ein vergleichbares Modul ohne
Parity-Funktion wird demgegenüber mit 8
x 32 (8 MByte x 32 Bit) ange-
geben. Die vier zusätzlichen Bits des ersten Moduls sind die Parity-Sig-
nale, wobei immer für 8 Bit (1 Byte) ein Parity-Bit vorgesehen ist.
Wenn es sich nicht um ein geschlossenes Speichermodul handelt, kann
man meist selbst feststellen, ob das betreffende Modul die Parity-Funk
-

tion unterstützt oder nicht. Man zählt dabei einfach die vorhandenen
Bausteine. Vereinfacht kann man daher feststellen, dass ein Modul mit
Parity-Funktion über 9 (8 Chips
= 32 Byte + 1 Parity), 12 (8 Chips = 32
Byte
+ 4 Parity) oder 36 (32 Chips = 32 Byte + 4 Parity) Bausteine, eines
ohne Parity hingegen über 8, 16 oder 32 Bausteine verfügt.
Eine effektivere Speicherfehlererkennung und auch -korrektur bieten
Module mit der ECC-Funktion (Error Correction Code), die ab Pentium
Pro-Mainboards unterstützt wird, und auch hierfür sollte sich im
Manual zum Mainboard eine entsprechende Angabe über die Anforde
-
rungen an die Module finden lassen. In der Regel können die Main-
boards mit beiden Typen umgehen, und diese Option lässt sich im BIOS-
Setup mitunter auch ein- und ausschalten (siehe Bild
6.14). Mit ECC
können 1-Bit-Fehler erkannt und auch automatisch korrigiert werden,
während 2-Bit-Fehler nur detektiert werden können. Zur Auswahl ste
-
hen in einigen Setups die Einstellungen EC und ECC, wobei in der ersten
Position keinerlei Korrekturen erfolgen, sondern lediglich Speicherfehler
an das Betriebssystem gesendet werden.
6.2.6 SDRAM-Optionen
Ab Pentium II-Mainboards finden sich neben den Einstellungen für
EDO-RAM auch welche für SDRAM. Letztere sind bei Mainboards als
Standardmodule anzusehen, sodass man dort auf keine EDO-RAM-
Optionen mehr stoßen wird.
Zunächst ist die grundsätzliche Arbeitsweise von SDRAMs nicht anders
als die von den zuvor erläuterten DRAMs. Allerdings erfordern
SDRAMs bei der Konfigurierung mehr Aufmerksamkeit, da hier nicht

allein das Mainboard für die Parametereinstellung zuständig ist.
SDRAMs werden vom BIOS während des Boot-Vorgangs mit verschie
-
denen Betriebswerten programmiert, die es dem SPD-EEPROM (siehe
Kapitel 6.1.7) entnehmen soll. Die hier vom Hersteller abzulegenden
Daten sind in den entsprechenden Standards zwar genau definiert, aller
-
dings gehen die Hersteller dabei oftmals nicht mit der nötigen Sorgfalt
Speicherfehlererkennung und -korrekturverfahren wie Parity und ECC
werden in der Regel von einem Betriebssystem unzureichend oder auch
überhaupt nicht unterstützt. Bei einem auftretenden Fehler, der anhand
dieser beiden Mechanismen detektiert wurde, stürzt der PC – eventuell
mit einer BIOS-Meldung – komplett ab, sodass diese Verfahren in der
Praxis eher nur einen theoretischen Nutzen haben.
Please purchase PDF Split-Merge on www.verypdf.com to remove this watermark.
BIOS-Setup-Parameter für den Speicher
218
0
magnum
vor, sodass die richtige Konfigurierung von SDRAMs mitunter sogar
noch komplizierter ausfällt als dies bei den älteren Typen (FPM, EDO)
der Fall ist.
Ein Menüpunkt wie SDRAM Configuration: By SPD (siehe Bild 6.8) ist
meist vorhanden und entsprechend einzuschalten, womit die Speicher
-
einstellung auch schon erledigt wäre. Vielfach funktioniert dies leider
überhaupt nicht oder auch nicht zufrieden stellend, wobei das Problem
auf Modul- oder BIOS-Seite und auch im Zusammenspiel liegen kann.
Hier ist nach wie vor manuelle Einstellungsarbeit notwendig. Was bei
SDRAMs meist einwandfrei funktioniert, ist ein Punkt wie Auto Detect

DIMM/ PCI Clk, der bei Aktivierung den optimalen Takt für die
SDRAMs einstellt, welcher üblicherweise dem Systemtakt (66, 100, 133
MHz) entspricht.
Bei einigen Mainboards wird man keine Möglichkeit finden, im BIOS-
Setup irgendwelche Speichereinstellungen manipulieren zu können.
Diese treten erst dann – beispielsweise im Maintenance-Menü beim
Award-Medallion-BIOS des BIOS-Setups – in Erscheinung, wenn zuvor
auf dem Mainboard ein Jumper umgesetzt worden ist. Das Gleiche gilt
im Übrigen für die CPU-Einstellungen, wie es in Kapitel 5.4 erläutert ist.
Bild 6.10: Bei einigen Mainboards muss der BIOS-Config-Jumper umgesetzt werden,
bevor man an die Speicher- und CPU-Einstellungen gelangen kann.
Bild 6.11: Unter »Extended Configuration« im Maintenance-Menü, welches erst
nach dem Umstecken eines Jumpers auf dem Mainboard erscheint, lassen
sich nach der Aktivierung von »User Defined« auch die Speicherparameter
verändern.
Please purchase PDF Split-Merge on www.verypdf.com to remove this watermark.
Kapitel 6 · Speichereinstellungen
219
Wie bei den DRAMs werden zwei Adressen (RAS:Zeile, CAS:Spalte)
zum Speicher gesendet, und zwischen den beiden Zugriffen muss eine
bestimmte Zeit verstreichen, bis die gewünschte Zeile im Speicherchip
komplett eingelesen worden ist. Diese Zeit wird als RAS to CAS Delay
(t
rcd
) bezeichnet und als Anzahl der Taktzyklen (2 oder 3 Takte) angege-
ben. Danach muss noch die so genannte CAS-Latenzzeit (CAS Latency,
CL) abgewartet werden, die ebenfalls als Anzahl der Taktzyklen angege
-
ben wird, bis die Daten am Ausgang des SDRAMs zur Verfügung stehen.
Der dritte wichtige SDRAM-Parameter ist die RAS Precharge Time (t

rp
),
die dafür benötigt wird, um auf eine neue Zeile umzuschalten. Diese Zeit
entfällt, wenn keine neue Zeile angesteuert werden muss, weil sich die
Daten innerhalb einer Seite (Page) befinden. Diese drei Parameter (CL,
t
rcd
, t
rp
) sollen sich laut Standard auf einem SDRAM-Speichermodul
befinden, also beispielsweise als PC100 333, was bedeutet, dass dieser
Typ jeweils drei Taktzyklen für die erläuterten Zugriffe benötigt. Ein
Modul laut PC100 222 ist demnach der schnellere Typ.
Bild 6.12: Bei diesem Modul laut PC133-Standard ist lediglich die CAS Latency
(CL
= 3) angegeben, während die beiden anderen wichtigen Parameter
fehlen.
Bild 6.13: Bei diesem AMI-BIOS lassen sich die Parameter für die DIMMs einzeln
bestimmen, und »Normal« sollte eine stabile funktionierende Speicherein
-
stellung zur Folge haben.
Please purchase PDF Split-Merge on www.verypdf.com to remove this watermark.
BIOS-Setup-Parameter für den Speicher
220
0
magnum
Je nach Plattform und BIOS gibt es noch weitere Parameter, die sich in
den BIOS-Setups zur Konfigurierung anbieten, wobei sich insbesondere
bei Athlon-Mainboards teilweise recht verwirrende Optionen finden las
-

sen. Man sollte sich dabei auch nicht durch die Bezeichnung DRAM statt
SDRAM oder erwarteter DDR-SDRAM-Bezeichnung in den Setups irri
-
tieren lassen, weil DRAM von den BIOS-Herstellern oftmals nur als Sy-
nonym für den Speicher genommen wird.
BIOS-Setup-Eintrag Bedeutung/Funktion bevorzugte
Einstellung
1T Command Rate Modul-Option für opti-
mierten SDRAM-Kom-
mandozugriff
Disabled, ohnehin nur
wirksam bei einem einzi
-
gen eingesetzten Modul
Bank Interleaving versetzter, zeitlich über-
lappender und damit
schnellerer Zugriff auf
Speicherbänke
Enabled
Bank x/y DRAM Timing unterschiedliches Timing
für die verschiedenen
Speicherbänke bei VIA-
Chipsets konfigurieren
Auto
DRAM Burst Refresh Zwischenspeichern von
bis zu vier Refresh-
Zyklen
Enabled
Page Idle Timer Angabe, nach wie vielen
Takten eine angewählte

Page geschlossen werden
soll
8–32, je nach Speicher-
größe, je kleiner desto
besser
Precharge Time RAS Precharge Time für
das Umschalten auf eine
neue Zeile
möglichst niedrig
RAS Active Time Anzahl der Takte für das
automatische Schließen
einer Speicherbank
7 (schnell), 2 (langsam)
RAS-to-CAS Delay Zeit, bis die Zeile im
Speicherchip komplett
eingelesen worden ist
möglichst niedrig
SDRAM CAS Latency CAS-Latenzzeit bis die
Daten am Speicheraus
-
gang zur Verfügung ste-
hen
möglichst niedrig
SDRAM Configuration
by SPD
Automatik-Modus ein-
oder ausschalten
je nach Situation
Tab. 6.6: Die typischen Optionen für SDRAMs in den BIOS-Setups
Please purchase PDF Split-Merge on www.verypdf.com to remove this watermark.