Thiết kế hệ thống xử lý ảnh video trên FPGA (CycloneII), chương 2 docx

Chương 2: Kết nối máy tính với mạch
XS40
Nối mạch XS40 với một máy tính bằng một dây cáp 6’. Một
đầu cáp được gắn vào cổng song song của máy tính và đầu kia
nối đến bộ nối DB-25 (J1) ở phần trên của mạch XS40 (như hình
2).
Kết nối một monitor VGA với mạch XS40
Ta có thể hiển thò hình ảnh trên một màn hình VGA bằng
cách nối đến bộ nối 15 chân J12 ở phần dưới mạch XS40 (như
hình 2). Ta sẽ phải download driver của VGA vào mạch XS40
để hiển thò hình ảnh.
Kết nối chuột/bàn phím với mạch XS40
Các lối vào có thể nhận từ bàn phím hoặc chuột bằng cách
nối nó đến chân J5 của bộ nối loại PS/2 ở phần dưới của mạch
XS40 (Như hình 2).
Sự bố trí các jumper trên mạch XS40
Các jumper được mặc đònh (Như trong bảng 2) để đònh cấu
hình cho mạch XS40 trong một môi trường thiết kế. Thay đổi vò
trí các jumper với điều kiện là:
 Đang sử dụng chế độ mạch XS40 độc lập, nó không liên
kết với cổng song song của máy tính
 Thiết lập lại tần số xung trên mạch XS40
 Thực thi mã của bộ vi điều khiển từ ROM nội thay vì
SRAM ngoại trên mạch XS40. (Muốn sử dụng tính năng
đặc biệt này thì phải thay thế bộ vi điều khiển
ROMLESS trên mạch XS40 với một loại ROM)
Jumper Chế độ Chức năng
On
(mặc
đònh)
Đặt shunt nếu đang download mạch XS40

hoặc XSP thông qua cổng song song
J4
Off Tháo bỏ shunt nếu mạch XS40 hoặc XSP
đang được đònh dạng thông qua EEFROM
nối tiếp trên mạch
On Đặt shunt khi EEPROM nối tiếp trên mạch
(U7) đang được lập trình
J6
Off
(mặc
đònh)
Tháo bỏ shunt trong khi sử dụng mạch thông
thường
1-2 (ext)
(mặc
đònh)
Đặt shunt vào chân 1 và chân 2 (ext) nếu
chương trình vi điều khiển 8031 được lưu trữ
trong SRAM ngoại 32KByte (U8) của mạch
XS40
J7
2-3 (int) Đặt shunt vào chân 2 và chân 3 (int) nếu
chương trình được lưu trữ nội bộ trong vi
điều khiển
On Đặt shunt trên mạch XS40 hoặc XSP sử
dụng loại XC4000XL 3.3V của họ FPGA
J8
Off Tháo bỏ shunt trên mạch XS40 hoặc XSP sử
dụng loại XC4000E 5V của họ FPGA
On Đặt shunt nếu mạch XS40 hoặc XSP đang

được đònh dạng từ EEFROM nối tiếp trên
mạch
J10
Off
(mặc
đònh)
Tháo bỏ shunt nếu mạch XS40 hoặc XSP
đang được download từ cổng song song của
máy tính
On
(mặc
đònh)
Đặt shunt nếu mạch XS40 hoặc XSP đang
được download từ cổng song song của máy
tính
J11
Off Tháo bỏ shunt nếu mạch XS40 hoặc XSP
đang được đònh dạng từ EEFROM nối tiếp
trên mạch
1-2 (osc)
(mặc
đònh)
Đặt shunt vào chân 1 và chân 2 (osc) trong
các thao tác thông thường khi bộ dao động
đang phát ra một tín hiệu xung clk
J12
2-3(set) Đặt shunt vào chân 2 và chân 3 (set) khi tần
số bộ dao động đang được thiết lập
Bảng 2: Thiết lập các jumper trên mạch XS40 và
XSTEND

III. Mối quan hệ giữa các linh kiện trên mạch XS40
Trên mạch XS40, vi điều khiển và FPGA đã được kết nối
với nhau. Chúng có những giới hạn để làm cho chương trình vi
điều khiển và phần cứng FPGA tương tác lẫn nhau. Một mức
cao sẽ xét bộ vi điều khiển, SRAM và FPGA được kết nối như
thế nào được trình bày như hình 4:
Hình 4: Sơ đồ kết nối các thành phần trên mạch XS40
Ghi chú
: * = not conectted on XSP Board
** = applies to XS40 + Board
Lối ra của bộ dao dộng lập trình được đưa trực tiếp đến lối
vào xung đồng bộ của FPGA. FPGA sử dụng xung này để phát
ra một xung gởi đến lối vào xung XTAL1 của vi điều khiển. Vi
điều khiển đa thành phần 8 bit thấp của một đòa chỉ bộ nhớ với 8
bit dữ liệu và các lối ra được nối đến P0. Cả những đường dữ
liệu SRAM và FPGA đều được nối đến P0. SRAM sử dụng kết
nối này để chuyển dữ liệu đến vi điều khiển và nhận dữ liệu từ
vi điều khiển. FPGA được lập trình để chốt đòa chỉ lối ra ở P0
dưới sự điều khiển của tín hiệu ALE và gửi các bit đòa chỉ đã
chốt đến 8 đường đòa chỉ thấp hơn của SRAM.
Trong khi đó, 8 bit đòa chỉ cao là lối ra ở P2 của vi điều
khiển. Trên mạch XS40, SRAM 32Kbyte sử dụng 7 trong 8 bit
đòa chỉ này trong khi SRAM 128Kbyte lấy cả 8 bit đòa chỉ. FPGA
cũng nhận đòa chỉ 8 bit cao và giải mã cùng với đường điều
khiển PSENB và Read/Write (chân P3.6 của P3) từ vi điều
khiển để phát ra tín hiệu CBE và OBE cho phép SRAM và lối ra
của nó điều khiển, hoặc đưa tín hiệu CBE hoặc OBE lên cao để
vô hiệu hóa SRAM và ngăn cản nó khỏi ảnh hưởng trên phần
còn lại của mạch XS40.
Một trong những lối ra của FPGA điều khiển chân reset của

vi điều khiển. Vi điều khiển có thể tránh khỏi ảnh hưởng trên
phần còn lại của mạch bằng cách cho chân RST lên cao thông
qua FPGA. (Khi RST hoạt động, các chân của vi điều khiển
được kéo lên cao).
Những chân I/O đa năng của P1 và P3 của vi điều khiển nối
đến FPGA và có thể dùng chung I/O giữa FPGA và vi điều
khiển. Thêm vào chân I/O đa năng đó, các chân của P3 cũng có
những chức năng riêng như các máy phát , máy thu nối tiếp, các
đầu vào ngắt, các đầu vào đònh thời và các tín hiệu điều khiển
Read/Write của SRAM ngoại. Nếu không sử dụng hàm riêng
biệt thì ta có thể dùng chân kết hợp cho I/O đa năng giữa vi điều
khiển và FPGA. Tuy nhiên, trong nhiều trường hợp, ta sẽ lập
trình cho FPGA để sử dụng các chân đặc biệt của vi điều khiển.
(Ví dụ: FPGA có thể phát ra tín hiệu ngắt vi điều khiển). Nếu
muốn kích chân đặc biệt từ một mạch bên ngoài thì chân I/O
của FPGA đã nối với nó phải ở 3 trạng thái.
Một LED 7 đoạn nối trực tiếp đến FPGA. (Các chân của
FPGA có thể truyền đến một monitor VGA). FPGA được lập
trình để vi điều khiển có thể điều khiển LED 7 đoạn thông qua
P1 hoặc P3 hoặc chốt bản đồ bộ nhớ cho LED trong bộ nhớ của
vi điều khiển.
Máy tính truyền các tín hiệu đến mạch XS40 thông qua 8 bit
dữ liệu ở lối ra của cổng song song. FPGA đã truy xuất trực tiếp
đến những tín hiệu này. Vi điều khiển cũng có thể truy xuất
những tín hiệu này nếu FPGA được lập trình để chuyển chúng
đến vi điều khiển thông qua các chân I/O đa năng.
Mạch XS40 truyền ngược lại máy tính thông qua cổng song
song. Các chân trạng thái của cổng song song được nối đến các
chân P1 và P3 của vi điều khiển. Hoặc là vi điều khiển hoặc là
FPGA kích các chân trạng thái. Máy tính có thể đọc các chân

trạng thái để tìm nạp dữ liệu từ mạch XS40.
FPGA cũng truy xuất đến các đường dữ liệu và xung của
bàn phím hoặc chuột được gắn vào cổng PS/2 của mạch