thiết kế mạch điều khiển mô hình cánh tay máy 5 bậc tự do dùng vi xử lý 8085, chương 8 docx

CHƯƠNG 8: GIỚI THIỆU 8255
8255 là một thiết bò I/O giao tiếp song song, lập trình được,
được sử dụng rộng rãi do intel chế tạo. Nó có thể được lập trình
để truyền dữ liệu dưới các điều kiện khác nhau, từ I/O đơn giản
đến I/O có ngắt. Nó khá linh hoạt, đa năng và tinh tế (khi có
nhiều cổng I/O được đòi hỏi) nhưng cũng khà phức tạp. Nó là
một thiết bò I/O phổ dụng có thể được sử dụng với hầu hết bất kì
bộ vi xử lí nào.
8255 có 40 chân dạng DIP về cơ bản có thể được phân nhóm
thành hai cổng (port) song song 8 bit: A và B, với 8 bit còn lại là
của cổng C.8bit của cổng C có thể được sử dụng độc lập hoặc
theo nhóm hai cổng 4 bit :C
u
(upper : cao) và C
l
(lower: thấp)
Hình 4. (vẽ hình) trình bày tất ccả các chức năng của 8255,được
xếp loại theo hai mode: mode đặt /Đặt lại bit(BSR) và mode I/O
8255
Cổng A
C
L
C
U
Cổng C
Cổng B
Từ điều khiển
D
7
D
6

D
5
D
4
D
3
D
2
D
1
D
0
0/1
Mode BSR Mode I/O
Cho cổng C
Không ảnh hưởng
Đến mode I/O
Mode 0 mode1
mode2
I/O đơn giản I/O bắt tay Tuyến dữ
liệu
cho các cổng Cho các cổng hai
chiều
A,B va ø C A,và /hoặc B cho cổng
A
Các bit cổng C Cổng B:
được sử dụng hoặc ở
mode
để bắt tay 0 hoặc
1

(b)

Hình 4.7 các cổng I/O và các Mode của 8255

Mode BSR được sử dụng để đặt hoặc dặt lại các bit trong cổng
C .Mode I/O được chia thành ba mode: mode0, mode1, mode2.
Ở mode 0 tất cả các cổng có chức năng như các cổng I/O đơn
giản. Mode1 là mode bắt tay (handshake mode) nhờ đó các
cổng A và/hoặc B sử dụng các bit từ cổng C như là tín hiệu bắt
tay. Ở mode bắt tay hai dạng truyền dữ liệu I/O có tể được thi
hành, đó là: kiểm tra trạng th và ngắt. Ở mode 2, cổng A có
thể được đặt để truyền dữ liệu hai chiều nhờ sử dụng các tín
hiệu bắt tay từ cổng C và cổng B có thể được đặt ở mode 0 hoặc
mode1.
4.8 CẤU TRÚC 8255
Sơ đồ khối trên hình 4.3 trình bày hai cổng 8bit (Ava øB) và hai
cổng 4bit (C
u
và C
l
) ,bộ đệm tuyến dữ liệu và logic điều khiển.
Sơ đồ khối này chứa tất cả các phần tử của một thiết bò lập trình,
cổng C thực hiện chức năng tương tự chức năng của thanh ghi
trạng thái, ngoài ra còn cung cấp các tín hiệu bắt tay.
 Logic điều khiển
Phần điều khiển có 6 đường. Chức năng và việc kết nối
của chúng như sau:

 RD (Read) : đọc. Tín hiệu điều khiển này cho phép hoạt
động đọc. Khi tín hiệu này ở mức logic thấp, vi xử lí đọc dữ liệu

từ cổng I/O được chọn của 8255

 WR (Write) : ghi. Tín hiệu này cho phép hoạt động ghi.
Khi tín hiệu này ở mức thấp vi xử lí ghi vào thanh ghi hhoặc
cổng I/O được chọn.
1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
17
18
19
20
40
39
38
37
36

35
34
33
32
31
30
29
28
27
26
25
24
23
22
21
A1
A0
PB7
PB6
PB5
PB4
PB3
D0
D1
D2
D3
D4
D5
D6
D7

PC7
PC6
PC5
PC4
PC0
PC1
PC2
PC3
PB0
PB1
PB2
PA4
PA5
PA6
PA7
PA3
PA2
PA1
PA0
WR
CS
RESET
GND
Vcc
8255
Group
A
Port C
Upper
(4)

Group
A
Port C
Lower
(4)
Group
B
Port
B
(8)
Group
A
Port
A
(8)
Group
A
Control
Group
A
Control
Data
Bus
Buffer
Read
Write
Control
Logic
I/O
PA7-PA0

I/O
PA7-PA0
I/O
PA7-PA0
I/O
PA7-PA0
Bidirectional
Data Bus
D7-D0
RD
WR
A1
A0
RESET
CS




RD
Hình 4.8 Sơ đồ khối của 8255
Đối với hệ thống của chúng ta ,hai chân này có thể được nối
trực tiếp với hai chân RD và WR của vi xử lí một cách tương
ứng
RESET(Reset) : Đặt lại. Đây là một tín hiệu tác động mức cao
,nó xóa thanh ghi điều khiển và đặt lại toàn bộ các cổng ở mode
nhập. Chân này có thể được nối trực tiếp với chân RESET OUT
của 8085

 CS ,A0 và A1: đây là tín hiêu chọn thiết bò, CS được

nối đến một đòa chỉ giải mã, cụ thể là chân O
2
của 74LS138 giải
mã ngoại vi. A
0
và A
1
thường được nối đến các đường đòa chỉ A
0

và A
1
của vi xử lí một cách tương ứng.
Trạng thái tổ hợp của CS, A
0
và A
1
như sau :
CS A
0
A
1
Chọn lựa
0 0 0 Cổng A
0 0 1 Cổng B
0 1 0 Cổng C
0 1 1 Thanh ghi điều khiển
1 x x 8255không được chọn
Từ điều khiển
Hình 4.9 trình bày một thanh ghi gọi là thanh điều khiển

(control register). Nội dung của thanh ghi này gọi là từ điều
khiển (control word) niêu rõ một chức năng I/O cho mỗi cổng.
Thanh ghi này có thể được xâm nhập để ghi từ điều khiển. Khi
A0 và A1 ở mức logic 1 như đã đề cập ở trên. Thanh ghi này
không thể xâm nhập đối với hoạt động đọc.
D
7
của thanh ghi điều khiển nêu rõ hoặc chức năng I/O
hoặc chức năng Đặt/Đặt lại bit như phân loại trong hình 4.7(b).
Nếu D
7
=1 các bit D
6
-D
5
quyết đònh các chức năng I/O ở các
mốt khác nhau,như trình bày ở hình 4.9
Nếu bit D
7
=0,cổng C hoạt động ở mode Đặt /Đặt lạibit
(BSR).Từ điều khiển BSR không ảnh hưởng đến các chức năng
của các cổng A và B .
Để thông tin với các ngoại vi thông qua 8255, ba bước sau
đây là cần thiết:
(1) Xác đònh được đòa chỉ các cổng A,B và Cvà của thanh ghi
điều khiển theo logic chọn chip (CS )và các đường đòa chỉ
A
0,
,A
1

(2) Ghi từ điều khiển vào thanh ghi điều khiển
(3) Ghi các lệnh I /O để thông tin với các thiết bò ngoại vi
qua cổng A, B và C
D
7
D
6
D
5
D
4
D
3
D
2
D
1
D
0
Nhoựm B
Coồng C (thaỏp PC
3

PC
0
)
1= Nhaọp
0 =Xuaỏt
Coồng B
1= Nhaọp

0=Xuaỏt
Choùn Mode
0= Mode 0
1 = Mode 1
Nhoựm A
Coồng C ( Cao PC
7
-
PC
4
)
1= Nhaọp
0= Xuaỏt
Coồng A
1= Nhaọp
0= Xuaỏt
Choùn Mode
00= Mode 0
01 Mode 1
1x = Mode 2
1= Mode I/O
0 =Mode BSR
Hình 4.9 : Dạng từ điều khiển đối với Mode I / O của
8255
Hình 4.10 : Tóm tắt kết nối các chân trên các cổng ở các Mode
thuộc chế độ I/ O
Đối với hệ thống của chúng ta , cho 8255 làm việc ở Mode 0 là
tốt nhất.Các đặc điểm vào ra Mode 0 như sau:
1. Các ngõ ra được chốt
2. Các ngõ vào không được chốt

3. Các cổng không có khả năng bắt tay
Để A là cổng xuất (8 bit), B, C là hai cổng nhập (16 bit ): từ điều
khiển phải gởi vào thanh ghi điều khiển của 8255 có giá trò là
8B
H
Mode 0 mode1 mode2
Ra Vào Vào Ra I/O
Ra Vào Vào Ra Không dùng
INTR
B
INTR
B
I/O
IBF
B
OBF
B
I/O
STB
B
ACK
B
I/O
Ra Vào INTR
A
INTR
A
INTR
STB
A

I/O STB
IBF
A
I/O IBF
I/O ACK
A
ACK
I/O OBF
A
OBF
Cổng A
Cổng B
0
1
2
Cổng C 3
4
5
6
7
Hình 4.10 : Toùm taét caùc Mode I/O cuûa 8255