Điện Tử - Kỹ Thuật Mạch Điện Tử (Phần 2) part 14 pot

232

-
C
ũ
ng nh
ư
các ph
ầ
n t
ử
NO, OR, AND, có th
ể
th
ự
c hi
ệ
n ph
ầ
n t
ử
NAND b
ằ
ng nhi
ề
u
cách khác nhau d
ự
a trên các công ngh
ệ

ch
ế
t
ạ
o bán d
ẫ
n: lo
ạ
i
đ
i
ệ
n tr
ở
tranzito - logic
(RTL) lo
ạ
i
đ
iôt tranzito - logic (DTL), lo
ạ
i tranzito - tranzito - logic (TTL) hay công ngh
ệ

CMOS.
Để
minh h
ọ
a, hình 3.39
đư

a ra m
ộ
t ph
ầ
n t
ử
NAND d
ự
a trên công ngh
ệ
TTL, s
ử

d
ụ
ng lo
ạ
i tranzito nhi
ề
u c
ự
c emit
ơ
, có
ư
u
đ
i
ể
m là b

ả
o
đả
m m
ứ
c logic, tác
độ
ng nhanh
và kh
ả
n
ă
ng t
ả
i l
ớ
n.

Hình 3.39 : Nguyên lý xây dựng phần tử NAND loại TTL

Hình 3.40: Phần từ logic NAND TTL thực tế có đầu vào điều khiển (loại 3 trạng thái ra
ổn định)

233

V
ớ
i m
ạ
ch 3.39 khi t

ấ
t c
ả
các l
ố
i vào có
đ
i
ệ
n áp cao (x
1
= x2 = x
3
= 1) T
1
khóa U
CM

= U
B2

ở
m
ứ
c cao làm T
2
m
ở
F
NAND

= 0. N
ế
u ch
ỉ
m
ộ
t trong các l
ố
i vào có m
ứ
c
đ
i
ệ
n áp
th
ấ
p ti
ế
p giáp emit
ơ
- baz
ơ
t
ươ
ng
ứ
ng c
ủ
a T

1
m
ở
làm m
ấ
t dòng I
B2
nên T
2
khóa: F
NAND

= 1. Th
ự
c t
ế
T
2

đượ
c thay b
ằ
ng 1 m
ạ
ch ra (h.3.40) d
ạ
ng
đẩ
y kéo t
ươ

ng t
ự
hình 3.32
cho dòng ra l
ớ
n t
ă
ng kh
ả
n
ă
ng t
ả
i và ch
ố
ng nhi
ễ
u. Khi T
2
khóa T
3
c
ũ
ng khóa (do U
E2
=
0) F
NAND
= 1 nh
ờ

b
ộ
l
ặ
p l
ạ
i c
ự
c emit
ơ
T
4
tr
ở
kháng ra th
ấ
p t
ă
ng kh
ả
n
ă
ng ch
ị
u t
ả
i cho
toàn m
ạ
ch.

Khi T
2
m
ở
T
3
m
ở
T
4
khóa, D tách nhánh T
4
kh
ỏ
i m
ạ
ch ra F
NAND
= 0 (m
ứ
c ra c
ỡ
+
0,1V).
-
Để

đ
i
ề

u khi
ể
n t
ầ
ng ra, có th
ể
dùng m
ộ
t l
ố
i vào
đặ
c bi
ệ
t khi U
đk
= 0 (m
ứ
c th
ấ
p) T
3
T
4

đề
u b
ị
khóa (tr
ạ

ng thái
ổ
n
đị
nh th
ứ
3 c
ủ
a s
ơ

đồ
còn g
ọ
i là tr
ạ
ng thái tr
ở
kháng cao).
Khi U
đk

ở
m
ứ
c cao
đ
iôt D
1
khóa, s

ơ

đồ
làm vi
ệ
c bình th
ườ
ng nh
ư

đ
ã phân tích
ở
trên
v
ớ
i hai tr
ạ
ng thái
ổ
n
đị
nh còn l
ạ
i. Tín hi
ệ
u U
đk

đượ

c g
ọ
i là tín hi
ệ
u ch
ọ
n v
ỏ
(CS) t
ạ
o
kh
ả
n
ă
ng cho phép (lúc CS = 1) hay không cho phép (lúc CS = 0) m
ạ
ch NAND làm
vi
ệ
c,
đ
i
ề
u này
đặ
c bi
ệ
t thu
ậ

n l
ợ
i khi ph
ả
i
đ
i
ề
u khi
ể
n nhi
ề
u NAND làm vi
ệ
c chung v
ớ
i 1
l
ố
i ra.
e -
Phần tử hoặc
-
phủ định (NOR)
g
ồ
m nhi
ề
u
đầ

u vào bi
ế
n, m
ộ
t
đầ
u ra th
ự
c hi
ệ
n hàm
logic ho
ặ
c - ph
ủ

đị
nh
F
NOR
=
n321
x xxx ++++ (3-74)
F
NOR
= 1 khi m
ọ
i bi
ế
n vào có tr

ị
s
ố
"0" và F
NOR
= 0 trong các tr
ườ
ng h
ợ
p còn l
ạ
i.
B
ả
ng tr
ạ
ng thái, kí hi
ệ
u quy
ướ
c và gi
ả
n
đồ
th
ờ
i gian minh h
ọ
a c
ủ

a F
NOR
(v
ớ
i n = 2)
cho trên hình 3.41.

X
1
X
2
F
NOR

0 0 1
0 1 0
1 0 0
1 1 0
Hình 3.41: Bảng trạng thái (a) ký hiệu quy ước b) và giản đồ thời gian (c) của phần tử
NOR
Hình 3.42 cho k
ế
t c
ấ
u th
ự
c hi
ệ
n F
NOR

trên công ngh
ệ
RTL. Khi ít nh
ấ
t m
ộ
t trong
các c
ử
a vào có xung d
ươ
ng m
ở
,
đ
i
ệ
n áp ra
ở
m
ứ
c th
ấ
p F
NOR
= 0, còn khi x
1
= x
2
=

= x
n
= 0, do các tranzito
đượ
c thi
ế
t k
ế

ở
ch
ế

độ
th
ườ
ng khóa. T
ấ
t c
ả
các tranzito khóa
F
NOR
= 1 (l
ư
u ý: n
ế
u thi
ế
t k

ế
các tranzito th
ườ
ng m
ở
thì m
ạ
ch ho
ạ
t
độ
ng nh
ư
1 ph
ầ
n
t
ử
NAND v
ớ
i các xung vào c
ự
c tính âm
đ
i
ề
u khi
ể
n khóa các tranzito).
X

1

X
2

F
NOR

t
t
t
a)
b)
c)

234

-
Có th
ể
th
ự
c hi
ệ
n ph
ầ
n t
ử
NOR d
ự

a trên công ngh
ệ
MOS ho
ặ
c CMOS (t
ừ
ng c
ặ
p
MOS
N
và MOS
P
v
ớ
i m
ỗ
i
đầ
u vào) v
ớ
i nhi
ề
u
ư
u
đ
i
ể
m n

ổ
i b
ậ
t: th
ờ
i gian chuy
ể
n bi
ế
n
nhanh, không có dòng rò và tiêu th
ụ
công su
ấ
t c
ự
c bé.

Hình 3.42 : Phần tử NOR với cực colectơ hở
3.7.3. Các thông số đặc trưng của phần tử IC logic
Để

đ
ánh giá
đặ
c tính k
ĩ
thu
ậ
t và kh

ả
n
ă
ng s
ử
d
ụ
ng c
ủ
a IC logic, ng
ườ
i ta
th
ườ
ng s
ử
d
ụ
ng các tham s
ố
c
ơ
b
ả
n sau:
Tính tác
độ
ng nhanh (ph
ả
n

ứ
ng v
ề
th
ờ
i gian c
ủ
a ph
ầ
n t
ử
v
ớ
i s
ự
bi
ế
n
đổ
i
độ
t bi
ế
n c
ủ
a
tín hi
ệ
u vào) th
ể

hi
ệ
n qua th
ờ
i gian tr
ễ
trung bình khi xung qua nó:
2
tt
trê
−+
+
=
τ
(3-75)
t
+
là th
ồ
gian tr
ễ
s
ườ
n tr
ướ
c khi chuy
ể
n m
ứ
c logic “0” lên “1”. t

-
là th
ờ
i gian tr
ễ
s
ườ
n
sau khi chuy
ể
n "1" v
ề
"0”
N
ế
u
τ
trễ
< 10
-8
s ta có lo
ạ
i ph
ầ
n t
ử
c
ự
c nhanh
N

ế
u
τ
trễ
< 3.10
-8
s lo
ạ
i nhanh
N
ế
u
τ
trễ
< 3. 10
-7
s lo
ạ
i trung bình
N
ế
u
τ
trễ

≥
0,3 s lo
ạ
i ch
ậ

m

235

- Kh
ả
n
ă
ng s
ử
d
ụ
ng th
ể
hi
ệ
n qua s
ố
l
ượ
ng
đầ
u vào m và h
ệ
s
ố
phân t
ả
i n
ở

đầ
u ra
(s
ố

đầ
u vào c
ủ
a các ph
ầ
n t
ử
logic khác có th
ể
ghép v
ớ
i
đầ
u ra c
ủ
a nó). Th
ườ
ng n =
4
đế
n 10, n
ế
u có các m
ạ

ch khu
ế
ch
đạ
i
đệ
m
ở

đầ
u ra có th
ể
t
ă
ng n = 20
đế
n 50; m =
2
đế
n 6.
- Ng
ườ
i ta quy
đị
nh v
ớ
i nh
ữ
ng ph
ầ

n t
ử
logic lo
ạ
i TTL, các m
ứ
c
đ
i
ệ
n áp (v
ớ
i logic
d
ươ
ng - m
ứ
c logic cao và th
ấ
p) nh
ư
sau:
D
ả
i
đả
m b
ả
o m
ứ

c “1”
ở

đầ
u ra +E
≥
U
ra

≥
2,4V
D
ả
i
đả
m b
ả
o m
ứ
c “0”
ở

đầ
u ra 0,4V
≥
U
ra.0

≥
0V

D
ả
i cho phép m
ứ
c “1”
ở

đầ
u vào +E
≥
U
v1

≥
2V
D
ả
i cho phép m
ứ
c “0”
ở

đầ
u vào 0,8V
≥
U
vo

≥
0V

Nh
ư
v
ậ
y, d
ự
tr
ữ
ch
ố
ng nhi
ễ
u
ở
m
ứ
c “1” là 2
đế
n 2,4 V
d
ự
tr
ữ
ch
ố
ng nhi
ễ
u
ở
m

ứ
c “0” là 0,4
đế
n 0,8 V
Các quy
đị
nh này
đượ
c thay
đổ
i phù h
ợ
p v
ớ
i các th
ế
h
ệ
linh ki
ệ
n m
ớ
i dùng v
ớ
i ngu
ồ
n
nuôi 3 V ho
ặ
c th

ấ
p h
ơ
n.
- Tính t
ươ
ng h
ỗ
gi
ữ
a các ph
ầ
n t
ử
logic khi chuy
ể
n logic d
ươ
ng thành logic âm:
NO -> NO
OR -> AND
NOR -> NAND

236

Mục lục

Chương 1: MỞ ĐẦU
1

1.1.

CÁC
ĐẠ
I L
ƯỢ
NG C
Ơ
B
Ả
N 1

1.1.1
Đ
i
ệ
n áp và dòng
đ
i
ệ
n 1

1.1.2.

Tính ch
ấ
t
đ
i
ệ

n c
ủ
a m
ộ
t ph
ầ
n t
ử
2

1.1.3.

Ngu
ồ
n
đ
i
ệ
n áp và ngu
ồ
n dòng
đ
i
ệ
n 5

1.1.4.

Bi
ể

u di
ễ
n m
ạ
ch
đ
i
ệ
n b
ằ
ng các kí hi
ệ
u và hình v
ẽ
(s
ơ

đồ
) 7

1.2.

TIN T
Ứ
C VÀ TÍN HI
Ệ
U 8

1.2.2.

Tin t
ứ
c 8

1.2.3.

Tín hi
ệ
u 8

1.2.4.

Các tính ch
ấ
t c
ủ
a tín hi
ệ
u theo cách bi
ể
u di
ễ
n th
ờ
i gian
τ
10

1.3.

CÁC H
Ệ
TH
Ố
NG
Đ
I
Ệ
N T
Ử

Đ
I
Ể
N HÌNH 12

1.3.2.

H
ệ
th
ố
ng thông tin thu - phát 12

1.3.3.

H
ệ

đ

o l
ườ
ng
đ
i
ệ
n t
ử
13

1.3.4.

H
ệ
t
ự

đ
i
ề
u ch
ỉ
nh 14

Chương 2: KỸ THUẬT TƯƠNG TỰ
16

2.1.

CH

Ấ
T BÁN D
Ẫ
N
Đ
I
Ệ
N - PH
Ầ
N T
Ử
M
Ộ
T M
Ặ
T GHÉP P-N 16

2.1.1.

Ch
ấ
t bán d
ẫ
n nguyên ch
ấ
t và ch
ấ
t bán d
ẫ
n t

ạ
p ch
ấ
t 16

2.1.2.

M
ặ
t ghép p-n và tính ch
ỉ
nh l
ư
u c
ủ
a
đố
t bán d
ẫ
n 21

2.1.3.

Vài
ứ
ng d
ụ
ng
đ
i

ể
n hình c
ủ
a
đ
iôt bán d
ẫ
n 28

2.2.

PH
Ầ
N T
Ử
HAI M
Ặ
T GHÉP P-N 38

2.2.1.

C
ấ
u t
ạ
o, nguyên lí làm vi
ệ
c,
đặ
c tuy

ế
n và tham s
ố
c
ủ
a tranzito bipolar.38

2.2.2.

Các d
ạ
ng m
ắ
c m
ạ
ch c
ơ
b
ả
n c
ủ
a tranzito 43

2.2.3.

Phân c
ự
c và
ổ
n

đị
nh nhi
ệ
t
đ
i
ể
m công tác c
ủ
a tranzito 48

2.2.4.

Tranzito tr
ườ
ng (FET) 63

2.3.

KHU
Ế
CH
ĐẠ
I 74

2.3.1.

Nh
ữ
ng v

ấ
n
đề
chung 74

2.3.2.

Khu
ế
ch
đạ
i dùng tranzito l
ưỡ
ng c
ự
c 84

2.4

KHU
Ế
CH
ĐẠ
I DÙNG VI M
Ạ
CH THU
Ậ
T TOÁN 135

2.4.1

Khái ni
ệ
m chung 135

2.4.2.

B
ộ
khu
ế
ch
đạ
i
đả
o 138

2.4.3.

B
ộ
khu
ế
ch
đạ
i không
đả
o 140

2.4.4.

M
ạ
ch c
ộ
ng 140

2.4.5.

M
ạ
ch tr
ừ
142

2.4.6.

B
ộ
tích phân 144

2.4.7.

B
ộ
vi phân 145

2.4.8.

Các b

ộ
bi
ế
n
đổ
i hàm s
ố
146

2.4.9.

Các m
ạ
ch l
ọ
c 147

2.5.

T
Ạ
O DAO
ĐỘ
NG
Đ
I
Ề
U HÒA 150

2.5.1.

Nguyên lý chung t
ạ
o dao
độ
ng
đ
i
ề
u hoà 150

2.5.2.

Máy phát dao
độ
ng hình sin dùng h
ệ
t
ự
dao
độ
ng g
ầ
n v
ớ
i h
ệ
b
ả
o toàn

tuy
ế
n tính 152

2.5.3.

T
ạ
o tín hi
ệ
u hình sin b
ằ
ng ph
ươ
ng pháp bi
ế
n d
ổ
i t
ừ
m
ộ
t d
ạ
ng tín hi
ệ
u
hoàn toàn khác 158

237

2.6.

NGU
Ồ
N M
Ộ
T CHI
Ề
U 162

2.6.1.

Khái ni
ệ
m chung 162

2.6.2.

L
ọ
c các thành ph
ầ
n xoay chi
ề
u c
ủ
a dòng
đ

i
ệ
n ra t
ả
i 163

2.6.3.
Đặ
c tuy
ế
n ngoài c
ủ
a b
ộ
ch
ỉ
nh l
ư
u 166

2.6.4.
Ổ
n
đị
nh
đ
i
ệ
n áp và dòng
đ

i
ệ
n 167

2.6.5.

B
ộ

ổ
n áp tuy
ế
n tính IC 182

2.7.

PH
Ầ
N T
Ử
NHI
Ề
U M
Ặ
T GHÉP P-N 187

2.7.1.

Nguyên lí làm vi
ệ

c,
đặ
c tuy
ế
n và tham s
ố
c
ủ
a tiristo 187

2.7.2.

Các m
ạ
ch kh
ố
ng ch
ế

đ
i
ể
n hình dùng tiristo 189

2.7.3.

Vài d
ụ
ng c
ụ

ch
ỉ
nh l
ư
u có c
ấ
u trúc 4 l
ớ
p 194

Chương 3: KĨ THUẬT XUNG - SỐ
198

3.1.

KHÁI NI
Ệ
M CHUNG 198

3.1.1.

Tín hi
ệ
u xung và tham s
ố
198

3.1.2.

Ch

ế

độ
khóa c
ủ
a tranzito 200

3.1.3.

Ch
ế

độ
khóa c
ủ
a khu
ế
ch
đạ
i thu
ậ
t toán 202

3.2.

M
Ạ
CH KHÔNG
ĐỒ
NG B

Ộ
HAI TR
Ạ
NG THÁI
Ổ
N
ĐỊ
NH 204

3.2.1.

Tri g
ơ

đố
i x
ứ
ng (RS-trig
ơ
) dùng tranzito 204

3.2.2.

Tri g
ơ
Smit dang Tranzito 205

3.2.3.

Trig

ơ
Smit dùng IC tuy
ế
n tính 207

3.3.

M
Ạ
CH KHÔNG
ĐỒ
NG B
Ộ
M
Ộ
T TR
Ạ
NG THÁI
Ổ
N
ĐỊ
NH 209

3.3.1.
Đ
a hài
đợ
i dùng tranzito 209

3.3.2.

M
ạ
ch
đ
a hài
đợ
i dùng IC thu
ậ
t toán 210

3.4.

M
Ạ
CH KHÔNG
ĐỒ
NG B
Ộ
HAI TR
Ạ
NG THÁI KHÔNG
Ổ
N
ĐỊ
NH (
Đ
A HÀI T
Ự

DAO
ĐỘ
NG) 212

3.4.1.
Đ
a hài dùng tranzito 212

3.4.2.

M
ạ
ch
đ
a hài dàng IC tuy
ế
n tính 214

3.5.

B
Ộ
DAO
ĐỘ
NG BLOCKING 215

3.6.

M
Ạ

CH T
Ạ
O XUNG TAM GIÁC (XUNG R
Ă
NG C
Ư
A) 217

3.6.1.

Các v
ấ
n
đề
chung 217

3.6.2.

M
ạ
ch t
ạ
o xung tam giác dùng tranzito 220

3.6.3.

M
ạ
ch t
ạ

o xung tam giác dùng vi m
ạ
ch thu
ậ
t toán 221

3.7.

C
Ơ
S
Ở

ĐẠ
I S
Ố
LOGIC VÀ CÁC PH
Ầ
N T
Ử
LOGIC C
Ơ
B
Ả
N 225

3.7.1.

C
ơ

s
ố
c
ủ
a
đạ
i s
ố
logic 225

3.7.2.

Các ph
ầ
n t
ứ
togic c
ơ
b
ả
n 226

3.7.3.

Các thông s
ố

đặ
c tr
ư

ng c
ủ
a ph
ầ
n t
ử
IC logic 234



238

Tài liệu tham khảo
[1]. Nguy
ễ
n Bính (2000),
Điện tử công suất
, Nhà xu
ấ
t b
ả
n Khoa h
ọ
c và K
ỹ
thu
ậ
t, Hà
n
ộ

i.
[2].
Đỗ
Xuân Th
ụ
(ch
ủ
biên) (2005),
Kỹ thuật điện tử
, Nhà xu
ấ
t b
ả
n Giáo d
ụ
c, Hà n
ộ
i.
[3]. Work Bench 5.12
[4]. www.nano.physik.uni-muenchen.de