Đề tài thiết kế mạch đồng hồ báo thức

- 1 Thiết kế mạch logic


Lời nói đầu:
Trong những năm gần đây ,cùng với sự phát triển ngày càng mạnh mẻ của
công nghệ vi điện tử,con ngời ngày càng thâm
nhập sâu hơn về mọi lỉnh vực,đặc biệt là trong lỉnh vực đIện tử,tin học.Đời
sống của con ngời càng ngày càng phát triển,nhu cầu của con ngời ngày càng
cao.Nhằm góp phần vào sự phát triển chung đó,chúng em,những ngời sinh
viên khoa Điện Tử Viển Thông luôn mong muốn làm một cáI gì đó,trớc hết là
xem mình có thể làm đợc những gì sau nữa là học hỏi thêm trong quá trình
thực hành thực tế để rồi sau này hy vọng mình sẻ góp đợc 1 phần nhỏ bé vào
xây dựng đất nớc đợc giàu đẹp hơn.
Do trình độ còn có hạn,bài thiết kế còn có nhiều sai sót, nhiều phơng án cha
tối u,mong nhận đợc những ý kiến đóng góp của các bạn,của các thầy,các cô.
Trong đồ án này trình bày một mạch đồng hồ đơn giản,có khả năng báo thức
và hẹn giờ,cứ 30 phút lại đa ra 1 tiếng kêu và sau 60 phút lại đa ra 2 tiếng kêu
với thời gian mổi lần là 1 sec.Thời gian đặt giờ báo thức là 1 phút.



Chơng 1:Cơ sở lý thuyết để thực hiện
Để thực hiện đợc chức năng nh trên ta có thể dùng nhiều phơng pháp.Ta có
thể dùng vi xử lý để thiết kế với đầy đủ chức năng hơn,ví dụ nh thêm giờ
ngày ,tháng,có sự điều chỉnh linh hoạt hơn.Ta củng có thể chỉ dùng duy nhất
1 số IC đơn giản phổ biến để thiết kế 1 đồng hồ thoả mãn chức năng trên.
Nếu thiết kế dùng VXL thì sơ đồ khối có dạng:
Các IC đợc dùng trong thiết kế này gồm có:
-Chíp VXL:8088
- hổ trợ lập trình:8255A
-IC định thời:8254

Và một số các IC nh:Đệm địa chỉ(Addres Buufer):74LS 244
- 2 Thiết kế mạch logic
Đệm dử liệu(Data buffer):74LS245
Vấn đề cơ bản khi thiết kế bằng VXL dó là IC định thời :IC 8254
Sơ đồ khối của nó có dạng:



CS
IC này có 3 bộ đếm ngợc 16 bit,chỉ cần dùng 3 bộ đếm của IC này ta có thể đếm
đợc :giây,phút ,giờ,ngày ,tháng, năm.
Bằng phần mềm ta có thể điều chỉnh để có đợc giây,phút giờ,ngày ,tháng, năm
và báo thức một cách uyển chuyển.
Ban đầu ta thiết lập cho 8254 chế độ hoạt động là chế độ 2,ban đầu ta nạp vào
cho 8254 ở bộ đếm 0:3600
Bộ đếm 1:24*365(24 giờ*365 ngày)
Bộ đếm 2:9999(số năm lớn nhất cho bộ đếm)
3 bộ đếm này đợc mắc nối tiếp với nhau,để hiển thị đợc giờ phút ta đọc bộ đếm
0,xử lý bằng phần mềm để hiển thị giây ,phút
Do đợc mắc nối tiếp nên khi bộ đếm 0 đếm dợc 3600 xung thì bộ đếm 1 mới
nhảy đợc 1 xung và khi bộ đếm 1 đếm đợc 24*365 xung thì sẻ đa ra 1 xung để
kích bộ đếm 2 nhảy lên 1 xung.
Tuy nhiên với yêu cầu bài toán nh trên thì nh đả nói ta chỉ cần dùng các IC đơn
giản phổ biến là đả có thể làm đợc.
I/Sơ đồ khối của hệ thống:
D0-D7
CPU
RD
WR
A0

A1
A2-A15
Đệm
Bus
dữ liệu
Bộ
đếm
0
Bộ
đếm
1
Bộ
đếm
2
RD Logic
WR điều
A0 khiển
A1 ghi/đọc
Thanh ghi
từ điều
khiển
Clock
0
Gatek
0
Out
0
Clock
1
Gate

1
Out
1
Clock
2
Gate
2
Out
2
Hiển thị
Switch
Điều
khiển
Giãi mã
Bộ đếm
Giãi
mã
Bộ đếm
Clock_1HZ
So sánh Tạo dao
động
K
1
K
2
K
3
- 3 Thiết kế mạch logic
Cách thức hoạt động:Bình thờng chuyển mạch ở vị trí 1.
Lúc này khối sẻ hiển thị :Giờ _Phút _Giây.

Khi muốn đặt giờ báo thức:
+Từ khối điều khiển sẻ đa ra chi thị (Bấm) làm chuyển mạch đợc đóng ơ vị trí 2.
+Từ nguồn xung clock 1HZ ta sử dụng các khoá K1,K2 đẻ đặt thời gian cần báo
thức.Trong đó ta dùng :
K1:Đặt giờ báo thức
K2:Đặt phút báo thức
+Từ bộ đếm thông qua bộ giãI mã,bộ hiển thị sử dụng các đèn chỉ thị Led 7
thanh sẻ hiển thị Giờ _Phút _Giây cho tới thời gian cần báo thức.
Sau khi đặt giờ báo thức chuyển mạch lại đợc đa về vị trí 1 để hiển thị Giờ _Phút
_Giây bình thờng.
Thời gian cần báo thức đợc so sánh với thời gian thực của đồng hồ thông qua
khối so sánh.Khi cha đến thời gian cần báo thức thì khối so sánh cha có đáp ứng
nào.Đến khi đúng thời gian cần báo thức thì khối so sánh sẻ đa ra một xung có
=1 phút.Xung này đa tới điều khiển bộ tạo dao động đa hài làm cho mạch tạo
âm hoạt động.Thông qua loa sẻ phát ra âm thanh kéo dài trong 1 phút.Trong tr-
ờng hợp ta muốn cắt âm thanh báo thức trớc thời gian qui định thì ta ngắt khoá
K3.
II/Phân tích các khối .
1.Khôí điều khiển:
Ơ đây ta s dụng 1 chuyển mạch (Công tắc) 2 trạng thái đóng mở
E1
E2

-Bình thờng thì công tắc này ơ vị trí 1.
Lúc này:
E
1
=L;E
2
=H

-Khi đặt thời gian cần báo thức công tắc này chuyển về vị trí 2.Lúc này:
E
1
=H;E
2
=L
để hiển thị thời gian cần đặt.Sau khi đặt công tắc cần đợc chuyển về vi trí 1 để
hiển thị Giờ_Phút _Giây.
2.Khối đồng hồ:
Ơ đây ta thiết kế 1 đồng hồ báo thức 24 giờ.Do đó ta cần có:
- 1bộ đếm 24.
-2 bộ đếm 60
Để thiết kế bộ đếm 24 ta nối ghép 2 bộ đếm 3 và bộ đếm 10.Sau đó sử dụng các
mạch logic để khử 6 trạng thái thừa.
Để thiết kế bộ đếm 60 ta nối ghép 2 bộ đếm 6 và bộ đếm 10
*THIếT Kế Bộ ĐếM 3:
Bộ đếm 3 gồm có 3 trạng tháI :(0 1 2) do đó cần số triger là:N>log
2
3,hay
N=2
Dùng 2 con Triger ta lạI có thể mả hoá đến 2
2
trạng thái,do đó ta thiết kế bộ đếm
4,sau đo ta loạI bỏ đi 1 trạng thái thừa.
1
2
Vcc
K
4
1

2
- 4 –ThiÕt kÕ m¹ch logic
S¬ ®å bé ®Õm c¬ sè 3:
Ta cßn cã thÓ thiÕt kÕ bé ®Õm 3 kiÓu ®ång bé nh sau:
*Chu tr×nh ®Õm : (B¶ng tr¹ng th¸i cña bé ®Õm)
§Õm
tp
B A Tr¹ng th¸i
trong
bé®Õm
0 0 0 00
1 0 1 01
2 1 0 10
3
0
1
0
1
0
11
00
Clock
Clock
- 5 Thiết kế mạch logic
*Nguyên lý hoạt động:Có thể biểu diễn thông qua giãn đồ sóng:
1 2 3 4
Qa
*Xây dựng sơ đồ bộ giãi mã bộ đếm:K
đ
=3 LED 7thanh.

-Sơ đồ khối:


A

B
*Bảng chức năng:
T.thái
đếm
A B a b c d e f g
0 0 0 1 1 1 1 1 1 0
1 0 1 0 1 1 0 0 0 0
2 1 0 1 1 0 1 1 0 1
Từ bảng chức năng ta thiết lập hàm ra:
a,b,c,d,e,f,g=F(A,B)

a
Giải
mã
b
c
e
f
g
d
Q
b
Cloc
k
e f

0


a b
d
c
A
B
0 1
0
1
0
0
0
0
1
0
1
A
0
1
0
0
0
1
B
A
B
X
1 1

X1
1 1
X
X
1
1
g
0
1
A
0
1
A
0 1
1
0 1B
A
0
1
0
B
1
X
1
X
1
1
1 11
1
A

B
0
- 6 Thiết kế mạch logic
*Từ bảng chân lý ta có các hệ hàm ra nh sau:
a=d=e=A
b=1
c=B
f=A. B
g=B
*Sơ đồ logic bộ giải mã:

Trong thực tế bộ đếm 3 đợc thiết kế từ IC 7493 và bộ giải mã bằng IC SN 7447 đ-
ợc hiển thị bằng đèn 7 thanh KATHODE chung.
A
B
a
b
c
d
f
g
e
- 7 Thiết kế mạch logic
*THIếT Kế Bộ ĐếM CƠ Số 6:
Hoàn toàn tơng tự ,để đếm từ 0 5 bộ đếm 6 phảI dùng n triger sao cho n thoa
mản:
N>=log
2
6 do đó n=3,và số trạng tháI có thể có là 2
3

=8,thừa 2 trạng thái.
Bảng đếm:
Đếm
TP
Đếm nhị phân Trạng thái trong
của bộ đếm
A B C
0 0 0 0 0 0 0
1 1 0 0 0 0 1
2 0 1 0 0 1 0
3 1 1 0 0 1 1
4 0 0 1 1 0 0
5 1 0 1 1 0 1
6
0
0
0
1
0
1
0
1
0
1
0
0
0
Từ bảng trạng thái ta co sơ đồ nguyên lý:
- 8 Thiết kế mạch logic
-Bộ đếm hoạt động bình thơng thờng cho đén xung thứ 6 (Đếm từ 0 đến 5) .Vì

triger J_K này hoạt động tích cực ở xờn âm của xung nhịp nên đến sờn sau
xung thứ 6 cả 2 đầu B,C đều có mức logic cao,qua cổng and đa vào kích hoạt
reset làm trở lại trạng tháiđầu.
Nguyên lý hoạt động cí thể đợc mô tả bằng giản đồ sóng.


Bảng chức năng:
A B C a b c d e f g
0 0 0 1 1 1 1 1 1 0
0 0 1 0 1 1 0 0 0 0
0 1 0 1 1 0 1 1 0 1
0 1 1 1 1 1 1 0 0 1
1 0 0 0 1 1 0 0 1 1
1 0 1 1 0 1 1 0 1 1
Sơ đồ khối:
Từ bảng chức năng ta lập các hàm ra:a,b,c,d,e,f,g=F(A,B):
Clock
1
2 5 643
Clock
7
A
B
C
g
Giải mã
Sang
Ma trận
7 thanh
b

a
e
f
c
A
B
C
E
a
A
BC
00 01
11
10
0
1
1
b
A
BC
00
01 11
10
0
c
00
01 11 10
A
BC
0

1
d
00
01 10 11
0
BC
A
- 9 –ThiÕt kÕ m¹ch logic
a=A.C +AC +B
1 1 1
1 x x
b=A +B +C
1 1 1 1
1 x x
c=A+B+C
1 1 1
1 1 x x
d=a=AC+AC+B
1 1 1
1 x x
e=A.C
1 1
x x
f=A+B.C
1
1 1 x x
g=A+B
1 1
1 1 x x
*VËy ta cã hµm ra:

a=B+AC+A.C
b=A+B+C
c=A+B+C
d=a=B+AC+AC
e=A.C
f=A+B.C
g=A+B
1
1
f
e 00 01 11 10
0
A
BC
BC
00 01 10 11
0
1
A
g
00
01
10 11
A
0
1
BC
- 10 Thiết kế mạch logic
Thực tế bộ đếm 6 dùng IC SN7493,IC giải mã SN7448 và dùng đèn LED 7 thanh
để hiển thị.

*THIếT Kế Bộ ĐếM CƠ Số 10: (bộ ĐếM THậP PHÂN)
-Để đếm từ 0 9 ,tức là 10 trạng thái, phải dùng số triger là :N>=log
2
10.Do đó
N=4.
4 triger có thể mã hoá đợc 2
4
=16 trạng thái ra chỉ dùng 10 trạng tháiđầu .
Ta có bảng đếm:
Đếm
TP
Đếm nhị phân Trạng thái trong của
bộ đếm
A B C D
0 0 0 0 0 0 0 0 0
C
B
A
a=d
b
c
f
f
g
e
- 11 Thiết kế mạch logic
1 1 0 0 0 0 0 0 1
2 0 1 0 0 0 0 1 0
3 1 1 0 0 0 0 1 1
4 0 0 1 0 0 1 0 0

5 1 0 1 0 0 1 0 1
6 0 1 1 0 0 1 1 0
7 1 1 1 0 0 1 1 1
8 0 0 0 1 1 0 0 0
9 1 0 0 1 1 0 0 1
10
0
0
0
1
0
0
0
1
0
1
0
0
0
1
0
0
0

-Sơ đồ nguyên lý của bộ đếm thập phân:


-Nguyên lý hoạt động:Đây là bộ đếm không đồng bộ,bộ đếm hoạt động bình th-
ờng cho đến xung thứ 10(Đếm từ 0 đến 9).Đến sờn sau của xung thứ 10 qua
mạch AND đa 1 xung vào các đầu reset và đa bộ đếm trở về trạng thái

ban đầu.
Nguyên lý hoạt động của nó có thể mô tả bằng giản đồ sóng sau:
1 2 3 4 5 6 7 8 9
10

Clock
A
B
C
D
-Bộ giảI mã từ NBCD LED 7 thanh:
Bảng chức năng:
Đếm A B C D a b c d e f g
0 0 0 0 0 1 1 1 1 1 1 0
1 1 0 0 0 0 1 1 0 0 0 0
2 0 1 0 0 1 1 0 1 1 0 1
3 1 1 0 0 1 1 1 1 0 0 1
E
Clock
- 12 Thiết kế mạch logic
4 0 0 1 0 0 1 1 0 0 1 1
5 1 0 1 0 1 0 1 1 0 1 1
6 0 1 1 0 1 0 1 1 1 1 1
7 1 1 1 0 1 1 1 0 0 0 0
8 0 0 0 1 1 1 1 1 1 1 1
9 1 0 0 1 1 1 1 1 0 1 1
-Sơ đồ khối bộ giải mã:
*)Căn cứ vào bảng chân lý có thể thiết lập hàm ra:
a,b,c,d,e,f,g=F(A,B,C,D)
-Vì dùng mã BCD để mã hoá các chử số thập phân chỉ sử dụng hết 10 tổ hợp mã

đầu tiên,do đó ta sử dụng 6 tổ hợp còn lại để thực hiện tối thiểu hoá.
-Ta nhận thấy :từ bảng chân lý thì các khe sáng nhiều hơn khe tối.Do đó nếu viết
hàm ra cho các khe sáng thì phức tạp hơn so với việc viết hàm ra cho các khe
tối.Vởy ta thiết lập hàn ra cho các khe tối là các hàm đảo.
a ,b ,c , d, e, f, g=F(A,B,C,D)
a=A.B.C.D+A.B.C
b=A.B.C+C.B.A=C(A B)
0 0
x x x x
x x
c=ABC
0
0
0
x x x x
x x
A
B
C
D
Giải mả
Sang ma
trận 7
thanh
a
b
c
d
e
f

g
a
00 01 11 10
00
01
11
10
DC
BA
b
00 01 11 10
00
01
11
10
DC
BA
c
00 01 11 10
00
01
11
10
DC
BA
- 13 –ThiÕt kÕ m¹ch logic
x x x x
x x
d=A.B.C.D+A.B.C+ABC
e=A+BC

0 0
0 0 0
x x x x
0 x x
f =A.D.C +AB +BC
0 0 0
0
x x x x
x x
g=B .C .D +ABC
0 0
0
x x x x
x x
-VËy ta cã hµm ra:
a=A.B.C.D+A.B.C
b=A.B.C+C.B.A=C(A ⊕ B)
c=A.B.C
0
0 0
x x x x
x x
d
00 01 11 10
00
01
11
10
DC
BA

f
00 01 11 10
00
01
11
10
DC
BA
e
00 01 11 10
00
01
11
10
DC
BA
00 01 11 10
00
01
11
10
DC
BA
g
- 14 Thiết kế mạch logic
d=A.B.C.D+A.B.C+ABC
e=A+BC
f =A.D.C +AB +BC
g=B .C .D +ABC
Mạch thiết lập bộ đếm 10 dùng IC SN7493,dùng IC SN7448 giải mã và hiển thị

thông qua LED 7thanh KATHODE chung:
II/Ghép nối các bộ đếm:
-Dùng các bộ đếm có K
đ
=10,K
đ
=6,K
đ
=3 ta tiến hành nối ghép lại với nhau ta sẻt
đợc bộ đếm 30,60 theo y muốn .Đôí với bộ đếm 30 ta tiến hành khử đi 6 trang
thaí thừa ta sẻ đợc bộ đếm 24.
*Bộ đếm 60:
- 15 Thiết kế mạch logic
*Bộ đếm 24:
Ta củng làm tơng tự để thíêt kế bộ đếm 30,sau đó ta dùng các mạch logic để loại
đi 6 trạng thái thừa.
Sơ đồ bộ đếm 30 :
-Ta nhận thấy rằng:để thiết lập bộ đếm 24 khi ở hàng đơn vị,ở trạng thái: 0101
và ở hàng chục,ở trạng thái:0010 thì bộ đếm phải đợc reset lại trạng thái ban đầu.
Nh vậy thì ta chỉ cần dùng 1 mạch AND 3 đầu vào để làm việc này.
- 16 Thiết kế mạch logic
Khi đầu B của bộ đếm hàng chục là:1 đầu C và A của bộ đếm hàng đơnvị đều
củng là :1 ta cần xoá bộ đếm về trạng thái ban đầu.

-Để đấu nối giửa bộ đếm giờ và bộ đếm phút ta cũng làm nh sau:Cứ khi bộ
đếm phút đếm đến 59 và chuyển về 0 thì ta đa 1 xung Clock vào để kích cho bộ
đếm giờ hoạt động.
-Ơ hàng chục của bộ đếm phút,khi trạng tháI của bộ đếm đạt đến 6,tức là ơ xung
thứ 7:0110 và ở hàng đơn vị của bộ đếm phút đạt đến 10,tức là ở xung thứ
11:1010 thì trạng tháI của hệ phảI tức thì quay về trsngj tháI ban đầu.

Ta đa 2 chân B và Cở hàng chục bộ đếm phút vào một mạch AND ,2 chân D và B
ở hàng đơn vị của bộ đếm phút vào một mạch AND ,đa dầu ra cuả 2 mạch AND
này vào một mạch AND rồi sau đó đa vào CLOCK ở hàng đơn vị của bộ đếm
giờ.
Ta củng làm hoàn toàn tơng tự khi nối ghép bộ đếm giây với bộ đếm phút.
*Chỉnh giờ phút :
-Để chỉnh giờ phút,tại các đầu đa xung Clock tơng ứng vào khối đếm giờ phút ta
bố trí2 khoá K
1
,K
2
nh hình vẻ.
-Bình thờng :K
1
và K
2
để ở vị trí 1.
-Chỉnh giờ:K
1
đợc chuyển về vị trí 2.Xung Clock (f=10 Hz) sẻ tác động vào bộ
đếm giờ cho đến khi đặt đợc đúng giờ,khoá K
1
lại đợc chuyển sang vi trí 1 ban
đầu.
B/hệ thống báo thức và đặt chuông
I/Mạch tạo âm thanh đơn giản:
1.Yêu cầu:
+Cứ sau 30 phút thì loa phát ra một tiếng kêu
+ Cứ sau 60 phút thì loa phát ra hai tiếng kêu
-Ta có thể mô phỏng yêu cầu trên bằng giản đồ thời gian nh sau:

t=30
=1s
f=1Khz
t=60
1
t
2

Đếm giờ Đếm phút Đếm giây
K
1
K
2
1Hz
- 17 Thiết kế mạch logic

1,2
=1s
Cứ sau 30 phút thì từ bộ đếm sẻ tổ hợp và đa ra 1 xung có

=1sec .Xung này đợc
đa tới bộ tạo dao động và qua loa sẻ phát ra tiếng kêu trong khoảng thời gian 1
sec.
Cứ sau 60 phút thì từ bộ đếm qua mạch tổ hợp sẻ đa ra 2 xung có
1
=

2
=1sec và
cách nhau t=1sec.Hai xung này đợc đa tới bộ tạo dao động đa hàI và sau đó tạo

chuổi xung có tần số 1Khz và loa sẻ phát ra tiêng kêu kéo dàI 1sec và cách nhau
t=1sec.

-Mạch đa hài dùng phần tử logic NAND có sơ đồ nh hình vẻ trên chỉ dao động
khi và chỉ khi đầu vào 1 có mức logic1.
-Thực chất là mạch dao động tichs thoát với:
+C:phần tử tích năng lợng
+R:phần tử thoát năng lợng
Với sự đóng mở lần lợt của NAND1 (N1) và NAND2 (N2) (Chuyển từ trạng
thía 0 và ngợc lại).
Trạng thái đầu:
Khi cha có xung vào trạng thái của N
1
(đầu ra)là:1(U
P
=3,6v)
Trạng thái của N
2
(đầu ra)là :0(U
Q
=0v)
Do có sự chênh lệch điện thế giữa P và Q nên tụ điện C đợc nạp điện theo đờng
sau:
P R MtụCQ.ĐIửn áp trên tụ tăng dần cho tới khi U
C
3,6V.
Thời gian nạp:
Nạp
=R.C
Khi bắt đầu có xung vào kích,luc này qua mạch AND N

1
,đầu ra P lại chuyển từ
1 sang 0
Qua mạch AND N
2
đầu ra Q lại chuyển từ 0 sang 1.
Do có sự chênh lệch đIửn thế giữa P và Q nên tụ C bắt đầu phóng đIện theo đờng
sau:
+CM RPN
2
Q-C với thời gian phóng:
phóng
=R.C
Tại t=t
1
U
M
U
ngỡng
nên:
N
1
chuyển từ 0 sang 1
N
2
chuyển từ 1 sang 0
-Khi N
2
chuyển từ trạng tháI 10 thì lúc này tại Q lại xuất hiện đột biến đIện
áp từ 3,6V0V,tại P xuất hiện đột biến đIện áp từ 0V3,6V.

Tới loa
Xung ĐK
P
M
R
C
Q
N
2
N
1
- 18 Thiết kế mạch logic
Lúc này tụ C lại đợc nạp đIện theo đờng sau:PRMtụ CQ ,U
M
lại tăng
dần lên
Cho đến thời đIúm t=t
2
thì U
M
=U
ngỡng
thì N
1
lại chuyển từ:10
N
2
lại chuyển từ:01
Và quá trình cứ tiếp diển nh vậy khi vẫn còn xung kích.
Ta nhận thấy rằng thời gian 1 chu kỳ phóng nạp là:=

nạp
+
phóng
=2RC.
Quá trình hoật động của mạch (có thể) đợc biểu diển thông qua giản đồ trạng
thái diện áp của U
M
,U
P
,U
Q
nh sau:
U
M
U
ngỡng

t

U
M

1 1
0 0 0 t


U
Q

1 1 1

0 0 0 0 t
Dùng IC để tạo mạch đa hài: SN7400:

V
CC
R
L
=10

R
b


Tín hiệu C
R
điều khiển
2/Tạo tín hiệu điều khiển:
a)Cứ 30 phut tạo ra 1 xung có =1sec đa đến đầu điều khiển mạch tạo dao động
đa hài tạo âm thanh để phát ra 1 tiếng kêu.Việc tạo ra 1 xung có =1sec đợc thực
hiện nh sau:

Đa ra
loa
Tín hiệu
ĐK
SN7400
Hàng
chục
Hàng

đơn vị

Hàng
chục
Hàng
đơn vị
- 19 –ThiÕt kÕ m¹ch logic

Qu¸ tr×nh t¹o xung ®îc gi¶i thÝch nh sau th«ng qua gi¶n ®å d¹ng sãng:
*/ë bé ®Õm phót:
Hµng chôc A:
A:
B:
τ=10 phót
AND:A.B:
1 2 3 4 5 6 7 8
9 10
Xung Clock tõ
®Õm gi©y
A:
A:

D:

AND:A.D:
τ=10 phót
T¹i P :
τ=1
phót
T¹i Q :

AND(A.D)(A.B) τ= 1
phót

Tíi ®iÒu khiÓn
bé t¹o dao déng
- 20 –ThiÕt kÕ m¹ch logic
*Bé ®Õm gi©y:
Hµng chôc xung
Clock ®¬n vÞ:
A:
B:

C:
AND(A.C): τ=10 sec
Hµng ®¬n vÞ
Clock :
A:

D:

τ=1 sec
AND(A.D):
T¹i Q:
A.C: τ=10 sec
τ=1 sec
A.D:
AND(A.C)(A.D): τ=1 sec
T¹i ®Çu ra :

Hµng chôc

(A.B)(A.D) τ=60 sec
Hµng ®¬n vÞ: τ=1 sec
(A.C)(A.D)
- 21 Thiết kế mạch logic
AND:
[(A.B)(A.D)][(A.C)(A.D)] =1 sec
Hoàn toàn tơng tự nh vậy ta có thể thiết kế để cho ra 2 xung kích khi bộ đếm đả
đếm đủ 60 phút.Khi bộ đếm đả đếm đợc 60 phút, từ 0 đến 59 và bộ đếm giây
củng ở trạng thái 59 thì ta can đa ra 2 xung có f=1Hz,cách nhau =1 sec, lúc này
trạng thái của bộ đếm là:
ở bộ đếm phút:bộ đếm ở trạng tháI 59 có ngiả là ở hàng chục của bộ đếm là 5
(0101)
Và ở hàng đơn vị của bộ đếm là 9(1001) ta càn tạo 2 xung kích có f=1Hz và cách
nhau=1 sec.
ở bộ đếm giây củng tơng tự nh vậy.
4.Khối đặt thời gian:
-Ta củng thiết kế 1 bộ đếm nh vậy,tuy nhiên ta không cần thiết kế bộ đếm giây vì
ta không cần đặt giờ báo thức cho giây.
5.khối so sánh:
-Từ khối đặt giờ và khối đồng hồ ta đua các đờng so sánh giờ ,phút tới bộ so
sánh.
-Khối so sánh đợc cấu thành từ 2 IC:SN7485 và SN7400.
-Khối so sánh đợc mô tả thông qua sơ đồ khối sau:

-ở đầu ra tại thời gian cần báo thức sẻ có một chuổi xung đợc tạo ra ,mổi xung có
=4 sec.Chuổi xung này sẻ đợc đa đến khối tạo âm thanh qua khoá K
3
.Loa sẻ
phát một chuổi các tiếng kêu,mổi tiêng kêu kéo dàI khoang =4 sec và hai tiếng
kêu liên tiếp cách nhau một khoang thời gian =4 sec.

-Chuổi tiếng kêu phát ra loa sẻ kéo dài cho đến khi ta ngắt khoá K
3
và nó sẻ tự
động dừng lại sau 15 tiếng kêu.
-Mô phỏng bằng giản đồ thời gian nh sau:
Xung từ khối =60 phút
So sánh giờ
Xung từ khối =1 phút
so sánh phút
Báo
thức
Đồng hồ
So sánh
Giờ
So sánh
phút
Cổng
logic
Tới loa
- 22 Thiết kế mạch logic
=1 phút
AND:
Cho xung 1 phút này qua mạch tạo dao động đa hài (ở phần trớc) với R,C phù
hợp ta sẻ có đợc trong 1 phút này có 15 lần dao động với thời gian dao động là 4
sec,khoảng thời gian cách nhau là 4 sec.trong mổi lần dao động có 4 xung nh yêu
cầu đặt ra.
*Mạch so sánh:
a)Xây dựng mạch so sánh 1 bít:
Bảng chức năng:
A B A=B A<B A>B

0 0 1 0 0
0 1 0 1 0
1 0 0 0 1
1 1 1 0 0
Từ bảng chức năng của bộ so sánh 2 số nhị phân 1 bit ta có hàm biểu diễn trạng
tháI ra của bộ so sánh theo 2 đầu vào nh sau:
O
A=B
=AB=AB +AB
O
A>B
=AB
O
A<B
=AB
Từ các hàm ra ta có thể xây dựng đợc sơ đồ lôgic thực hiện chức năng của mạch
nh sau:
- 23 –ThiÕt kÕ m¹ch logic

d)S¬ ®å so s¸nh ch©n cña IC 7485(IC so s¸nh 4 bit)
V
CC
A
3
A
2
B
2
A
1

B
1
A
0
B
0

B
3
A<B A=B A>B A<B A=B A>B GND
Data Cascad Output
Input input

-B¶ng sù thËt cña IC 7485:
Comparing inputs Cascading inputs Outputs
A
3
,B
3
A
2
,B
2
A
1
,B1 A
0
,B
0
A>B A<B A=B A>b A<B A=B

A
3
>B
3
x x x x x x H L L
A
3
<B
3
x x x x x x L H L
A
3
=B
3
A
2
>B
2
x x x x x H L L
A
3
=B
3
A
2
<B
2
x x x x x L H L
A
3

=B
3
A
2
=B
2
A
1
>B
1
A
0
>B
0
x x x H L L
A=B
A>B
A<B
I
A>B
I
A<B
B
2
I
A=B
A
0
B
0

A
1
B
1
A
2
B
3
A
3
16 15 14 13 12 11 10 9
SN 7485
1 2 3 4 5 6 7 8
- 24 Thiết kế mạch logic
A
3
=B
3
A
2
=B
2
A
1
<B
1
A
0
<B
0

x x x L H L
A
3
=B
3
A
2
=B
2
A
1
=B
1
A
0
=B
0
x x x H L L
A
3
=B
3
A
2
=B
2
A
1
=B
1

A
0
=B
0
x x x L H L
A
3
=B
3
A
2
=B
2
A
1
=B
1
A
0
=B
0
H L L H L L
A
3
=B
3
A
2
=B
2

A
1
=B
1
A
0
=B
0
L H L L H L
A
3
=B
3
A
2
=B
2
A
1
=B
1
A
0
=B
0
L L H L L H
Từ bảng chân lý ta có thể thiết lập bộ so sánh 4 bit nh sau:
Ơ chế độ A=B thì chân Cascading inputs có thể có 3 trơng hợp nh
trên,do vậy để lấy ra đợc trạng tháI bằng nhau thì ta có thể lấy 2 chân A>B và
A<B ở Cascading inputs nối với đất(mức 0) và chân A=B nối +V

CC
(mức
1).

Ground
B
0

A
0

B
1
A
1
A
2
B
2

A
3
B
3
Ground

B
0

A

0

B
1
A
1

A
2
B
2

A
3
B
3

Ground

B
0
A
0
B
1
A
1
A
2

B
2
A
3
B
3
Ground
B
0
A
0
9 8
10 7
11 6

12 SN 5

13 7485 4

14 3



15 2

16 1
1
9 8
1 7
11 6

12 SN 5

13 7485 4
14 3



15 2

16 1
11111

9 8
10 7
11 6

12 SN 5

13 7485 4

14 3



15 2

16 1

9 8

10 7
11 6

12 SN 5

13 7485 4

14 3



15 2

16 1

1 14
2 13

3 12

4 11

5 10

6 9

7 8


Tới tạo

âm
thanh
- 25 Thiết kế mạch logic
B
1

A
1

A
2
B
2

A
3
B
3

*)Chuyển mạch:
-chuyển mạch có chức năng nh trên đợc thiết lập thông qua IC74LS224.
-IC 74LS244 có 8 tầng đệm không đảo đợc cấu tạo nh hình sau:
V
CC
19 18 17 16 15 14 13 12 11
1 2 3 4 5 6 7 8 9 10
-Căn cứ vào sơ đồ chân của IC 74LS244 ta nối ghép các chân nh sau:
E
1
1 20

E
2
19 10


Hoạt động:
-khi E
1
và E
2
đều ở mức logic cao thì cả 1 và 2 đều mở.
-Khi E
1
=L
E
2
=H
Thì khoá 1 sẻ đóng ,khoá 2 sẻ mở,lúc này khối đồng hồ đợc nói với hiển thị.
-Khi E
1
=H
E
2
=L
khối hiển thị
Khối báo
Thức
Khối đồng
Hồ
35798642

18
16
14 12 11
13 15 17
9 8
10 7
11 6

12 SN 5

13 7485 4

14 3



15 2

16 1