THÍ NGHIỆM KỸ THUẬT SỐ pdf

TRƯỜNG ĐẠI HỌC TÔN ĐỨC THẮNG
KHOA ĐIỆN – ĐIỆN TỬ

#"








MÔN HỌC
THÍ NGHIỆM KỸ THUẬT SỐ


GIẢNG VIÊN: ThS. ĐẶNG NGỌC MINH ĐỨC






TRƯỜNG ĐẠI HỌC TÔN ĐỨC THẮNG
KHOA ĐIỆN - ĐIỆN TỬ
BỘ MÔN ĐIỆN TỬ - VIỄN THÔNG
#"

TÀI LIỆU HƯỚNG DẪN THÍ NGHIỆM



KỸ THUẬT SỐ



















Tp.Hồ Chí Minh, tháng 4 - 2010

NỘI QUY
PHÒNG THÍ NGHIỆM ĐIỆN-ĐIỆN TỬ

ĐIỀU I. TRƯỚC KHI ĐẾN PHÒNG THÍ NGHIỆM SINH VIÊN PHẢI:
1. Nắm vững quy định an toàn của phòng thí nghiệm.
2. Nắm vững lý thuyết và đọc kỹ tài liệu hướng dẫn bài thực nghiệm.
3. Làm bài chuẩn bị trước mỗi buổi thí nghiệm. Sinh viên không làm bài chuẩn bị theo đúng
yêu cầu sẽ không được vào làm thí nghiệm và xem như vắng buổi thí nghiệm đó.
4. Đến phòng thí nghiệm đúng giờ quy định và giữ trật tự chung. Trễ 15 phút không được vào
thí nghiệm và xem như vắng buổi thí nghiệm đó.
5. Mang theo thẻ sinh viên và gắn bảng tên trên áo.
6. Tắt điện thoại di dộng trước khi vào phòng thí nghiệm.
ĐIỀU II. VÀO PHÒNG THÍ NGHIỆM SINH VIÊN PHẢI:
1. Cất cặp, túi xách vào nơi quy định, không mang đồ dùng cá nhân vào phòng thí nghiệm.
2. Không mang thức ăn, đồ uống vào phòng thí nghiệm.
3. Ngồi đúng chỗ quy định của nhóm mình, không đi lại lộn xộn.
4. Không hút thuốc lá, không khạc nhổ và vứt rác bừa bãi.
5. Không thảo luận lớn tiếng trong nhóm.
6. Không tự ý di chuyển các thiết bị thí nghiệm
ĐIỀU III. KHI TIẾN HÀNH THÍ NGHIỆM SINH VIÊN PHẢI:
1. Nghiêm túc tuân theo sự hướng dẫn của cán bộ phụ trách.
2. Ký nhận thiết bị, dụng cụ và tài liệu kèm theo để làm bài thí nghiệm.
3. Đọc kỹ nội dung, yêu cầu của thí nghiệm trước khi thao tác.
4. Khi máy có sự cố phải báo ngay cho cán bộ phụ trách, không tự tiện sửa chữa.
5. Thận trọng, chu đáo trong mọi thao tác, có ý thức trách nhiệm giữ gìn tốt thiết bị.

6. Sinh viên làm hư hỏng máy móc, dụng cụ thí nghiệm thì phải bồi thường cho Nhà trường và
sẽ bị trừ điểm thí nghiệm.
7. Sau khi hoàn thành bài thí nghiệm phải tắt máy, cắt điện và lau sạch bàn máy, sắp xếp thiết
bị trở về vị trí ban đầu và bàn giao cho cán bộ phụ trách.
ĐIỀU IV.
1. Mỗi sinh viên phải làm báo cáo thí nghiệm bằng chính số liệu của mình thu thập được và
nộp cho cán bộ hướng dẫn đúng hạn định, chưa nộp báo cáo bài trước thì không được làm
bài kế tiếp.
2. Sinh viên vắng quá 01 buổi thí nghiệm hoặc vắng không xin phép sẽ bị cấm thi.
3. Sinh viên chưa hoàn thành môn thí nghiệm thì phải học lại theo quy định của phòng đào tạo.
4. Sinh viên hoàn thành toàn bộ các bài thí nghiệm theo quy định sẽ được thi để nhận điểm kết
thúc môn học.
ĐIỀU V.
1. Các sinh viên có trách nhiệm nghiêm chỉnh chấp hành bản nội quy này.
2. Sinh viên nào vi phạm, cán bộ phụ trách thí nghiệm được quyền cảnh báo, trừ điểm thi.
Trường hợp vi phạm lặp lại hoặc phạm lỗi nghiệm trọng, sinh viên sẽ bị đình chỉ làm thí
nghiệm và sẽ bị đưa ra hội đồng kỷ luật nhà trường.

Tp.HCM, Ngày 20 tháng 09 năm 2009
KHOA ĐIỆN-ĐIỆN TỬ
(Đã ký)

PGS TS. PHẠM HỒNG LIÊN
TRƯỜNG ĐH TÔN ĐỨC THẮNG
KHOA ĐIỆN – ĐIỆN TỬ

CỘNG HÒA XÃ HỘI CHỦ NGHĨA VIỆT NAM
Độc lập - Tự do - Hạnh phúc
**************
Tài liệu hướng dẫn thí nghiệm Kỹ thuật số

Bộ mơn Điện tử – Viễn thơng, Khoa Điện – Điện tử
1
Mục lục

Bài 1: Các cổng logic cơ bản ······················································································· 2
Bài 2: Flip flop RS ····································································································· 16
Bài 3: Flip flop D ······································································································· 23
Bài 4: Flip flop JK ····································································································· 28
Bài 5: Mạch ghép kênh ······························································································ 35
Bài 6: Mạch phân kênh ······························································································ 45
Bài 7: Bộ đếm nối tiếp bất đồng bộ ··········································································· 55
Bài 8: Bộ so sánh 4 bit ······························································································· 66

Tài liệu hướng dẫn thí nghiệm Kỹ thuật số

Bộ mơn Điện tử – Viễn thơng, Khoa Điện – Điện tử
2
Bài 1
CÁC CỔNG LOGIC CƠ BẢN

I. MỤC ĐÍCH THÍ NGHIỆM

Khảo sát hoạt động của cổng logic AND/NAND, OR/NOR, XOR/XNOR.

II. TĨM TẮT LÝ THUYẾT
A. AND/NAND

Hình 1.1: Sơ đồ ngun lý của các cổng logic AND/NAND

NAND
A B C
0 0 1
0 1 1
1 0 1
1 1 0

Bảng 1.1: Bảng trạng thái của cổng logic AND/NAND

Hình 1.2: Sơ đồ chân của IC 74LS00 (4 cổng NAND)

Cổng NAND có thể sử dụng như cổng NOT hay cổng AND như hình 1.3:
AND
A B C
0 0 0
0 1 0
1 0 0
1 1 1
Tài liệu hướng dẫn thí nghiệm Kỹ thuật số

Bộ mơn Điện tử – Viễn thơng, Khoa Điện – Điện tử
3

Hình 1.3: Nối cổng NAND thành cổng AND
Một mức logic thấp tại bất kỳ ngõ vào đều cấm cổng AND hoặc NAND. Một
mức cao tại bất kỳ ngõ vào sẽ cho phép cổng AND hoặc NAND.

Hình 1.4: Tổ hợp cho phép và cấm cổng AND và NAND

B. OR/NOR

Hình 1.5: Sơ đồ ngun lý của các cổng logic OR/NOR
Tài liệu hướng dẫn thí nghiệm Kỹ thuật số

Bộ mơn Điện tử – Viễn thơng, Khoa Điện – Điện tử
4

NOR
A B C
0 0 1
0 1 0
1 0 0
1 1 0

Bảng 1.6: Bảng trạng thái của cổng logic OR/NOR

Hình 1.7: Sơ đồ chân của IC 74LS02 (4 cổng NOR)

C. XOR/XNOR


Hình 1.8: Sơ đồ ngun lý của các cổng logic XOR/XNOR
OR
A B C
0 0 0
0 1 1
1 0 1
1 1 1
Tài liệu hướng dẫn thí nghiệm Kỹ thuật số

Bộ mơn Điện tử – Viễn thơng, Khoa Điện – Điện tử
5

XNOR
A B C
0 0 1
0 1 0
1 0 0
1 1 1

Bảng 1.9: Bảng trạng thái của cổng logic OR/NOR

Hình 1.10: Sơ đồ chân của IC 74LS136 (4 cổng XOR)

Cổng XOR có thể sử dụng như cổng XNOR như sau:

Hình 1.11: Ghép cổng XOR thành XNOR
XOR
A B C
0 0 0
0 1 1
1 0 1
1 1 0
Tài liệu hướng dẫn thí nghiệm Kỹ thuật số

Bộ mơn Điện tử – Viễn thơng, Khoa Điện – Điện tử
6

III. CÂU HỎI CHUẨN BỊ
1. Đầu ra của cổng AND ở mức cao:

a, Mọi lúc.
b, Khi bất kỳ đầu vào ở mức thấp.
c, Khi bất kỳ đầu vào ở trạng thái cao.
d, Khi tất cả đầu vào ở trạng thái cao.
2. Đầu ra của cổng NAND ở mức thấp:
a, Mọi lúc.
b, Khi bất kỳ đầu vào ở mức thấ
p.
c, Khi bất kỳ đầu vào ở mức cao.
d, Khi tất cả đầu vào ở mức cao.
3. Trong mạch trên hình 1.12, các mức đầu ra A, B, C, D sẽ là:
a, Thấp, cao, thấp và thấp.
b, Thấp, cao, thấp và cao.
c, Cao, thấp, thấp và thấp.
d, Khơng cho phép do mạch pull - up và các kết nối chung trên cổng sau
cùng.

Hình 1.12
4. Cổng NAND có 2 ngõ vào nối chung với nhau sẽ tương đương cổng:
a, AND
b, OR
c, NOT
d, NOR
5. Đầu ra của cổng OR ở mức cao:
a, Mọi lúc.
b, Khi đầu vào bất kỳ ở mức thấp.
c, Khi đầu vào bất kỳ ở mức cao.
d, Khi tất cả đầu vào ở mức thấp.
Tài liệu hướng dẫn thí nghiệm Kỹ thuật số

Bộ mơn Điện tử – Viễn thơng, Khoa Điện – Điện tử
7
6. Đầu ra của cổng NOR ở mức thấp:
a, Mọi lúc.
b, Khi đầu vào bất kỳ ở mức thấp.
c, Khi đầu vào bất kỳ ở mức cao.
d, Khi tất cả đầu vào ở mức thấp.
7. Trong mạch trên hình 1.13, các mức đầu ra A đến D liên quan đến:
a, Thấp, cao, thấp và thấp.
b, Thấp, cao, thấp và cao.
c, Cao, thấp, thấp và thấp.
d,
Bị cấm do các kết nối chung và kéo lên của mạch.

Hình 1.13

8. Ký hiệu biểu hiện cổng XOR là cái nào ?
a, •
b, ⊕
c, +
d,
A
BAB+
9. Ký hiệu trên sơ đồ biểu hiện cổng XOR là cái nào?

Hình 1.14
Tài liệu hướng dẫn thí nghiệm Kỹ thuật số

Bộ mơn Điện tử – Viễn thơng, Khoa Điện – Điện tử
8

10. Sử dụng cổng XOR 2 đầu vào để tạo ra phép đảo:
a, Cần có một đầu vào được kéo lên.
b, Sẽ khơng cho kết quả tin cậy.
c, Cần có một đầu vào được kéo xuống.
d, Cần có một đầu vào được khố bằng một đầu khác.

Hình 1.15
11. Trong mạch hình 1.15:
a, Đầu ra D được khố bằng hoạt động của điện trở pull-up.
b, Đầu ra C và D là phép đảo của mỗi cái khác.
c, Đầu ra C và D là một pha.
d, Cả 2 đầu ra tạo ra một chức năng XOR.

IV. TRÌNH TỰ THÍ NGHIỆM

A. AND/NAND

1. Chọn khối mạch AND/NAND và nối mạch như hình 1.16. Đặt 2 cơng tắc A, B
trên khối INPUT SIGNAL ở vị tri LOW.

Hình 1.16
Tài liệu hướng dẫn thí nghiệm Kỹ thuật số

Bộ mơn Điện tử – Viễn thơng, Khoa Điện – Điện tử
9
2. Dùng VOM xác định mức logic tại các ngõ vào, ngõ ra của cổng AND và
NAND

AND NAND
A B A.B A B

.
A
B



3. Dựa vào các LED tại các ngõ vào, ngõ ra có thể xác định được mức logic ở câu
2 khơng?
··································································································································
··································································································································
4. Sử dụng cơng tắc A, B và LED trên board mạch, hồn thành bảng sau:

INPUTS OUTPUTS
A LED B LED A.B LED
.
A
B

LED





5. Ngõ ra của các cổng AND và cổng NAND có đảo trạng thái nhau khơng?
··································································································································
··································································································································
6. Từ các số liệu trên, biết cổng AND, NAND dùng để tách mức logic cao hay
thấp?
··································································································································

··································································································································
7. Đặt cơng tắc A ở vị trí LOW, thay đổi cơng tắc B và quan sát ngõ ra. Cả 2 cổng
bị cấm hay cho phép?
··································································································································
··································································································································
8.
Đặt cơng tắc A ở vị trí HIGH, thay đổi cơng tắc B và quan sát ngõ ra. Cả 2
cổng bị cấm hay cho phép?
··································································································································
··································································································································
Tài liệu hướng dẫn thí nghiệm Kỹ thuật số

Bộ mơn Điện tử – Viễn thơng, Khoa Điện – Điện tử
10

Hình 1.17
9. Thay đổi mạch như hình 1.17. Tín hiệu vào điểm B là một xung vng. Nối
kênh 1 của dao động ký với điểm B trên mạch. Sử dụng kênh 2 để quan sát 2
ngõ ra AND, NAND. Đặt cơng tắc A ở vị trí LOW, quan sát ngõ vào B và ngõ
ra AND/NAND trên dao động ký. Các ngõ ra ở mức cao hay thấp? Các cổng bị
cấm hay cho phép?
··································································································································
··································································································································
10. Đặt cơng tắc A ở vị trí HIGH, quan sát ngõ vào B và ngõ ra AND/NAND trên
dao động ký. Các cổng AND/NAND bị cấm hay cho phép?
·····························································································································
·····
··································································································································
11. Khi cơng tắc A ở vị trí HIGH, quan sát ngõ vào B và ngõ ra AND/NAND trên
dao động ký. Hãy cho biết mối quan hệ pha giữa ngõ vào và ngõ ra của cổng

AND/NAND?
··································································································································
··································································································································

B. OR/NOR

1. Chọn khối mạch OR/NOR và nối mạch như hình 1.18 . Đặt 2 cơng tắc A, B
trên khối INPUT SIGNAL ở vị tri LOW.
Tài liệu hướng dẫn thí nghiệm Kỹ thuật số

Bộ mơn Điện tử – Viễn thơng, Khoa Điện – Điện tử
11

Hình 1.18
2. Dùng VOM xác định mức logic tại các ngõ vào, ngõ ra của cổng OR và NOR
OR NOR
A B A.B A B
A
B+



3. Dựa vào các LED tại các ngõ vào, ngõ ra có thể xác định được mức logic ở câu
2 khơng?
··································································································································
··································································································································
4. Sử dụng cơng tắc A, B và LED trên board mạch, hồn thành bảng sau:
INPUTS OUTPUTS
A LED B LED A+B LED
A

B
+

LED




5. Ngõ ra của cổng OR và cổng NOR có đảo trạng thái nhau khơng?
··································································································································
··································································································································
6. Từ các số liệu trên, biết cổng OR, NOR dùng để tách mức logic cao hay thấp?
··································································································································
··································································································································
7. Đặt cơng tắc A ở vị trí LOW, thay đổi cơng tắc B và quan sát ngõ ra. Cả 2 cổng
bị cấm hay cho phép?
··································································································································
Tài liệu hướng dẫn thí nghiệm Kỹ thuật số

Bộ mơn Điện tử – Viễn thơng, Khoa Điện – Điện tử
12
··································································································································
8. Đặt cơng tắc A ở vị trí HIGH, thay đổi cơng tắc B và quan sát ngõ ra. Cả 2
cổng bị cấm hay cho phép?
··································································································································
··································································································································

Hình 1.19
9. Thay đổi mạch như hình 1.19. Tín hiệu vào điểm B là một xung vng. Nối
kênh 1 của dao động ký với điểm B trên mạch. Sử dụng kênh 2 để quan sát 2

ngõ ra OR, NOR. Đặt cơng tắc A ở vị trí LOW, quan sát ngõ vào B và ngõ ra
OR/NOR trên dao động ký. Các ngõ ra ở mức cao hay thấp? Các cổng bị cấm
hay cho phép?
··································································································································
··································································································································
10. Đặt cơng tắc A ở vị trí HIGH, quan sát ngõ vào B và ngõ ra OR/NOR trên dao
động ký. Các cổng OR/NOR bị cấm hay cho phép?
·····························································································································
·····
··································································································································
11. Khi cơng tắc A ở vị trí HIGH, quan sát ngõ vào B và ngõ ra OR/NOR trên dao
động ký. Hãy cho biết mối quan hệ pha giữa ngõ vào và ngõ ra cổng OR/NOR?
··································································································································
··································································································································

C. XOR/XNOR

1. Chọn khối mạch XOR/XNOR và nối mạch như hình 1.20. Đặt 2 cơng tắc A, B
trên khối INPUT SIGNAL ở vị tri LOW.
Tài liệu hướng dẫn thí nghiệm Kỹ thuật số

Bộ mơn Điện tử – Viễn thơng, Khoa Điện – Điện tử
13
Hình 1.20
2. Dùng VOM xác định mức logic tại các ngõ vào, ngõ ra của cổng XOR và
XNOR
XOR XNOR
A B A.B A B
A
B+

3. Dựa vào các LED tại các ngõ vào, ngõ ra có thể xác định được mức logic ở câu
2 khơng?
··································································································································
··································································································································
4. Sử dụng cơng tắc A, B và LED trên board mạch, hồn thành bảng sau:
INPUTS OUTPUTS
A LED B LED
A
B
⊕

LED
A
B
⊕

LED





5. Ngõ ra của cổng XOR và cổng XNOR có đảo trạng thái nhau khơng?
··································································································································
··································································································································
6. Từ các số liệu trên, cổng nào dùng để phát hiện điều kiện khơng tương đương
khi u cầu ngõ ra báo hiệu ở mức thấp?

··································································································································
··································································································································
7. Cổng nào dùng để phát hiện điều kiện khơng tương đương khi u cầu ngõ ra
Tài liệu hướng dẫn thí nghiệm Kỹ thuật số

Bộ mơn Điện tử – Viễn thơng, Khoa Điện – Điện tử
14
báo hiệu ở mức thấp?
··································································································································
··································································································································
8. Cổng nào dùng để phát hiện điều kiện khơng tương đương khi u cầu ngõ ra
báo hiệu ở mức cao?
··································································································································
··································································································································
9. Cổng nào dùng để phát hiện điều kiện tương đương khi u cầu ngõ ra báo
hiệu ở mức thấp?
·····························································································································
·····
··································································································································
10. Cổng nào dùng để phát hiện điều kiện tương đương khi u cầu ngõ ra báo
hiệu ở mức cao?
··································································································································
··································································································································
11. Có thể dùng một ngõ vào của cổng XOR/XNOR để khóa ngõ vào còn lại
khơng?
··································································································································
··································································································································

V. KẾT LUẬN
1. IC đóng vỏ có chứa nhiều hơn 1 c

ổng.
2. Một 74LS00 có thể được cấu tạo để cung cấp hàm AND.
3. Ngõ ra của cổng AND là mức cao khi và chỉ khi tất cả ngõ vào ở mức cao.
4. Ngõ ra của cổng NAND là mức thấp khi và chỉ khi tất cả ngõ vào ở mức cao.
5. Một mức thấp ở ngõ vào sẽ cấm cổng AND hoặc NAND.
6. Một mức cao ở ngõ vào (cổng 2 ngõ vào) sẽ cho phép cổng AND hoặc NAND.
7. Các ngõ ra của cổ
ng AND/NAND đảo trạng thái nhau.
8. Ngõ ra của cổng AND cho phép trùng pha với ngõ vào của nó.
9. Ngõ ra của cổng NAND cho phép là đảo của ngõ vào của nó.
10. Một 74LS02 có thể được cấu hình để cung cấp hàm OR.
11. Ngõ ra của OR là mức cao khi bất kỳ ngõ vào nào ở mức cao. Ngõ ra của NOR
là mức thấp khi bất kỳ ngõ vào nào ở mức cao.
12. Một mức ngõ vào cao sẽ cấm cổng OR hoặc NOR.
13. Một mức ngõ vào thấp (cổng 2 ngõ vào) sẽ
cho phép cổng OR hoặc NOR.
14. Các ngõ ra của cổng OR/NOR đảo trạng thái đảo nhau.
15. Ngõ ra của cổng OR cho phép sẽ trùng pha với ngõ vào. Ngõ ra của cổng NOR
cho phép đảo pha với ngõ vào.
16. IC 74LS136 có thể được cấu hình để cung cấp cho cả 2 hàm XOR và XNOR.
Tài liệu hướng dẫn thí nghiệm Kỹ thuật số

Bộ mơn Điện tử – Viễn thơng, Khoa Điện – Điện tử
15
17. Đầu ra của mạch XOR là điều kiện khơng tương đương cao.
18. Đầu vào của IC loại trừ khơng thể khố được bởi vì tất cả đầu vào đều tạo ra
đầu ra.
19. Đầu ra của mạch XNOR là điều kiện tương đương cao.
Tài liệu hướng dẫn thí nghiệm Kỹ thuật số

Bộ mơn Điện tử – Viễn thơng, Khoa Điện – Điện tử
16

Bài 2
FLIP FLOP R-S

I. GIỚi THIỆU FLIP FLOP

Các mạch Flip-flop có tên bắt nguồn từ khả năng giữ trạng thái cao hoặc thấp.
Các flip-flop là bi-stable (hai trạng thái ổn định), có nghĩa là chúng giữ một
trạng thái ổn định cho đến khi được chuyển sang trạng thái ổn định khác.
Các flip-flop có thể được sử dụng như một phần tử lưu trữ, các mạch đồng bộ,
bộ chia, và phần tử reset hệ th
ống.
Mạch flip-flop có thể được cấu hình với các cổng logic cơ bản hoặc với IC có
nhiều cổng.
Có nhiều loại hoạt động flip-flop có sẵn, chẳng hạn như: flip-flop set/reset hoặc
flip-flop RS , flip-flop loại T, và flip-flop loại D.
Flip-flop có thể được dùng để chống rung cho cơng tắc lật hay một loại cơng tắc
khác. Việc “nảy” của một cơng tắc xem như hoạt động nhấn – thả cơ khí, xảy ra cho
đến khi cơng tắc ổ
n định ở một vị trí mới.
Mạch flip-flop cung cấp 2 ngõ ra: thuận
Q và đảoQ . Hai ngõ ra đảo trạng thái
nhau và chúng thay đổi trạng thái tại cùng thời điểm. Tác động ngõ ra của mạch
flip-flop được minh hoạ trong Hình 2.1.

Hình 2.1: Tác động ngõ ra của flip-flop
Ngồi ra, flip flop còn có các ngõ vào điều khiển: ngõ lập (preset), ngõ xóa
(clear), xung động bộ (clock). Khi ngõ lập tích cực thì flip flop được thiết lập ở trạng

thái Q = 1 mà khơng phụ thuộc vào các tín hiệu ngõ vào thơng tin. Ngược lại, khi ngõ
xóa tích cực thì với bất kỳ giá trị nào của các tín hiệu vào, flip flop vẫn được thiết lập
ở trạng thái Q = 0.
Ngõ vào xung nhịp clk có chức năng đồng bộ hoạt động của flip flop, nghĩa là
flip flop (loại có xung clk) chỉ chuyển đổi trạ
ng thái tại thời điểm tác động của xung
clk. Một chu kỳ xung clock bao gồm khoảng thời gian ở mức 0, một cạnh lên, khoảng
Tài liệu hướng dẫn thí nghiệm Kỹ thuật số

Bộ mơn Điện tử – Viễn thơng, Khoa Điện – Điện tử
17
thời gian ở mức 1, cạnh xuống như Hình 2.2.
Hình 2.2
Hình 2.3a là ký hiệu cho flip flop tác động bằng mức 1, Hình 2.3b là ký hiệu
cho flip flop tác động bằng mức 0, còn Hình 2.3c là ký hiệu cho flip flop tác động
bằng cạnh lên, Hình 2.3d là ký hiệu cho flip flop tác động bằng cạnh xuống.
Hình 2.3

II. MỤC ĐÍCH THÍ NGHIỆM

Khảo sát hoạt động của flip flop RS.

III. TĨM TẮT LÝ THUYẾT

Hình 2.4 là cổng OR ngõ vào đảo. Bảng sự thật xác định hoạt động của cổng và
kí hiệu trên Hình 2.4 chính là cổng NAND thực tế.
Hình 2.4

Hình 2.5 Cổng cấu hình flip-flop
Tài liệu hướng dẫn thí nghiệm Kỹ thuật số

Bộ mơn Điện tử – Viễn thơng, Khoa Điện – Điện tử
18
Hình 2.5 trình bày cấu hình một flip-flop với cổng OR ngõ vào đảo(NAND)
được nối vào phần hồi tiếp kết nối chéo.
Ngõ ra C sẽ cao nếu có một ngõ vào của cổng C thấp. Ngõ ra D sẽ cao nếu có
một ngõ vào cổng D thấp. Hoạt động mạch này đảm bảo rằng chỉ một ngõ ra tại cùng
thời điểm ở trạng thái cao. Các ngõ ra C và D là bù của nhau.
Hình 2.6 chỉ một flip-flop cung cấp chức năng set/reset và nảy cơng tắc.

Hình 2.6 Flip-flop set/reset
Khi cơng tắc được đặt ở vị trí SET, Q cao. Cả hai ngõ vào của cổng B cao (Q
hồi tiếp và điện trở kéo lên R
B
) , ngõ ra cổng B -
Q
thấp.

Q
hồi tiếp về cổng A, khố ngõ ra cổng A (Q) ở mức cao. Đường hồi tiếp này
giữ cho trạng thái ngõ ra khơng thay đổi khi cơng tắc di chuyển từ vị trí SET sang vị
trí RESET. Trong khoảng thời gian di chuyển OPEN/OPEN của cơng tắc, mạch được
khố bởi đường hồi tiếp (
Q
- ngõ vào thấp) về cổng A.
Khi cơng tắc bắt đầu tiếp xúc với cực RESET, ngõ vào cổng B về thấp. Ngõ
vào thấp làm cho ngõ ra cổng B (
Q
) cao. Các hai ngõ vào cổng A cao (hồi tiếp
Q

và
R
A
kéo lên), và ngõ ra cổng A (Q) thấp.
Với ngõ ra cổng A (Q) thấp, hồi tiếp về cổng B khố ngõ ra cổng B ở mức cao.
Mạch này khơng làm thay đổi trạng thái ngõ ra cho tới khi cơng tắc chuyển về vị trí
SET.
Do tác động cơ của cơng tắc, nó nảy (tiếp xúc và nhả) khi cần gạt tiếp xúc với
cực RESET. Mạch thay đổi trạng thái và khố vị trí ban đầu cơng tắc, vì vậy, sự tiếp
xúc và nhả tiếp theo ở cực RESET khơng làm cho ngõ ra mạch thay đổi.

Tài liệu hướng dẫn thí nghiệm Kỹ thuật số

Bộ mơn Điện tử – Viễn thơng, Khoa Điện – Điện tử
19
IV. CÂU HỎI CHUẨN BỊ
1. Trong trạng thái SET, ngõ ra Q là:
a, Thấp
b, Khơng biết
c, Cao
d, Trung bình giữa cao và thấp
2. Trong trạng thái RESET, ngõ ra Q là:
a, Thấp
b, Khơng biết
c, Cao
d, Trung bình giữa cao và thấp
3. Mạch SET/RESET FLIP- FLOP có thể chống lại sự nảy của cơng tắc máy bởi
vì:
a, Các điện trở kéo lên của mạch
b, Các ngõ ra của nó cùng pha

c,
Bộ nối hai đầu thay thế cơng tắc
d, Hồi tiếp tín hiệu trạng thái thấp
4. Khi ngõ vào A và B trong Hình 2.5 ở mức thấp (0), thì ngõ ra C và D sẽ là:
a, C = 1, D = 1
b, C = 1, D = 0
c, C = 0, D = 1
d, C = 0, D = 0

V. TRÌNH TỰ THÍ NGHIỆM

Hình 2.7
1. Xác định vị trí khối mạch SET/RESET FLIP-FLOP , và nối mạch như Hình 2.7.
Đặt bộ nối 2 đầu (jumper) vào vị trí mạch S (SET).
Tài liệu hướng dẫn thí nghiệm Kỹ thuật số

Bộ mơn Điện tử – Viễn thơng, Khoa Điện – Điện tử
20
2. Với đồng hồ đo vạn năng (VOM), xác định mức logic tại các ngõ vào, ngõ ra
của mạch:
····························································································································
····························································································································
3. Nếu tháo jumper ra khỏi mạch, điều gì xảy ra trên trạng thái ngõ ra mạch? Kết
quả có phù hợp với lý thuyết khơng? Tại sao?
····························································································································
····························································································································
4. Đặt bộ nối hai đầu vào và ra khỏi vị trí SET nhiề
u lần. Tại sao ngõ ra mạch ổn
định?
····························································································································

····························································································································
5. Thao tác ở câu trên có mơ phỏng được tính dội (nảy) cơng tắc khơng? Có thể
dùng mạch flip flop này để chống dội cho cơng tắc được khơng?
····························································································································
····························································································································
6. Mạch có chỉ báo khả năng lưu trữ điều kiện SET của nó sau khi lệnh SET được
loại khỏi (tháo jumper ra)?
····························································································································
····························································································································
7. Đặt bộ nối hai đầu (jumper) ở vị trí R (RESET), và quan sát ngõ ra mạch. Ghi
lại các mức trạng thái mạch trong Hình 2.8.

Hình 2.8 Trạng thái mạch reset
8. Tác động nào xảy ra làm cho cổng B đổi trạng thái mạch?
····························································································································
····························································································································
9. Tháo bộ nối hai đầu khỏi mạch. Trạng thái mạch có thay đổi khơng? Tại sao?
····························································································································
····························································································································
Tài liệu hướng dẫn thí nghiệm Kỹ thuật số

Bộ mơn Điện tử – Viễn thơng, Khoa Điện – Điện tử
21
10. Quan sát ngõ ra mạch khi tháo/lắp jumper vào vị trí RESET nhiều lần. Mạch có
đáp ứng với lệnh RESET khơng?
····························································································································
····························································································································
11. Mạch có thể dùng để chống dội (nảy) cơng tắc trên cả hai chức năng Set và
Reset khơng?
····························································································································

····························································································································
12. Dựa vào số liệu của bạn, mối quan hệ giữa các ngõ ra mạch là gì?
····························································································································

····························································································································
13. Nối mạch như hình 2.9. Đặt cả hai cơng tắc lật về vị trí DOWN. Xác định mức
logic tại các ngõ ra của mạch

Hình 2.9
14. Tương tự, đặt cả hai cơng tắc lật về vị trí UP. Mạch có đảo về trạng thái Set hay
Reset khơng?
····························································································································
····························································································································
15. Chuyển cơng tắc B xuống rồi lại lên trong khi quan sát ngõ ra Q. Sau đó
chuyển cơng tắc A xuống lên. Cơng tắc A có set flip-flop và cơng tắc B có reset
nó khơng?
····························································································································
····························································································································
VI. KẾT LUẬN
1. Ngõ vào thấp được u cầ
u để set hoặc reset mạch
2. Khi trạng thái flip-flop được xác định, các ngõ vào phụ của cùng trạng thái
khơng ảnh hưởng đến ngõ ra mạch.
3. Flip-flop khơng nảy tác động của cơng tắc.
4. Các ngõ ra mạch bù lẫn nhau.
Tài liệu hướng dẫn thí nghiệm Kỹ thuật số

Bộ mơn Điện tử – Viễn thơng, Khoa Điện – Điện tử
22
5. Flip-flop cố gắng để ổn định trạng thái set hoặc reset.

6. Các flip-flop có thể dùng như phần tử lưu trữ.
7. Ngõ ra Q cao đối với trạng thái set
8. Ngõ ra Q thấp đối với trạng thái reset