Tài liệu Hướng dẫn thí nghiệm kỹ thuật số P2 ppt

Tập hướng dẫn thí nghiệm KỸ THUẬT SỐ Trang 15
BÀI 2.
KHẢO SÁT HỆ TỔ HỢP VÀ HỆ TUẦN TỰ

I. MỤC ĐÍCH VÀ YÊU CẦU
Trong bài thí nghiệm này sinh viên sẽ được khảo sát một số mạch tổ hợp và mạch tuần tự đơn
giản: mạch so sánh 4 bít, mạch cộng 2 số nhị phân 4 bit, bộ đếm không đồng bộ, bộ đếm đồng
bộ, thanh ghi dịch 4 bít.
Qua bài thí nghiệm sinh viên có thể hiểu được nguyên tắc hoạt động của một số mạch tổ hợp và
mạch tuần tự đơn giản, làm quen với một số vi mạch số TTL thường được sử dụng. Sau khi hoàn
thành bài thí nghiệm này, sinh viên có thể tự mình hệ thống hoá lại kiến thức đã tích luỹ trong giờ
học lý thuyết, trên cơ sở đó vận dụng để thiết kế được những mạch ứng dụng phức tạp hơn.
Để hoàn thành bài thí nghiệm này sinh viên cần nắm vững lý thuyết đã được học trong giáo trình
Kỹ Thuật Số về các hệ tổ hợp và hệ tuần tự.

II. TÓM TẮT LÝ THUYẾT

1. Mạch so sánh
Mạch so sánh dùng để so sánh các số nhị phân về mặt độ lớn. Có thể phân loại thành mạch so
sánh 1 bít và mạch so sánh nhiều bít. Trong đó, mạch so sánh 1 bít chỉ làm nhiệm vụ so sánh hai số
nhị phân 1 bít ở đầu vào trong khi mạch so sánh nhiều bít thường được ứng dụng nhiều hơn trong
thực tế. Về cấu tạo mạch so sánh hai số nhị phân nhiều bít thường được xây dựng trên cơ sở ghép
nối nhiều mạch so sánh 1 bít với nhau.
Giả sử cần so sánh 2 số nhị phân 4 bít như sau: A = a
3
a
2
a
1
a
0

và B = b
3
b
2
b
1
b
0
. Kết quả so sánh có
thể là A=B hay A>B hay A<B, như vậy mạch so sánh sẽ có 3 tín hiệu ra biểu thị kết quả so sánh
tương ứng với 1 trong 3 trường hợp trên. Ngoài các ngõ vào nhận 2 số nhị phân cần so sánh còn có
các đầu vào điều khiển.
Để thực hiện việc cộng 2 số nhị phân 4 bít người ta thường sử dụng vi mạch TTL 74LS85.

2. Mạch cộng
Mạch cộng thực hiện phép toán cộng 2 số nhị phân. Mạch cộng bán phần (Half Adder) chỉ cho
phép cộng 2 số nhị phân 1 bít mà chưa tính đến số nhớ của lần cộng trước đó, trong khi mạch cộng
toàn phần (Full Adder) cho phép cộng 2 số nhị phân 1 bít và có tính đến số nhớ của lần cộng trước.
Có 2 phương pháp để xây dựng mạch cộng toàn phần (Full Adder): phương pháp trực tiếp và
phương pháp sử dụng 2 mạch cộng bán phần (2 Half Adder).
Trên cơ sở mạch cộng toàn phần chúng ta có thể xây dựng mạch cộng 2 số nhị phân nhiều bít
bằng cách ghép nối nhiều bộ cộng toàn phần với nhau. Tùy theo kiểu ghép nối các bộ cộng toàn
phần chúng ta có mạch cộng 2 số nhị phân nhiều bít nối tiếp và mạch cộng 2 số nhị phân nhiều bít
song song. Mạch cộng nối tiếp có nhược điểm việc cộng được tiến hành tuần tự từng bít một (từ bít
có trọng số thấp đến bít có trọng số cao hơn) nên tốc độ tính toán chậm. Mạch cộng song song có
ưu điểm hơn do việc cộng từng cặp bít được tiến hành cùng một lúc, song số nhớ từ kết quả cộng 2
bít có trọng số thấp được chuyển lên nối tiếp nên tốc độ tính toán vẫn chậm.
Để khắc phục những nhược điểm trên, nâng cao tốc độ thực hiện phép toán cộng 2 số nhị phân
nhiều bít người ta chế tạo ra mạch cộng với số nhớ nhìn thấy trước (Carry Look Ahead) hay còn gọi
là mạch cộng nhớ nhanh (Fast Carry), với việc tính toán số nhớ được thực hiện trước khi có kết quả

phép cộng, do đó tốc độ thực hiện phép toán rất nhanh.
Trong bài thí nghiệm này chúng ta sẽ làm quen với vi mạch cộng nhớ nhanh hai số nhị phân 4 bít
74LS283.
Bài 2 – Digital Circuit Fundamentals 1 Trang 16
3. Bộ đếm
Bộ đếm được xây dựng trên cơ sở các Flip - Flop (FF) ghép nối với nhau sao cho hoạt động theo
một bảng trạng thái (qui luật) cho trước. Số lượng FF sử dụng là số hàng của bộ đếm.
Bộ đếm được sử dụng để tạo ra một dãy địa chỉ của lệnh điều kiển, đếm số chu trình thực hiện
phép tính, hoặc có thể dùng trong vấn đề thu và phát mã.
Có thể phân loại bộ đếm theo nhiều cách khác nhau:
- Phân loại theo cơ sở các hệ đếm: Bộ đếm thập phân, bộ đếm nhị phân.
Trong đó bộ đếm nhị phân được chia làm hai loại:
+ Bộ đếm với dung lượng đếm 2
n
.

+ Bộ đếm với dung lượng đếm khác 2
n
(đếm modulo M).
- Phân loại theo hướng đếm gồm: Mạch đếm lên (đếm tiến), mạch đếm xuống (đếm lùi),
mạch đếm vòng.
- Phân loại mạch đếm theo tín hiệu chuyển: bộ đếm nối tiếp, bộ đếm song song, bộ đếm hỗn
hợp.
- Phân loại dựa vào chức năng điều khiển:
+ Bộ đếm đồng bộ: Sự thay đổi ngõ ra phụ thuộc vào tín hiệu điều kiển Ck.
+ Bộ đếm không đồng bộ.
Mặc dù có rất nhiều cách phân loại nhưng chỉ có ba loại chính:
• Bộ đếm không đồng bộ (đếm nối tiếp)
•
Bộ đếm đồng bộ (đếm song song)

•
Bộ đếm hỗn hợp.

a. Bộ đếm không đồng bộ (Asynchronous Counter)
Bộ đếm không đồng bộ, còn gọi là bộ đếm nối tiếp, là bộ đếm trong đó các TFF (hoặc JKFF giữ
chức năng của TFF) với ngõ vào T=1 được ghép nối tiếp với nhau, ngõ ra của TFF đứng trước nối
với ngõ vào Ck của TFF đứng sau, và hoạt động theo một loại mã duy nhất là BCD 8421. Đối với
loại bộ đếm này, các ngõ ra thay đổi trạng thái không đồng thời với tín hiệu điều khiển Ck (tức
không chịu sự điều khiển của tín hiệu điều khiển Ck) do đó được gọi là mạch đếm không đồng bộ.
Quy luật ghép nối các TFF nối tiếp nhau phụ thuộc vào 2 yếu tố: hướng đếm và tín hiệu Ck:


Ck sườn xuống (↓) Ck sườn lên (↑)
Đếm lên
Ck
i+1
= Q
i

Ck
i+1
=
i
Q
Đếm xuống
Ck
i+1
=
i
Q

Ck
i+1
= Q
i


b. Bộ đếm đồng bộ (Synchronous Counter)
Bộ đếm song song là bộ đếm trong đó các FF mắc song song với nhau và các ngõ ra sẽ thay đổi
trạng thái dưới sự điều khiển của tín hiệu Ck. Chính vì vậy mà người ta còn gọi bộ đếm song song
là bộ đếm đồng bộ.
Mạch đếm song song được sử dụng với bất kỳ FF loại nào và có thể đếm theo qui luật bất kỳ
cho trước. Vì vậy, để thiết kế bộ đếm đồng bộ (song song) người ta dựa vào các bảng đầu vào kích
của FF.
Trong bài thí nghiệm về bộ đếm chúng ta sẽ khảo sát vi mạch đếm 74LS193.

4. Thanh ghi dịch (Shift Register)
Thanh ghi dịch được xây dựng trên cơ sở các DFF (hoặc các FF khác thực hiện chức năng của
DFF) và trong đó mỗi DFF sẽ lưu trữ 1 bit dữ liệu.
Tập hướng dẫn thí nghiệm KỸ THUẬT SỐ Trang 17
Để tạo thanh ghi dịch nhiều bit, người ta ghép nhiều DFF lại với nhau theo qui luật như sau:
• Ngõ ra của DFF đứng trước được nối với ngõ vào DATA của DFF sau (D
i+1
= Q
i
) → đây
là thanh ghi có khả năng dịch phải.
• Hoặc ngõ ra của DFF đứng sau được nối với ngõ vào DATA của DFF đứng trước (D
i
=
Q

i+1
) → đây là thanh ghi có khả năng dịch trái.
• Ngoài ra còn có thanh ghi vừa thực hiện dịch trái, vừa thực hiện dịch phải.
Việc nhập dữ liệu vào thanh ghi dịch có nhiều phương pháp:
• Nhập dữ liệu vào nối tiếp
• Nhập dữ liệu vào song song không đồng bộ
• Nhập dữ liệu vào song song đồng bộ
Các ngõ ra dữ liệu của thanh ghi dịch gồm có:
• Ngõ ra dữ liệu nối tiếp
• Các ngõ ra dữ liệu song song
Thanh ghi dịch được khảo sát trong bài thí nghiệm là thanh ghi dịch 4 bít 74LS194.
Trong các bộ thu phát dữ liệu nối tiếp thanh ghi dịch có thể được sử dụng để chuyển dữ liệu song
song thành dữ liệu nối tiếp và ngược lại; cũng có thể ứng dụng thanh ghi dịch để thực hiện phép
toán nhân hai và chia hai; cũng có thể ứng dụng thanh ghi dịch để thiết kế mạch thực hiện phép toán
cộng 2 số nhị phân nhiều bít , ngoài ra thanh ghi dịch là một thành phần không thể thiếu trong các
bộ vi xử lý và vi điều khiển.

III. DỤNG CỤ THÍ NGHIỆM
• 1 FACET Base Unit. (Đế lắp mạch thí nghiệm).
• 1 Digital Circuit Fundamental 1 board (Board mạch thí nghiệm).
• 1 VOM.
• 1 máy phát sóng vuông
• Các dây nối và các connector.


III. CÁC THÍ NGHIỆM
Board mạch thí nghiệm gồm các khối sau đây:

• REG (Regulator): Nguồn cung cấp.
• CLOCK: Tạo xung vuông có tần số 50KHz.

• PULSE: Mạch tạo xung kích khởi bằng tay.
• SIGNAL: Cung cấp các tín hiệu logic ngõ vào A, B, C, D.
• Các khối còn lại là các mạch chúng ta sẽ lần lượt khảo sát sau đây.
Bài 2 – Digital Circuit Fundamentals 1 Trang 18
1. Khảo sát mạch đếm không đồng bộ (đếm nối tiếp)
Khối mạch thực hiện: ASYNCHRONOUS RIPPLE COUNTER

a. Khảo sát tác dụng của các ngõ vào CLR và PR:
• Quan sát sơ đồ mạch của bộ đếm không đồng bộ (đếm nối tiếp) sử dụng 4 JKFF (được
thực hiện bằng 2 vi mạch 74LS76) thực hiện chức năng của TFF mắc nối tiếp với nhau.
• Khảo sát hoạt động xóa (CLEAR) và đặt trước (PRESET) bộ đếm bằng cách cấp tín hiệu
logic tương ứng cho các ngõ vào CLR và PR.
• Dùng tụ điện có giá trị C = 10 (µF) mắc thêm vào mạch để khảo sát tác dụng của mạch
RC trong việc “tự động” xóa FF và thiết lập FF lúc ban đầu khi bật nguồn cung cấp.

b. Khảo sát hoạt động đếm lên:
• Cấp xung Clock từ khối tạo xung PULSE vào ngõ vào CLOCK của mạch.
• Xóa bộ đếm về 0.
• Thay đổi vị trí công tắc ở khối PULSE để tạo xung kích khởi cho bộ đếm và quan sát sự
thay đổi trạng thái ngõ ra của bộ đếm từ giá trị 0000 đến 1111. Lưu ý: đèn sáng tương
ứng mức logic “1”, đèn tắt tương ứng mức logic “0”.
• Dùng máy phát sóng cấp tín hiệu xung vuông có tần số 1 Hz vào ngõ vào CLOCK của
bộ đếm và quan sát hoạt động đếm lên của mạch.
• Tăng tần số xung CLOCK của máy phát sóng để tăng tốc độ đếm.
• Có nhận xét gì khi tiếp tục tăng tần số xung CLOCK của bộ đếm? Cho biết đến tần số
xung CLOCK bằng bao nhiêu thì có thể xem như trạng thái của cả 4 đèn đều sáng?

2. Khảo sát mạch đếm đồng bộ (74LS193)
Khối mạch thực hiện: SYNCHRONOUS COUNTER
Vi mạch TTL 74LS193 là bộ đếm đồng bộ thuận/nghịch 4 bít, với các ngõ vào dữ liệu cho phép

nhập giá trị bắt đầu của bộ đếm (nội dung đếm).
Sơ đồ chân của vi mạch này được cho trên hình vẽ sau:


Đây là một vi mạch MSI (Medium Scale Integrated) được cấu tạo từ khoảng 55 cổng với sơ đồ
logic và đồ thị thời gian mô tả hoạt động của vi mạch được cho trên các hình vẽ sau:

Tập hướng dẫn thí nghiệm KỸ THUẬT SỐ Trang 19








Bài 2 – Digital Circuit Fundamentals 1 Trang 20



Từ đồ thị thời gian chúng ta thấy bộ đếm 74LS193 có các chế độ hoạt động sau đây: xóa bộ đếm
(Clear), nhập dữ liệu vào bộ đếm (Load), đếm lên (Count Up) và đếm xuống (Count Down), tùy
theo sự điều khiển của các ngõ vào vi mạch:
• CLEAR : ngõ vào xóa bộ đếm về 0000.
• LOAD : ngõ vào cho phép nhập dữ liệu vào bộ đếm.
• A, B, C, D : các ngõ vào dữ liệu.
• COUNT UP : ngõ vào nhận xung cho phép đếm lên, kích khởi sườn lên.
• COUNT DOWN : ngõ vào nhận xung cho phép đếm xuống, kích khởi sườn lên.
• Q
A

, Q
B
, Q
C
, Q
D
: các ngõ ra bộ đếm.
• CARRY và BORROW : các ngõ ra này cho phép người thiết kế có thể ghép nối tầng
nhiều vi mạch 74LS193 với nhau để thực hiện các mạch đếm với số lượng lớn hơn.
Chẳng hạn: 1 vi mạch 74LS193 có thể thực hiện bộ đếm 4 bít tương ứng 16 (= 2
4
) trạng
thái phân biệt, ghép nối tầng 2 vi mạch đếm 4 bít 74LS193 bằng cách sử dụng các ngõ ra
CARRY hoặc BORROW có thể thực hiện mạch đếm 8 bít với số lượng trạng thái đếm là
16x16 = 256 (= 2
8
) trạng thái phân biệt, tất nhiên có thể thực hiện hoặc đếm lên hoặc đếm
xuống (CARRY cho đếm lên và BORROW cho đếm xuống).
Sau đây chúng ta sẽ lần khảo sát hoạt động của vi mạch đếm này:
Tập hướng dẫn thí nghiệm KỸ THUẬT SỐ Trang 21
a. Hoạt động đếm lên:
• Cấp nguồn cho mạch.
• Xóa bộ đếm về không.
• Dùng máy phát sóng cấp tín hiệu xung vuông có tần số 1 Hz vào ngõ vào UP của bộ đếm
và quan sát hoạt động đếm lên của vi mạch (nội dung bộ đếm thay đổi từ 0000 → 1111).
• Chú ý quan sát trạng thái của các ngõ ra CARRY và BORROW. Hãy cho biết các ngõ ra
này thay đổi trạng thái tại thời điểm nào?
• Tăng tần số ngõ vào xung đếm của máy phát sóng để tăng tốc độ đếm.

b. Hoạt động đếm xuống:

Khảo sát hoạt động đếm xuống hoàn toàn tương tự như phần a bằng cách cấp nguồn xung clock
tần số 1 Hz từ máy phát sóng vào ngõ vào DOWN của vi mạch.
Lưu ý: ngõ vào UP để trống.

c. Nhập dữ liệu vào bộ đếm:
Trong phần này chúng ta sẽ sử dụng ngõ vào LOAD và các công tắc A, B, C, D ở khối INPUT
SIGNALS để nhập dữ liệu ban đầu cho bộ đếm (nội dung ban đầu của bộ đếm).
• Đưa ngõ vào LOAD xuống mức 0 và sử dụng các công tắc A, B, C, D để nhập dữ liệu
ban đầu 0011 cho bộ đếm (D=0, C=0, B=1, A=1). Trạng thái các ngõ ra của bộ đếm Q
D
,
Q
C
, Q
B
, Q
A
lúc này bằng bao nhiêu ?
• Vẫn giữ ngõ vào LOAD ở mức ‘0’, cấp xung clock tần số 1 Hz vào ngõ vào UP, nội dung
bộ đếm có thay đổi theo xung clock không?
• Đưa ngõ vào LOAD lên mức ‘1’ để chuyển sang hoạt động đếm. Lúc này mạch sẽ thực
hiện đếm lên bắt đầu từ giá trị 0011 (3 thập phân).
• Trong khi đang đếm lên hãy thử kiểm tra tác dụng của các ngõ vào LOAD và CLEAR
bằng cách cấp mức logic tích cực tương ứng đối với từng ngõ vào.
• Hoàn toàn tương tự: sinh viên có thể thay đổi dữ liệu nhập vào bộ đếm bằng các giá trị
tùy ý và tiến hành khảo sát hoạt động đếm xuống tương tự như đã làm đối với đếm lên.

d. Ứng dụng bộ đếm để xây dựng mạch định thời
Chúng ta có thể ứng dụng bộ đếm để xác định một khoảng thời gian, đó gọi là hoạt động định
thời gian, hay gọi tắt là hoạt động định thời hay chỉ đơn giản là định thời.

Hoạt động đếm xuống và đếm lên của các vi mạch đếm, chẳng hạn 74LS193, có thể được ứng
dụng để định các khoảng thời gian. Để đơn giản trong phần này chúng ta thử xét ứng dụng của hoạt
động đếm xuống trong việc định thời sự kiện.
Chẳng hạn muốn làm trễ một khoảng thời gian là 10s chúng ta có thể cho bộ đếm bắt đầu đếm
ngược (đếm xuống) từ giá trị thập phân là 10 (1010 nhị phân) đến 0 (0000 nhị phân) với tần số xung
nhịp ở ngõ vào DOWN là 1 Hz, tương ứng với chu kỳ xung nhịp là 1s. Khi bộ đếm đạt đến giá trị
0000
2
nghĩa là đã đếm được 10 trạng thái và sẽ tương ứng 10 xung nhịp clock đã tác động ở ngõ
vào với chu kỳ mỗi xung là 1s, lúc này ngõ ra BORROW sẽ chuyển từ mức logic ‘1’ xuống mức
logic ‘0’, đây chính là dấu hiệu nhận biết khoảng thời gian 10s đã trôi qua tính từ lúc bắt đầu tác
động xung đếm ở đầu vào xung nhịp. Tín hiệu xung mức 0 ở ngõ ra BORROW có thể được sử
dụng để kích khởi cho một mạch điện tử nào đó hoạt động.

Phần thí nghiệm: Sử dụng vi mạch 74LS193 thực hiện các công việc sau:
• Nhập dữ liệu thích hợp để định thời các khoảng thời gian là 5s, 6s, 12s, 15s.
• Nếu ứng dụng hoạt động đếm lên để định thời cần sử dụng ngõ ra CARRY làm dấu hiệu
nhận biết. Hãy tính toán các giá trị cần nhập cho bộ đếm để định thời được các khoảng
thời gian 5s, 10s, 15s và kiểm chứng lại bằng thí nghiệm ?
Bài 2 – Digital Circuit Fundamentals 1 Trang 22

3. Khảo sát mạch so sánh 4 bít (74LS85)
Khối mạch thực hiện: 4 BIT COMPARATOR

Vi mạch 74LS85 thực hiện so sánh 2 số nhị phân 4 bít A (A
3
A
2
A
1

A
0
) và B (B
3
B
2
B
1
B
0
) theo mã
nhị phân 8421 về mặt độ lớn (4-BIT MAGNITUDE COMPARATOR). Sơ đồ chân và bảng trạng
thái mô tả hoạt động của vi mạch này được cho trên hình vẽ sau:



Giải thích bảng trạng thái của vi mạch 74LS85:
• A
3
, A
2
, A
1
, A
0
; B
3
, B
2
, B

1
, B
0
là các ngõ vào nhận các bít dữ liệu so sánh của 2 số A, B.
• A>B, A<B, A=B là các ngõ ra chỉ thị kết quả so sánh mức tích cực là mức 1.
• Các ngõ vào nối tầng (cascading inputs) cho phép ghép nối nhiều vi mạch so sánh
74LS85 với nhau để thực hiện so sánh 2 số nhị phân nhiều bít (ví dụ: so sánh 2 số 8 bít,
12 bít, 16 bít, 20 bít, 24 bít, ), làm tăng khả năng mở rộng của vi mạch 74LS85.
• Trong bài thí nghiệm chỉ thực hiện việc so sánh 2 số nhị phân 4 bít sử dụng 1 vi mạch
74LS85 nên chúng ta thiết lập ngõ vào nối tầng (A=B) = 1.

Tập hướng dẫn thí nghiệm KỸ THUẬT SỐ Trang 23
Tiến hành thí nghiệm:

a. So sánh các số nhị phân 4 bít sau đây:

Các ngõ ra
A B
A>B A<B A=B
Kết luận
0001 0011
1101 1100
1010 1010
0110 1001

Lưu ý: Các ngõ vào của B chính là các giá trị ngõ ra Q
A
, Q
B
, Q

C
, Q
D
của vi mạch đếm 74LS193.

b. Thực hiện mạch đếm modulo M:
Sử dụng 2 khối mạch: Bộ đếm đồng bộ (74LS193) và Bộ so sánh 4 bít (74LS85) để thực hiện
mạch đếm modulo M bất kỳ, bằng cách: nối một ngõ ra thích hợp của mạch so sánh (A>B hoặc
A=B hoặc A<B) đến ngõ vào CLEAR của bộ đếm để xóa bộ đếm về 0000 khi đạt đến giá trị đếm
M đã được thiết lập bằng các công tắc A, B, C, D ở khối INPUT SIGNALS.
Hãy mắc mạch thực hiện các bộ đếm modulo M sau đây:
• Đếm lên đếm 5 (M=5)
• Đếm lên đếm 8 (M=7)
• Đếm lên đếm 10 (M=10)

4. Khảo sát thanh ghi dịch 4 bít (74LS194)
Khối mạch khảo sát: 4 BIT SHIFT REGISTER
Khối mạch này được thực hiện bằng vi mạch 74LS194, đây là thanh ghi dịch 4 bít cho phép dịch
trái và dịch phải, có các ngõ vào dữ liệu nối tiếp, các ngõ vào dữ liệu song song đồng bộ. Sơ đồ
chân và bảng trạng thái mô tả hoạt động của vi mạch này được cho như sau:




Bài 2 – Digital Circuit Fundamentals 1 Trang 24
Ý nghĩa của các chân tín hiệu:
• CLEAR: Ngõ vào xóa, tích cực mức thấp.
• CLOCK: Ngõ vào xung clock, tích cực sườn lên.
• A, B, C, D: Các ngõ vào dữ liệu song song.
• SL (Serial Left): Ngõ vào nối tiếp của dữ liệu dịch trái.

• SR (Serial Right): Ngõ vào nối tiếp của dữ liệu dịch phải.
• Q
A
, Q
B
, Q
C
, Q
D
: Các ngõ ra dữ liệu song song.
• S1, S0 : Các ngõ vào chọn chế độ hoạt động của thanh ghi. Thanh ghi dịch 74LS194 có 4
chế độ hoạt động khác nhau được mô tả trong bảng sau:

S1 S0 Chế độ hoạt động (MODE)
0 0 Giữ nguyên trạng thái ngõ ra
0 1 Dịch dữ liệu sang phải
1 0 Dịch dữ liệu sang trái
1 1 Nhập dữ liệu vào song song đồng bộ với clock



Đồ thị thời gian mô tả hoạt động của thanh ghi 74LS194:

Tập hướng dẫn thí nghiệm KỸ THUẬT SỐ Trang 25

Sơ đồ logic của vi mạch:



Bài 2 – Digital Circuit Fundamentals 1 Trang 26

Phần thí nghiệm:

a. Hoạt động dịch phải dữ liệu:
Lần lượt tiến hành những công việc sau để khảo sát hoạt động dịch phải của thanh ghi:
• Xóa thanh ghi về 0000 (CLEAR=0).
• Nhập dữ liệu “0001” vào thanh ghi (D=0, C=0, B=0, A=1), lưu ý:
A=LSB, D=MSB.
• Thiết lập ngõ vào dữ liệu dịch phải SR=1.
• Cấp xung clock sườn lên cho thanh ghi từ khối tạo xung PULSE GENERATOR.
• Chuyển sang chế độ dịch phải (S1=0, S0=1).
• Lần lượt chuyển công tắc ở khối tạo xung để cấp xung clock cho thanh ghi và quan sát sự
dịch chuyển dữ liệu “0001” từ trái sang phải tại các ngõ ra Q
A
, Q
B
, Q
C
, Q
D
theo như sơ
đồ sau:

• Tiếp tục khảo sát hoạt động dịch phải của thanh ghi bằng cách thay đổi dữ liệu nhập ban
đầu cho thanh ghi bằng các giá trị sau: 0011, 0111, 0110, 0010, v.v.
Lưu ý
: A = LSB, D=MSB

b. Hoạt động dịch trái dữ liệu:
Tương tự, tiến hành những công việc sau để khảo sát hoạt động dịch trái của thanh ghi:
• Xóa thanh ghi về 0000 (CLEAR=0).
• Nhập dữ liệu “1000” vào thanh ghi (D=1, C=0, B=0, A=0), lưu ý:
A=LSB, D=MSB.
• Thiết lập ngõ vào dữ liệu dịch trái SL=0.
• Cấp xung clock sườn lên cho thanh ghi từ khối tạo xung PULSE GENERATOR.
• Chuyển sang chế độ dịch trái (S1=1, S0=0).
• Lần lượt chuyển công tắc ở khối tạo xung để cấp xung clock cho thanh ghi và quan sát sự
dịch chuyển dữ liệu “1000” từ phải sang trái tại các ngõ ra Q
A
, Q
B
, Q
C
, Q
D
theo như sơ
đồ sau (xem trang tiếp theo):
Tập hướng dẫn thí nghiệm KỸ THUẬT SỐ Trang 27


• Tiếp tục khảo sát hoạt động dịch trái của thanh ghi bằng các dữ liệu nhập ban đầu cho
thanh ghi như sau: 0100, 0110, 0010, và ngõ vào dữ liệu nối tiếp SL=1.

c. Hoạt động dịch vòng dữ liệu:
• Thực hiện mạch dịch vòng dữ liệu từ trái sang phải bằng cách nối ngõ ra Q
D
về ngõ vào
dữ liệu nối tiếp SR như sơ đồ mạch sau:



• Sau đó nhập dữ liệu “0001” cho thanh ghi (A=1, B=0, C=0, D=0).
• Dùng máy tạo sóng cấp xung vuông có tần số 1 Hz vào ngõ vào CLOCK của thanh ghi.
• Chuyển thanh ghi sang chế độ dịch phải dữ liệu (S1=0, S0=1) và quan sát hoạt động dịch
vòng dữ liệu “0001”, sẽ thấy một điểm sáng chạy vòng tại ngõ ra.
• Bây giờ từ từ tăng tần số xung clock của máy phát sóng lên sẽ thấy tốc độ chạy của điểm
sáng (tốc độ quét) tăng lên. Tiếp tục tăng tần số xung clock cho đến khi thấy cả 4 đèn
LED ở ngõ ra sáng đồng thời. Hãy giải thích tại sao khi tăng tần số lên thì mắt ta lại thấy
4 đèn như cùng sáng một lúc? Và cho biết tần số xung clock lúc đó bằng bao nhiêu? Giải
thích kết quả đó?
• Tiến hành lại thí nghiệm dịch vòng dữ liệu bằng cách thay đổi dữ liệu nhập ban đầu cho
thanh ghi là: “0111”, “1011”, “1101”, “1110” ? Có kết luận gì sau khi tiến hành thí
nghiệm với các giá trị dữ liệu nhập này ?
• Sinh viên có thể thực hiện mạch dịch vòng từ phải sang trái, tương tự như đã làm ở mạch
dịch vòng sang phải, theo sơ đồ sau đây:


Bài 2 – Digital Circuit Fundamentals 1 Trang 28
• Từ kết quả thí nghiệm ở phần c này hãy cho biết các ứng dụng của mạch dịch vòng ?
• Trình bày sơ đồ nguyên lý mạch chọn kênh ứng dụng thanh ghi dịch ?
• Trình bày sơ đồ nguyên lý mạch phân kênh ứng dụng thanh ghi dịch?

5. Khảo sát mạch cộng nhớ nhanh 4 bít (74LS283)
Khối mạch thực hiện: 4 BIT ADDER
Trong phần này chúng ta khảo sát vi mạch cộng nhớ nhanh 4 bít 74LS283, đây là vi mạch cộng
nhớ nhanh hay còn gọi là mạch cộng với số nhớ nhìn thấy trước (Fast Carry – Carry Look Ahead).
Sơ đồ bố trí chân của vi mạch:


Sơ đồ bố trí trên board mạch thí nghiệm và sơ đồ khối của mạch cộng 4 bít nhớ nhanh:

Trong sơ đồ này chúng ta lưu ý rằng các ngõ vào A4, A3, A2, A1 của vi mạch được nối đến các
ngõ vào tín hiệu D, C, B, A tại khối INPUT SIGNALS; trong khi các ngõ vào B4, B3, B2, B1 của
vi mạch được nối đến các ngõ ra QD, QC, QB, QA của bộ đếm đồng bộ.
Bởi vậy để cộng 2 số nhị phân 4 bít A=A
4
A
3
A
2
A
1
và B=B
4
B
3
B
2
B
1
trước tiên chúng ta nhập số
liệu cho B trước bằng cách sử dụng chế độ nhập số liệu vào bộ đếm, sau đó chúng ta nhập tiếp số

liệu cho A bằng cách sử dụng các công tắc A, B, C, D ở khối INPUT SIGNALS.
Phần thí nghiệm: Thực hiện các phép toán cộng 2 số nhị phân 4 bít và hoàn thành bảng sau:
Giá trị đầu vào Kết quả phép toán
16 8 4 2 1
C0 A B
C4
Σ4 Σ3 Σ2 Σ1
Số thập phân
0 0101 0100


0 1100 1011
0 0111 1000
1 0111 1000
0 1111 1111
1 1111 1111

Câu hỏi: Ý nghĩa của ngõ vào C0 và ngõ ra C4 ? Cho biết ứng dụng của ngõ vào C0 và ngõ ra C4
trong việc thiết kế mạch cộng 2 số nhị phân N bít ? Vẽ sơ đồ mạch thực hiện?
oOo