Cấu kiện điện tử - vật liệu điện tử - Dư Quang Bình - 4 pps

CẤU KIỆN ĐIỆN TỬ
BIÊN SOẠN DQB, B/M ĐTVT-ĐHKT CHƯƠNG 3: TRANSISTOR HIỆU ỨNG TRƯỜNG
59
vùng Cổng, và vùng Nghèo này sẽ kết hợp với các vùng nghèo của Nguồn và Máng như đã chỉ ở
hình 3.3b. Trong vùng nghèo không có các hạt tải điện tự do, nên vẫn không thể có dòng điện
xuất hiện giữa cực Nguồn và Máng. Tuy nhiên, cuối cùng khi điện áp Cổng-Kênh tăng lên vượt
quá giá trị điện áp Ngưỡng V
TN
, như ở hình 3.3c, thì các điện tử chảy vào từ vùng Nguồn, Máng
và Đế để hình thành nên một lớp đảo kết nối vùng n
+
Nguồn với vùng n
+
Máng, tức là có một
điện trở kết nối tồn tại giữa các cực Nguồn và Máng. Nếu đặt vào giữa hai cực Máng và Nguồn
một điện áp dương thì các điện tử trong kênh sẽ trôi trong điện trường và tạo nên dòng điện qua
các cực Máng và Nguồn. Dòng trong transistor NMOS luôn luôn chảy vào ở cực Máng, qua
kênh dẫn và ra ở cực Nguồn. Cực Cổng được cách ly với kênh dẫn, nên sẽ không có dòng cổng
dc và ta có: i
G
= 0. Các tiếp giáp pn giữa vùng máng với vùng đế, vùng nguồn với vùng đế (và
cũng được tạo ra giữa vùng kênh dẫn với vùng đế) phải luôn luôn được phân cực nghịch để đảm
bảo chắc chắn là chỉ có một dòng rò do phân cực nghịch nhỏ để có thể được bỏ qua. Như vậy, ta
có thể xem rằng i
B
=0. Đối với một MOSFET như ở hình 3.3a, một kênh dẫn được cảm ứng nhờ
điện áp đặt vào Cổng để có sự dẫn điện xảy ra. Điện áp Cổng sẽ “tăng cường” độ dẫn điện của
kênh dẫn, nên MOSFET loại này có tên gọi là loại dụng cụ hoạt động ở chế độ tăng cường.
c) Đặc tuyến i-v của transistor NMOS ở vùng tuyến tính.
Để xác định biểu thức về quan hệ của dòng điện chảy qua các cực của transistor NMOS theo các
điện áp đặt vào các cực, ta có thể xem rằng dòng i

G
và i
B
đều bằng 0 (đã xét ở trên).
Vì vậy, dòng điện vào ở cực Máng phải bằng với dòng điện chảy ra ở cực Nguồn nên ta có:
i
S
= i
D
= i
DS
(3.1)
Biểu thức cho dòng Máng-Nguồn i
DS
có thể được viết bằng cách xem xét dòng điện tích chảy
trong kênh dẫn ở hình 3.4. Điện tích của điện tử trên một đơn vị độ dài (gọi là điện tích đường)
tại một điểm bất kỳ trong kênh dẫn sẽ bằng:
(
)
TNox
'
'
ox
'
VvWCQ −−= C/ cm, đối với điều kiện v
ox

≥
V
TN

(3.2)
Trong đó:
oxox
"
ox
T/εC = , là điện dung của lớp ôxit trên một đơn vị diện tích (F/ cm
2
)
ε
ox
là điện môi của lớp ôxít (F/ cm). [Đối với dioxide Si, thì
ε
ox
= 3,9
ε
0
, khi đó: điện
môi của không khí
ε
0
= 8,854x10
-14
F/ cm]
T
ox
là độ dày của lớp ôxit (cm).
Điện áp v
ox
là điện áp đặt ngang qua lớp ôxít, và nó sẽ tùy thuộc vào vị trí trong kênh dẫn:
v

ox
= v
GS
- v(x) (3.3)
trong đó v(x) là điện áp tại điểm x nào đó
trong kênh dẫn so với nguồn. Hãy lưu ý
rằng v
ox
phải vượt quá giá trị V
TN
để tồn
tại lớp đảo, như vậy Q’ sẽ bằng 0 cho đến
khi v
ox
> V
TN
.
Tại vị trí đầu cực Nguồn của kênh dẫn, v
ox

= v
GS
, và v
ox
sẽ giảm xuống đến giá trị v
ox

= v
GS
- v

DS
tại vị trí đầu cực Máng của
kênh dẫn.
Dòng trôi của điện tử tại một điểm bất kỳ
trong kênh được cho bởi tích của điện tích
trên một đơn vị độ dài nhân với vận tốc v
x

:
i(x) = Q’(x) v
x
(x) (3.4)
Điện tích đường Q’ được cho bởi biểu
thức (3.2), và vận tốc trôi v
x
của điện tử
trong kênh dẫn được xác định theo độ linh
động của điện tử và điện trường đặt ngang qua kênh dẫn:
(
)
[
]
[
]
xnTNox
"
oxx
EµVvWCv'Q)x(i −−−==
(3.5)

Thay thế các giá trị của điện trường ngang (theo phương x) và v
ox
vào (3.5) ta có:
()
dx
)
x
(
dv
V)x(vvWCµ)x(i
TNGS
"
oxn
−−−= (3.6)
CẤU KIỆN ĐIỆN TỬ
BIÊN SOẠN DQB, B/M ĐTVT-ĐHKT CHƯƠNG 3: TRANSISTOR HIỆU ỨNG TRƯỜNG
60
hoặc
(
)
)x(dvV)x(vvWCµdx)x(i
TNGS
"
oxn
−−−= (3.7)
Điện áp đặt trên các cực của NMOS là v(0) = 0 và v(L) = v
DS
, nên ta có thể tính tích phân (3.7)
theo chiều dài của kênh từ 0 đến L:
()

∫∫
−−−=
L
0
DS
v
0
TNGS
"
oxn
)x(dvV)x(vvWCµdx)x(i (3.8)
Bởi vì không có sự suy hao về dòng điện khi chảy qua kênh dẫn, nên dòng điện trong kênh dẫn
phải bằng cùng một giá trị i
DS
tại mọi điểm x trong kênh, nghĩa là i(x) = - i
DS
, và (3.8) sẽ được
suy ra như sau:
DS
DS
TNGS
"
oxnDS
v
2
v
VvWCµLi
⎟
⎠
⎞

⎜
⎝
⎛
−−=
(3.9)
hoặc:
DS
DS
TNGS
"
oxnDS
v
2
v
Vv
L
W
Cµi
⎟
⎠
⎞
⎜
⎝
⎛
−−=
(3.10)
Giá trị
"
oxn
Cµ được giữ cố định do nhà sản xuất quyết định. Để tiện cho các mục đích thiết kế và

phân tích mạch, biểu thức (3.10) thường được viết ở dạng như sau:
DS
DS
TNGS
'
nDS
v
2
v
Vv
L
W
Ki
⎟
⎠
⎞
⎜
⎝
⎛
−−=
với:
'
oxn
'
n
CµK =

hoặc
DS
DS

TNGSnDS
v
2
v
VvKi
⎟
⎠
⎞
⎜
⎝
⎛
−−=
trong đó:
L
W
KK
'
nn
= (3.11)
Các thông số
n
K
và
'
n
K được gọi là các thông số hỗ dẫn, và cả hai đều có đơn vị là A/V
2
.
Biểu thức (3.11) là biểu thức kinh điển của dòng Máng-Nguồn cho transistor NMOS hoạt động
ở vùng tuyến tính, mà trong đó một kênh dẫn điện trở sẽ kết nối trực tiếp vùng Nguồn và vùng

Máng. Sự kết nối bằng điện trở sẽ có sau khi điện áp đặt ngang qua lớp ôxít vượt quá giá trị điện
áp Ngưỡng tại mọi điểm trong kênh dẫn, nghĩa là:
v
GS
- v(x)
≥
V
TN
với điều kiện: 0
≤
x
≤
L (3.12)
Điện áp trong kênh dẫn sẽ lớn nhất tại phía đầu vùng Máng, khi đó v(L) = v
DS
. Vì vậy, các biểu
thức (3.10) và (3.11) chỉ hợp lý khi có điều kiện:
v
GS
- V
TN

≥
v
DS
(3.13)
Tóm lại, đối với NMOS làm việc ở vùng tuyến tính, ta có:
DS
DS
TNGS

'
nDS
v
2
v
Vv
L
W
Ki
⎟
⎠
⎞
⎜
⎝
⎛
−−=
,
với điều kiện: v
GS
- V
TN

≥
v
DS

≥
0 và
'
oxn

'
n
CµK =
(3.14)
Rõ ràng hơn là ta có thể nhận được biểu thức bằng cách nhóm các số hạng ở (3.10):

⎥
⎦
⎤
⎢
⎣
⎡
⎥
⎦
⎤
⎢
⎣
⎡
⎟
⎠
⎞
⎜
⎝
⎛
−−=
L
v
µ
2
v

VvWCi
DSDS
TNGS
"
oxDS n

(3.15)
Khi điện áp Máng-Nguồn có giá trị nhỏ, thì số
hạng thứ nhất sẽ biểu diễn đại lượng điện tích
trung bình trên một đơn vị độ dài trong kênh
dẫn, bởi vì điện áp kênh dẫn trung bình v(x) =
v
DS
/ 2. Số hạng thứ hai sẽ tượng trưng cho vận
tốc trôi trong kênh dẫn, mà khi đó điện trường
trung bình sẽ bằng với điện áp v
DS
đặt ngang
qua kênh dẫn chia cho độ dài kênh L
Đặc tuyến i-v ở vùng tuyến tính được tạo ra từ
biểu thức (3.14) cho ở hình 3.5 đối với trường
hợp V
TN
= 1V và K
n
= 250 µA/V
2
.
Các đặc tuyến ở hình 3.5 là một phần đặc
tuyến ra của transistor NMOS. Đặc tuyến ra

CẤU KIỆN ĐIỆN TỬ
BIÊN SOẠN DQB, B/M ĐTVT-ĐHKT CHƯƠNG 3: TRANSISTOR HIỆU ỨNG TRƯỜNG
61
của một dụng cụ bán dẫn 3 cực là đồ thị của dòng điện chảy qua lối ra của linh kiện mà trong
trường hợp này là dòng Máng như là một hàm số của điện áp đặt ngang qua lối ra mà ở đây là
điện áp Máng-Nguồn.
Họ các đặc tuyến sẽ được tạo ra, với mỗi
đường đặc tuyến tương ứng với một giá trị
khác nhau của điệ
n áp Cổng -Nguồn tức là
điện áp ở cổng lối vào.
Các đặc tuyến ở hình 3.5, thể hiện một họ các
đường thẳng có dạng gần giống nhau, vì lý do
đó nên vùng làm việc có tên gọi là vùng
tuyến tính, tuy nhiên cóthể có đặc tuyến hơi
cong, cụ thể là đường đặc tuyến ứng với V
GS

= 2V.
Đối với điện áp Máng-Nguồn rất bé, chẳng
hạn: v
DS
« v
GS
- V
TN
, thì biểu thức (3.14) có
thể rút gọn thành:
()
DSTNGS

"
oxnDS
vVv
L
W
Cµi −= (3.16)
Dòng i
DS
chảy qua các cực của MOSFET lúc
này tỷ lệ thuận thuận với điện áp v
DS
đặt trên
MOSFET. FET làm việc rất giống với một
điện trở nối giữa các cực Nguồn và Máng,
nhưng giá trị của điện trở được điều khiển bởi
điện áp Cổng -Nguồn.
Điện trở của FET làm việc ở vùng tuyến tính,
gần gốc tọa độ, được gọi là điện trở mở [on-
resistance] R
ON
, có thể được xác định xuất
phát từ biểu thức (3.14), ta có:

()
TNGS
'
n
1
Qâiãømtaûi
0

DS
v
DS
DS
ON
VV
L
W
K
1
v
i
R
−
=
⎥
⎥
⎦
⎤
⎢
⎢
⎣
⎡
∂
∂
=
−
−−
→
(3.17)

Để ý rằng R
ON
cũng bằng với tỷ số v
DS
/ i
DS
ở biểu thức (3.16).
Tại những điểm gần sát với gốc tọa độ, các đặc tuyến i-v của MOSFET thực chất là các đường
thẳng, tức là đặc tuyến phải được xét với điều kiện v
DS
« v
GS
- V
TN
, tuy nhiên theo hình 3.5 thì
hình như độ tuyến tính bắt đầu bị vi phạm đối với đặc tuyến thấp nhất, khi đó V
GS
- V
TN
= 2-1 =
1V (gần bằng với các giá trị của V
DS
), nên lúc này ta phải hiểu rằng vùng tuyến tính chỉ đúng với
các giá trị của v
DS
thấp hơn 0,1 đến 0,2V. Đối với những đặc tuyến ứng với V
GS
lớn, thì đặc
tuyến V-A thể hiện độ tuyến tính rất cao trong suốt các giá trị của V
DS

ở hình 3.5, chẳng hạn,
CẤU KIỆN ĐIỆN TỬ
BIÊN SOẠN DQB, B/M ĐTVT-ĐHKT CHƯƠNG 3: TRANSISTOR HIỆU ỨNG TRƯỜNG
62
đường đặc tuyến ứng vơi V
GS
= 5V.
d) Sự bão hòa ở đặc tuyến i-v của MOSFET.
Như đã xét ở trên, biểu thức (3.14) chỉ có ý nghĩa với điều kiện có một kênh dẫn kết nối trực tiếp
giữa vùng Nguồn và vùng Máng. Ta xét hiện tượng xảy ra trong MOSFET khi tăng điện áp
Máng-Nguồn lên trên giá trị giới hạn ở biểu thức (3.14) như mô tả ở hình 3.6. Với ba giá trị điện
áp Máng-Nguồn khác nhau và giữ cố định điện áp Cổng-Nguồn. Ở hình 3.6a, MOSFET làm
việc ở vùng tuyến tính, với v
DS
< v
GS
- V
TN
như đã được xét ở trên. Khi tăng giá trị v
DS
lên thành
v
DS
= v
GS
- V
TN
, hình 3.6b thì kênh dẫn bắt đầu biến mất tại đầu mút của kênh ở phía vùng máng.
Hình 3.6c mô tả trạng thái kênh dẫn theo giá trị v
DS

lớn hơn. Vùng kênh dẫn đã bị biến mất, hay
nói cách khác là đã bị thắt kênh [pinched off] bắt đầu tại phía vùng máng của kênh dẫn, làm cho
vùng kênh điện trở ngắn lại. Chú ý: Nếu nhìn thoáng qua thì có thể dễ nhầm lẫn cho rằng, dòng
qua MOSFET sẽ bằng 0, tuy nhiên trong trường hợp này dòng qua MOSFET là
≠ 0. Như mô tả
ở hình 3.7, điện áp tại điểm thắt kênh trong kênh dẫn sẽ luôn luôn bằng:
v
GS
- v(x
po
) = V
TN
hay: v(x
po
) = v
GS
- V
TN
(3.18)
Điện áp này cũng vẫn là điện áp đặt ngang qua phần đảo của kênh, làm cho các điện tử sẽ vẫn
trôi trong kênh dẫn từ trái qua phải. Khi các điện tử di chuyển tới điểm thắt, chúng sẽ được
phóng thích vào vùng nghèo giữa đầu cuối của kênh và vùng máng, lúc này điện trường trong
vùng nghèo sẽ cuốn các điện tử vào vùng máng. Ngay khi kênh dẫn được thắt, sụt áp qua vùng
kênh đảo là không đổi. Vì vậy, dòng máng sẽ
trở thành hằng số, và MOSFET chuyển vào làm
việc ở vùng bão hòa. Vùng này cũng thường được gọi là vùng thắt kênh. Ước lược biểu thức
(3.14) với v
DS
= v
GS

- V
TN
, rút ra dòng màng-nguồn của NMOS làm việc ở vùng bão hòa:
()
2
TNGS
'
n
DS
Vv
L
W
2
K
i
−= Đối với: v
DS
≥ v
GS
- V
TN
≥ 0 (3.19)
Đây là biểu thức dòng máng của transistor NMOS làm việc ở vùng bão hòa. Dòng máng phụ
thuộc vào bình phương của số hạng (v
GS
- V
TN
), nhưng lại độc lập với điện áp máng-nguồn. Trị
số của v
DS

để transistor làm việc ở vùng bão hòa được gọi bằng tên riêng là v
DSAT
xác định bởi
biểu thức:
v
DSAT
= v
GS
- V
TN
(3.20)
V
DSAT
cũng được xem như điện áp bão hòa, hay điện áp thắt.
Biểu thức (3.19), có thể được thể hiện tương tự như biểu thức (3.15):

(
)
⎥
⎦
⎤
⎢
⎣
⎡
−
⎥
⎦
⎤
⎢
⎣

⎡
⎟
⎠
⎞
⎜
⎝
⎛
−
=
L
Vv
µ
2
Vv
WCi
TNGSTNGS
"
oxDS
n
(3.21)
Vùng kênh đã bị biến đổi (đảo) có điện áp v
GS
- V
TN
đặt ngang qua nó, như ở hình 3.7. Vì vậy, số
hạng thứ nhất của (3.21) tương ứng với giá trị điện tích trung bình trong lớp đảo, và số hạng thứ
hai là giá trị vận tốc của các điện tử trôi trong điện trường bằng (v
GS
- V
TN

)/ L.
Hình 3.8a, là toàn bộ họ đặc tuyến ra của một transistor NMOS có V
TN
= 1V và K
n
= 25 µA/V
2
,
mà trong đó vị trí các điểm thắt kênh được xác định bởi v
DS
= V
DSAT
. Phía bên trái của các vị trí
V
TN
=1V, và K
n
= 25x10
-6
A/ V
2

CẤU KIỆN ĐIỆN TỬ
BIÊN SOẠN DQB, B/M ĐTVT-ĐHKT CHƯƠNG 3: TRANSISTOR HIỆU ỨNG TRƯỜNG
63
điểm thắt kênh là trạng thái của transistor làm việc ở vùng tuyến tính, và phía phải của các điểm
thắt là vùng bão hòa. Khi v
GS
≤ V
TN

= 1V, transistor sẽ ngưng dẫn và dòng máng bằng 0. Khi
tăng điện áp Cổng ở vùng bão hòa, thì khoảng cách giữa các đặc tuyến dòng máng sẽ giãn ra do
bản chất luật bình phương của biểu thức (3.19).
Hình 3.8b, là một đặc tuyến ra cụ thể đối với điện áp Cổng-Nguồn, V
GS
= 3V, đặc tuyến này biểu
diễn các biểu thức quan hệ dòng-áp của NMOS ở vùng tuyến tính và vùng bão hòa. Biểu thức ở
vùng tuyến tính (3.14) được miêu tả bởi đường parabola ở hình 3.8b, và khi điều kiện: V
DS
> V
GS

- V
TN
= 2V, thì đặc tuyến là đường thẳng nằm
ngang, tức NMOS bắt đầu chuyển vào vùng có
dòng i
DS
bão hòa theo phương trình (3.19). Điểm
thắt kênh là điểm giao nhau giữa hai đường biểu
diễn của hai phương trình (3.14) và (3.19).
e) Tổng hợp nguyên lý làm việc và các phương
trình cơ bản của NMOS kiểu tăng cường.
Như đã xét ở trên, do không tồn tại kênh dẫn giữa
hai vùng máng và nguồn khi ít nhất điện áp V
GS
=
0V, nên với một điện áp V
DS
dương nào đó và

cực đế B được nối trực tiếp với cực nguồn, thì
thực tế là sẽ có hai tiếp giáp pn phân cực ngược
giữa hai vùng pha tạp n và sẽ không có dòng
chảy giữa hai vùng máng và nguồn.
Khi cả hai điện áp V
DS
và V
GS
được thiết lập tại điện áp dương nào đó (lớn hơn 0V), tức là thiết
lập điện áp dương tại máng và cổng so với nguồn. Điện áp dương tại cổng sẽ đẩy các lỗ trống
(do các điện tích cùng dấu đẩy nhau) vào sâu trong đế p suốt theo diện tích phủ của lớp SiO
2
, tạo
ra một vùng nghèo không có các lỗ trống gấn lớp cách ly bằng SiO
2
. Tuy nhiên, các điện tử
trong đế p (các hạt tải điện thiểu số của vật liệu bán dẫn tạp p) sẽ được thu hút đến bán cực cổng
dương và tích lũy lại thành vùng gần sát với bề mặt của lớp ôxít. Lớp SiO
2
với phẩm chất cách
điện rất tốt của nó sẽ ngăn cản các hạt tải mang điện tích âm hấp thụ ở cực cổng. Nên khi tăng
V
GS
thì sự tích lũy các điện tử gần sát bề mặt của lớp SiO
2
sẽ tăng lên, tạo ra một vùng kênh n
để có thể truyền dẫn một dòng điện đáng kể giữa Máng và Nguồn.
Ứng với trị số V
GS
mà kênh dẫn bắt đầu được hình thành dẫn đến sự tăng nhiều ở dòng máng

được gọi là điện áp ngưỡng V
TN
, (hay còn gọi là V
GS (Th)
trong các sổ tay tra cứu các dụng cụ bán
dẫn).
Do kênh dẫn không tồn tại và được “tăng cường” bằng việc áp dụng một điện áp Cổng-Nguồn
có giá trị dương, nên MOSFET được gọi là MOSFET kiểu tăng cường.
Khi V
GS
tăng lên vượt qua mức ngưỡng thì mật độ các hạt tải điện tự do trong kênh dẫn được tạo
thành sẽ tăng lên, dẫn đến mức dòng máng qua kênh cũng tăng lên, nhưng nếu giữ V
GS
không
đổi và tăng V
DS
thì dòng máng sẽ tăng lên đến mức bão hòa, tức là lúc này dòng máng I
DS
không
tăng do quá trình thắt kênh, kênh dẫn bắt đầu hẹp nhất tại phía đầu vùng máng của kênh dẫn tạo
thành (xem hình 3.6b). Áp dụng định luật Kirchhoff’s theo áp đối với các điện áp đầu cực của
MOSFET ta có:
V
DG
= V
DS
- V
GS
(3.22)
Nếu V

GS
được giữ cố định tại một trị số nào đó, chẳng hạn 8V và tăng V
DS
từ 2 đến 5V, thì điện
áp V
DG
[theo biểu thức (3.22)] sẽ giảm xuống từ -6V xuống -3V, và điện áp cổng sẽ trở nên
dương thấp hơn so với máng. Sự giảm xuống ở điện áp cổng-máng sẽ dẫn đến làm giảm lực hấp
dẫn các hạt tải điện tự do (các điện tử) ngay tại vùng kênh dẫn tạo thành ở phía đầu cực máng,
gây nên sự giảm xuống về độ
rộng hiệu dụng của kênh. Cuối cùng kênh dẫn sẽ giảm xuống đến
điểm thắt kênh và trạng thái bão hòa sẽ được thiết lập. Nói cách khác khi tăng hơn nữa ở V
DS
tại
giá trị không đổi của V
GS
sẽ không ảnh hưởng đến mức bão hòa của I
DS
cho đến khi điều kiện
đánh thủng xảy ra.
CẤU KIỆN ĐIỆN TỬ
BIÊN SOẠN DQB, B/M ĐTVT-ĐHKT CHƯƠNG 3: TRANSISTOR HIỆU ỨNG TRƯỜNG
64
Có thể lấy ví dụ như họ đặc tuyển máng cụ thể cho MOSFET kênh n như ở hình 3.8a ở trên, với
V
GS
= 5V, trạng thái bão hòa xảy ra tại mức V
DS
= 4V. Trong thực tế mức bão hòa đối với V
DS

liên quan với mức điện áp V
GS
đặt vào bằng biểu thức (3.20): V
DSAT
= V
GS
- V
TN

Như vậy, rõ ràng là đối với một giá trị không đổi của V
TN
, khi mức V
GS
cao hơn thì sẽ có mức
bão hòa của V
DS
cao hơn. Khi giá trị của V
GS
= V
TN
= 1V, thì dòng máng sẽ giảm xuống 0 mA.
Vì vậy, thông thường đối với các giá trị của V
GS
thấp hơn so với mức điện áp ngưỡng, thì dòng
máng ở một MOSFET kiểu tăng cường sẽ bằng 0 mA, tức là MOSFET ở trạng thái chắc chắn
ngắt. Khi mức V
GS
tăng lên từ giá trị V
TN

đến giá trị 5V, thì sẽ dẫn đến mức bão hòa của dòng I
DS

cũng tăng lên từ mức 0
µA lên mức 200 µA.
Một đặc tuyến i-v khác, dùng để phân tích dc của MOSFET kiểu tăng cường được gọi là đặc
tuyến truyền đạt [transfer characteristic] biểu diễn quan hệ giữa dòng máng theo điện áp cổng-
nguồn, khi cố định điện áp máng-nguồn. Đặc tuyến truyền đạt có thể được xác định đơn giản
theo phương pháp đồ thị như ở hình 3.9, trong đó đặc tuyến truyền đạt
được suy ra từ đặc tuyến
dòng máng, để mô tả quá trình chuyển tiếp từ mức dòng-áp này đến mức dòng-áp khác. Dòng
máng bằng 0mA đối với V
GS
≤ V
TN
và sẽ tăng lên khi V
GS
> V
TN
như được xác định bởi phương
trình (3.19). Lưu ý rằng, khi xác định các điểm trên đặc tuyến truyền đạt từ đặc tuyến dòng
máng, chỉ được vẽ theo các mức dòng bão hòa.
Như vây, toàn bộ các quan hệ dòng-áp của transistor NMOS có thể tóm tắt như sau:
Đối với tất cả các vùng ta đều có:

L
W
CµK
"
oxnn

= 0
i
G
=
0
i
B
=
(3.23)
Vùng ngắt:
0
i
DS
= Đối với: v
GS
≤ V
TN
(3.24)
Vùng tuyến tính:

DS
DS
TNGSnDS
v
2
v
VvKi
⎟
⎠
⎞

⎜
⎝
⎛
−−=
Đối với: v
GS
- V
TN

≥
v
DS

≥
0 (3.25)
Vùng bão hòa:

()
2
TNGS
n
DS
Vv
2
K
i −=
Đối với: v
DS
≥ v
GS

- V
TN
≥ 0 (3.26)
f) Transistor PMOS kiểu tăng cường.
Các transistor MOSFET kênh p (transistor PMOS) kiểu tăng cường có cấu tạo như ở hình 3.10,
một cách chính xác là PMOS có cấu tạo bằng các vùng bán dẫn tạp ngược với transistor NMOS,
nhưng nguyên lý hoạt động của PMOS về cơ bản giống như NMOS, ngoại trừ các cực tính điện
áp và chiều dòng điện trên các cực của PMOS là ngược lại. Cần phải đặt điện áp âm trên cực
cổng so với cực nguồn (v
GS
< 0 hay v
SG
> 0) để thu hút các lỗ trống nhằm tạo ra một lớp đảo
bằng bán dẫn p trong vùng kênh. Trước hết, để có sự dẫn điện ở transistor PMOS kiểu tăng
cường thì điện áp cổng-nguồn cần phải âm nhiều so với điện áp ngưỡng của PMOS, được ký
CẤU KIỆN ĐIỆN TỬ
BIÊN SOẠN DQB, B/M ĐTVT-ĐHKT CHƯƠNG 3: TRANSISTOR HIỆU ỨNG TRƯỜNG
65
hiệu là V
TP
.
Để giữ cho các tiếp giáp nguồn-đế và máng-đế được phân cực ngược thì v
SB
và v
DB
cũng phải
thấp hơn 0. Yêu cầu này được thỏa mãn bằng cách đặt điện áp v
SD
≥ 0 (v
DS

≤ 0).
Các đặc tuyến ra và đặc tuyến truyền đạt của PMOS kiểu tăng cường cho ở hình 3.11.
Khi điện áp v
GS
≥ V
TP
= -2V (tức là: v
DS
≤ - V
TP
= +2V), thì transistor ngắt. Dòng máng sẽ tăng
theo các giá trị dương của v
GS

Các biểu thức dòng máng của transistor PMOS cũng tương tự như ở NMOS, trừ chiều dòng
máng là ngược lại và các giá trị của v
SG
, v
SD
và v
BS
bây giờ là dương.
Các biểu thức quan hệ dòng-áp của transistor PMOS được tóm lược như sau:
Đối với tất cả các vùng ta đều có:

L
W
CµK
"
oxp

p
= 0
i
G
=

0
i
B
=
(3.27)
Vùng ngắt:
0
i
SD
= Đối với: v
SG
≤ - V
TP
(v
GS

≥
V
TP
) (3.28)
Vùng tuyến tính:

SD
SD

TPSGpSD
v
2
v
VvKi
⎟
⎠
⎞
⎜
⎝
⎛
−+=
Đối với: v
SG
+ V
TP

≥
v
SD

≥
0 (3.29)
Vùng bão hòa:

()
2
TPSG
p
SD

Vv
2
K
i += Đối với: v
SD
≥ v
SG
+ V
TP
≥ 0 (3.30)
Trong các biểu thức trên có sự khác nhau ở thông số quan trọng giữa hai loại NMOS và PMOS
là K
p
và K
n
. Ở các dụng cụ PMOS, các hạt tải điện trong kênh dẫn là các lỗ trống, và dòng điện
là tỷ lệ thuận với độ linh động của lỗ trống
µ
p
. Độ linh động điển hình của lỗ trống chỉ bằng 40%
độ linh động của điện tử, vì vậy đối với các điều kiện điện áp đã cho, thì dụng cụ PMOS sẽ chỉ
dẫn điện bằng 40% dòng điện của dụng cụ NMOS.
g) Điện dung trong các transistor MOSFET.
Trong tất cả các dụng cụ bán dẫn đều có điện dung nội, các điện dung này sẽ hạn chế dụng cụ
làm việc ở tấn số cao. Trong các ứng dụng ở mạch số, các điện dung này làm cho tốc độ chuyển
mạch của mạch giảm nhiều, các điện dung cũng sẽ hạn chế về mặt tần số mà mạch khuyếch đại
đáng l
ẽ có thể nhận được.



Các điện dung của transistor NMOS
hoạt động ở chế độ tuyến tính.
Hình (a) chỉ rõ các điện dung khác nhau
liên quan với MOSFET làm việc ở chế
độ tuyến tính, mà trong đó có một kênh
dẫn kết nối hai vùng nguồn và máng. Giá
trị của điện dung cổng-kênh dẫn là:

WLCC
"
oxGC
= (3.31)
Ở chế độ tuyến tính, C
GC
được phân chia
CẤU KIỆN ĐIỆN TỬ
BIÊN SOẠN DQB, B/M ĐTVT-ĐHKT CHƯƠNG 3: TRANSISTOR HIỆU ỨNG TRƯỜNG
66
thành hai phần như nhau: điện dung cổng-nguồn C
GS
và điện dung cổng-máng C
GD
, mỗi điện
dung bao gồm một nửa giá trị điện dung cổng-kênh cộng với giá trị điện dung chồng lấn giữa
vùng cổng-nguồn hay vùng cổng-máng.
Điện dung chồng lấn [overlap capacitance]
'
OL
C thường được quy định như điện dung của lớp ô
xít trên một đơn vị độ rộng kênh dẫn. Các giá trị điện dung không tuyến tính của tiếp giáp pn

được rút ra bởi các điện dung nguồn-đế và máng-đế, C
SB
và C
DB
tùy vào chế độ làm việc của
transistor NMOSFET.

Các điện dung của transistor NMOS hoạt động ở chế độ bão hòa.
Khi MOSFET làm việc ở chế độ bão hòa,
hình (b), môt phần kênh dẫn sẽ biến mất
khi điện áp máng-nguồn vượt qua điểm
thắt kênh. Lúc này, giá trị của các điện
dung cổng-kênh và máng-kênh sẽ là:

()
WLCWCC
"
OX
3
2
'
OLGS
+=
và
WCC
'
OLGD
= (3.32)

Các điện dung của transistor NMOS

hoạt động ở chế độ ngắt.
Ở chế độ ngắt, vùng cổng-kênh dẫn là
không tồn tại. Các giá trị của C
GS
và C
DS

chỉ bao gồm điện dung chồng lấn.
WCC
'
OLGS
=
và
WCC
'
OLGD
=
(3.33)
Ngoài ra, còn có một điện dung nhỏ C
GB

xuất hiện giữa cực cổng và cực đế như
hình (c).
Từ các biểu thức trên, rõ ràng là các điện
dung của MOSFET phụ thuộc vào chế độ
làm việc của transistor và là một hàm phi
tuyến theo điện áp đặt vào các cực của MOSFET. Các điện dung này sẽ được xem xét trong các
mạch số và tương tự.

h) Các thông số của một NMOS kiểu tăng cường.

Hình 3.12 là trang các thông số kỹ thuật của một MOSFET kiểu tăng cường kênh n, mang số
hiệu 2N 4531 của hãng Motorola (Mỹ); dạng vỏ và nhận biết các chân, được cho ở hình nhỏ bên
cạnh các thông số làm việc cực đại, dòng máng lớn nhất là 30 mA dc. Mức dòng I
DSS
ở trạng thái
“ngắt” [off] là 10nA (ở điều kiện đo là V
DS
= 10V và V
GS
= 0V) để có thể so sánh với dải
miliampere đối với MOSFET kiểu nghèo và JFET (xét sau).
CẤU KIỆN ĐIỆN TỬ
BIÊN SOẠN DQB, B/M ĐTVT-ĐHKT CHƯƠNG 3: TRANSISTOR HIỆU ỨNG TRƯỜNG
67
Điện áp ngưỡng được cho bởi ký hiệu V
GS(Th)
và thường có giá trị trong khoảng từ 1V đến 5V,
tùy thuộc vào từng MOSFET cụ thể. Với mức dòng điển hình I
D(on)
(trong trường hợp này là
3mA,
≡ mức dòng dẫn bão hòa) được quy định tại một mức cụ thể của V
GS(Th)
( ở đây là 10V),
nên ta có thể xác định được thông số K
n
theo (3.26). Nói cách khác, khi V
GS
= 10V, I

D
= 3mA,
thì với các giá trị đã cho của V
GS(Th)
, I
D(on)
, và V
GS(on)

sẽ cho phép xác định K
n
từ biểu thức (3.26) và sẽ
tính được các giá trị các điểm tương ứng trên đặc
tuyến truyền đạt.
Ví dụ 3.1: Sử dụng các dữ liệu đã cho ở trang số liệu
kỹ thuật hình 3.12 và điện áp ngưỡng trung bình
V
GS(on)
= 3V, hãy xác định:
(a)
Giá trị độ hỗ dẫn K
n
của MOSFET ?. (b)
Đặc tuyến truyền đạt của MOSFET ?.
Giải: (a) Từ phương trình (3.26), ta có:
()
()
2
3
22

)Th(GT)on(GS
)on(D
n
1
,0V/A
49
10x6
V3V10
mA3x2
VV
I
2
K
−
==
−
=
−
=

(b) Thay các giá trị đã được xác định vào phương trình (3.26),ta có:

CẤU KIỆN ĐIỆN TỬ
BIÊN SOẠN DQB, B/M ĐTVT-ĐHKT CHƯƠNG 3: TRANSISTOR HIỆU ỨNG TRƯỜNG
68
() ()
2
GS
3
2

TNGS
n
D
V3V10x061,0VV
2
K
i −=−=
−
Với V
GS
= 5V, thì: I
D
= 0,244 mA. Với V
GS
= 8;
10; 12; và 14V, I
D
sẽ là 1,525; 3 (đã được xác định ở trang số liệu); 4,94; và 7,38mA tương ứng.
Đặc tuyến truyền đạt được vẽ như ở hình 3.13.
3.3 MOSFET KIỂU NGHÈO.
a) MOSFET kiểu nghèo kênh- n.
Như đã xét ở phần đầu của chương, ngoài MOSFET kiểu tăng cường còn có MOSFET kiểu
nghèo [Depletion-type MOSFET hay có thể gọi tắt là DE MOS].
Đối với cấu tạo của NMOS kiểu nghèo hay kênh có sẵn (đã được thảo luận ở phần 3.1), khi điện
áp cổng-nguồn bằng 0V (bằng cách nối tắt cực nguồn với cực cổng) và đặt trên hai cực máng và
nguồn một điện áp V
DS
> 0V, thì điện áp dương tại cực máng sẽ thu hút các điện tử tự do trong
kênh dẫn n, tức là có dòng điện chảy qua kênh dẫn. Trong thực tế, dòng tạo thành khi V
GS

= 0V
thường được gọi là I
DSS
như mô tả ở đặc tuyến hình 3.14. Khi thiết lập trên cực cổng một điện áp
âm, chẳng hạn
V
1
V
GS
−=
, thì điện thế âm tại cổng sẽ có khuynh hướng đẩy các điện tử về phía
đế bán dẫn tạp-p (đẩy các điện tích cùng dấu) và thu hút các lỗ trống từ đế bán dẫn p (kéo các
điện tích ngược dấu) như ở hình 3.15. Tùy thuộc vào giá trị của điện áp phân cực âm được thiết
lập bởi V
GS
mà mức độ tái hợp giữa điện tử và lỗ trống sẽ xảy ra và như vậy sẽ làm giảm số
lượng các điện tử tự do trong kênh dẫn n cần cho sự dẫn điện. Điện áp phân cực âm lớn hơn, thì
tỷ lệ tái hợp sẽ cao hơn. Mức dòng máng tạo thành vì vậy sẽ giảm xuống khi tăng điện áp phân
cực âm cho V
GS
như đặc tuyến truyền đạt ở hình 3.14. Chẳng hạn như khi: V
GS
= - 1V; - 2V; . . . .
; cho đến mức thắt là: - 6V, thì mức dòng máng trên đặc tuyến sẽ giảm dần về 0mA (ngắt). Đối
với các giá trị của V
GS
dương, thì điện áp dương tại cổng sẽ kéo thêm các điện tử (các hạt tải
điện tự do) từ đế bán dẫn-p nhờ có dòng rò ngược và sự phát sinh các hạt tải điện mới thông qua
sự va chạm tạo thành giữa các hạt tích điện khi được gia tốc.

Khi điện áp cổng-nguồn tiếp tục tăng lên theo chiều dương, thì dòng máng sẽ tăng lên theo tốc
độ
rất nhanh (hình 3.14). Khoảng cách theo chiều dọc giữa hai giá trị V
GS
= 0V và V
GS
= +1V
của đặc tuyến truyền đạt chỉ rõ mức dòng tăng lên nhiều khi thay đỗi V
GS
trong khoảng 1V. Vì
sự tăng dòng máng rất nhanh, nên khi sử dụng DMOS, cần phải tránh cho DMOS làm việc có
dòng máng lớn nhất, vì dòng máng có thể vượt quá với một điện áp cổng dương., ví dụ như đối
với DMOS cho ở hình 3.14, khi đặt một điện áp V
GS
= +4V sẽ cho dòng máng là 22,2mA, có khả
năng vượt quá các thông số làm việc lớn nhất (dòng hoặc công suất) của dụng cụ. Như vậy, việc
áp dụng điện áp cổng-nguồn dương, đã “tăng cường” mức độ các hạt tải điện tự do trong kênh
dẫn lên nhiều so với mức hạt tải điện tự do tại V
GS
= 0V. Vì lý do này mà vùng tương ứng với
các điện áp cổng dương trên các đặc tuyến dòng máng và truyền đạt thường được xem như vùng
tăng cường, còn vùng tương ứng giữa mức dòng ngắt (I
DS
= 0) và mức dòng bão hòa (I
DS
= I
DSS
)
được coi như vùng nghèo.
Quan hệ dòng-áp ở MOSFET kiểu nghèo tương tự như MOSFET kiểu tăng cường. Giá trị điện

áp V
TN
(còn được gọi là điện áp thắt [pinch-off voltage] V
P
) tương ứng với dòng máng bằng 0,
kênh dẫn hoàn toàn biến mất hay nói cách khác là kênh dẫn bị thắt hoàn toàn. Giá trị I
DSS
là mức
CẤU KIỆN ĐIỆN TỬ
BIÊN SOẠN DQB, B/M ĐTVT-ĐHKT CHƯƠNG 3: TRANSISTOR HIỆU ỨNG TRƯỜNG
69
dòng máng bão hòa tại V
GS
= 0V. Mức dòng bão hòa có thể xác định từ biểu thức dòng máng
bão hòa, mà điện áp ngưỡng V
TN
đã được thay bằng điện áp thắt V
P
:

()()
2
P
GS
2
P
n
2
PGS
n

DS
V
v
1V
2
K
Vv
2
K
i
⎟
⎟
⎠
⎞
⎜
⎜
⎝
⎛
−−=−=
(3.34)
hay
2
P
GS
DSSDS
V
v
1Ii
⎟
⎟

⎠
⎞
⎜
⎜
⎝
⎛
−=
(3.35)
Trong đó thông số I
DSS
được xác định bởi:

2
P
n
DSS
V
2
K
I =
hoặc:
2
P
DSS
n
V
I
2
K
=

(3.36)
Các biểu thức mô tả quan hệ dòng-áp đều đúng cho cả vùng tăng cường và vùng nghèo, nhưng
cần phải xác định dấu thích hợp cho V
GS
của DMOS hoạt động ở chế độ tăng cường kênh và
nghèo kênh.
Ví dụ 3.2: Hãy vẽ đặc tuyến truyền đạt của một MOSFET kiểu nghèo có I
DSS
= 10mA và V
P
= -
4V.
Giải: Để vẽ đặc tuyến truyền đạt với các thông số đã cho ở trên, trước hết ta hãy xác định các
điểm đặc biệt trên đặc tuyến như sau:
Tại giá trị V
GS
= 0V, ta có: I
D
= I
DSS
= 10mA.
Tại giá trị V
GS
= V
P
= - 4V, thì I
D
= 0.
Với V
GS

= V
P
/2 = -4V/2 = -2V, I
D
= I
DSS
/4 = 2,5mA
và tại giá trị I
D
= I
DSS
/2, ta có V
GS
= 0,3V
P
= - 1,2V.
Trước khi vẽ vùng ứng với V
GS
dương, ta hãy nhớ rằng I
D
tăng rất nhanh theo các giá trị dương
của V
GS
, nên ở đây ta sẽ thử chọn V
GS
= +1V, ta có:
mA63,15mA5625,1x10
V4
V1
1mA10

V
V
1II
2
2
P
GS
DSSD
==
⎟
⎠
⎞
⎜
⎝
⎛
−
+
−=
⎟
⎟
⎠
⎞
⎜
⎜
⎝
⎛
−=

Đặc tuyến truyền đạt được vẽ như ở hình 3.16.
b) MOSFET kiểu nghèo kênh-p.

Cấu trúc của DE MOS kênh-p, nói một cách chính xác là ngược với cấu trúc của DE MOS kênh-
n như đã được xét ở hình 3.1d. Tức là, có thanh đế bán dẫn-n và kênh dẫn lắp sẵn bằng vùng bán
dẫn-p. Các cực vẫn được xác định như đối với DE MOS kênh-n, nhưng tất cả cực tính của điện
áp và chiều dòng điện là ngược lại như mô tả ở hình 3.17a.
Đặc tuyến dòng máng có dạ
ng như ở hình 3.17c, nhưng V
DS
có giá trị âm hay V
SD
, I
D
có giá trị
dương như đã được chỉ rõ trên đặc tuyến (vì chiều dòng điện đã được xác định là ngược lại). Để
đơn giản cho việc vẽ đặc tuyến ở góc phần tư thứ nhất, ta có thể hiểu các giá trị của áp và dòng
là: - V
DS
= V
SD
và - I
DS
= I
SD
tức cũng chính là dòng I
D
như đã được quy ước.
CẤU KIỆN ĐIỆN TỬ
BIÊN SOẠN DQB, B/M ĐTVT-ĐHKT CHƯƠNG 3: TRANSISTOR HIỆU ỨNG TRƯỜNG
70
Đặc tuyến truyền đạt của DE MOS kênh-p có dạng như hình 3.17b. Dòng máng sẽ tăng lên từ
điểm ngắt tại V

GS
= V
P
trong vùng các giá trị V
GS
dương đến I
DSS
và sau đó tiếp tục tăng khi tăng
dần các giá trị âm của V
GS
. Phương trình dòng-áp đã xét ở MOSFET trên vẫn có thể áp dụng
được cho DE MOS kênh-p, nhưng cần phải viết dấu chính xác cho cả V
GS
và V
P
trong các
phương trình. Ký hiệu mạch của DEMOS kênh-p cho ở hình 3.17d.
c) Các thông số của transistor DE MOS:
Các thông số của một DE MOS kênh-n ba cực mang số hiệu 2N3797 do hãng Motorola (Mỹ)
sản xuất cho ở hình 3.18.
Qua cấu trúc và nguyên tắc hoạt động của các loại transistor MOSFET đã xét ở trên, thể hiện rõ
tính đối xứng của các dụng cụ MOS. Cực đóng vai trò như cực nguồn, thực tế được xác định bởi
các điện áp ngoài đặt vào. Dòng điện có thể chảy qua kênh dẫn theo cả hai chiều, tùy thuộc vào
đ
iện áp đặt vào. Đối với các transistor NMOS, vùng n
+
mà tại đó được kết nối với mức điện áp
cao hơn sẽ là cực máng và vùng n
+
còn lại được nối với mức điện áp thấp hơn sẽ là cực nguồn.

Đối với các transistor PMOS, vùng p
+
mà tại đó được kết nối với mức điện áp thấp hơn sẽ là cực
máng và vùng p
+
còn lại được nối với mức điện áp cao hơn sẽ là cực nguồn. Trong công nghệ
chế tạo các dụng cụ bán dẫn, tính đối xứng rất hữu ích trong một số ứng dụng, cụ thể là trong
các bộ nhớ truy xuất ngẫu nhiên động (DRAM) [Dynamic Random-Access Memory].
Bảng 3.1 sẽ tóm tắt các giá trị điện áp ngưỡng cho cả bốn loại transistor NMOS và PMOS.

BẢNG 3.1: Đặc tính của các transistor MOS
NMOS PMOS
Kiểu tăng cường V
TN
> 0 V
TP
< 0
Kiểu nghèo
V
TN
≤ 0 V
TP
≥ 0


CẤU KIỆN ĐIỆN TỬ
BIÊN SOẠN DQB, B/M ĐTVT-ĐHKT CHƯƠNG 3: TRANSISTOR HIỆU ỨNG TRƯỜNG
71
3.4 TRANSISTOR HIỆU ỨNG TRƯỜNG CỔNG TIẾP GIÁP – JFET.
Transistor hiệu ứng trường cổng tiếp giáp, gọi tắt là JFET [Junction Field-Effect Transistor] là

một kiểu khác của transistor hiệu ứng trường có thể được tạo thành mà không cần phải có lớp ô
xít cách ly với cực cổng bằng cách sử dụng các tiếp giáp pn. Phần sau của tên gọi cũng như đối
với MOSFET cho biết nguyên tắc làm việc của dụng cụ là được điều khiển bằng điện trường.
Ph
ần trước của tên gọi chỉ cực cổng của dụng cụ sẽ được tạo thành bởi tiếp giáp pn với đế. Do
vậy, JFET cũng còn được gọi là JUGFET.
CẤU KIỆN ĐIỆN TỬ
BIÊN SOẠN DQB, B/M ĐTVT-ĐHKT CHƯƠNG 3: TRANSISTOR HIỆU ỨNG TRƯỜNG
72
Cấu tạo cắt ngang và ký hiệu mạch của JFET kênh n được cho ở hình 3.19, bao gồm một kênh
hẹp bằng vật liệu bán dẫn n, (có nồng độ pha tạp thấp hơn vùng cổng) mà hai đầu được nối với
hai điện cực bằng kim loại gọi là cực nguồn (S) và máng (D) như ở MOSFET. Trong phạm vi
vùng kênh dẫn là hai vùng vật liệu bán dẫn p
sẽ tạo thành cực cổng (G) của JFET.
Không giống như MOSFET, ở đây không có
sự cách ly để tách rời vùng cổng với kênh dẫn,
mà thay vào đó là cổng được kết nối điện với
kênh dẫn thông qua hai tiếp giáp pn.
Ở JFET kênh n, dòng điện chảy vào kênh dẫn
tại cực máng và ra tại cực nguồn. Điện trở
vùng kênh dẫn sẽ được điều khiển bằng sự
thay đổi độ rộng vật lý c
ủa kênh thông qua sự
điều biến của vùng nghèo bao quanh các tiếp
giáp pn giữa cổng và kênh dẫn. Ở vùng tuyến
tính, JFET có thể xem đơn giản như một điện
trở được điều khiển bằng điện áp mà điện trở
kênh dẫn của nó được xác định bởi:

W

L
t
ρ
R
CH
= (3.37)
Trong đó:
ρ
- là điện trở suất của vùng kênh;
L - là độ dài kênh; W - là độ rộng của kênh dẫn
giữa các vùng nghèo của tiếp giáp pn; t - là
độ dày của kênh dẫn.
Khi có điện áp đặt vào giữa máng và nguồn,
thì điện trở kênh dẫn sẽ xác định dòng điện
thông qua định luật Ohm.
Khi không có điện áp phân cực đặt vào (như ở
hình 3.19), thì sẽ có một vùng kênh dẫn điện
tr
ở tồn tại kết nối vùng máng và nguồn. Việc
áp dụng một điện áp phân cực ngược lên các
tiếp giáp cổng-kênh sẽ làm cho vùng nghèo
được mở rộng hơn, tức là làm giảm độ rộng
hiệu dụng của kênh dẫn và dòng qua kênh dẫn
sẽ giảm xuống. Vì vậy, JFET thuộc về các
dụng cụ kiểu nghèo, có nghĩa là cần phải có
điện áp đặt vào cổng để chuyển JFET về ng
ưng dẫn.
a) JFET khi chỉ có điện áp phân cực cổng.
Hình 3.20a, mô tả trạng thái của JFET với điện áp bằng 0V trên cực máng và nguồn v
GS

= 0V.
Lúc này độ rộng của kênh là W.
Trong suốt chế độ làm việc thông thường, một điện áp phân cực ngược cần phải được duy trì
qua các tiếp giáp pn để đảm bảo sự cách ly giữa cổng và kênh. Yêu cầu để có phân cực ngược sẽ
CẤU KIỆN ĐIỆN TỬ
BIÊN SOẠN DQB, B/M ĐTVT-ĐHKT CHƯƠNG 3: TRANSISTOR HIỆU ỨNG TRƯỜNG
73
là: v
GS
≤ 0V.
Hình 3.20b, là trạng thái của JFET khi v
GS
đã được giảm xuống đến một giá trị âm, làm cho độ
rộng vùng nghèo tăng lên, tức là làm tăng điện trở của vùng kênh dẫn. Độ rộng của kênh dẫn
bây giờ đã giảm xuống, với W
’
< W. Do tiếp giáp cổng-kênh được phân cực ngược, dòng cổng sẽ
bằng dòng bão hòa ngược của tiếp giáp pn, thường là một giá trị rất nhỏ nên ở đây ta có thể xem
i
G
≈ 0.
Đối với các giá trị của v
GS
âm hơn, thì độ rộng kênh dẫn sẽ tiếp tục giảm xuống, làm cho điện trở
của vùng kênh tiếp tục tăng lên. Cuối cùng, sẽ đạt đến trạng thái của JFET như ở hình 3.20c, tức
là điện áp cổng-kênh đạt đến giá trị điện áp thắt [pinch-off voltage] v
GS
= V
P
. Điện áp thắt V

P
là
giá trị (âm) của điện áp cổng-nguồn tương ứng tại thời điểm vùng kênh dẫn biến mất hoàn toàn.
Kênh dẫn sẽ trở nên thắt lại khi hai vùng nghèo của hai tiếp giáp pn kết hợp với nhau tại trung
tâm của kênh dẫn. Lúc này, điện trở của vùng kênh sẽ trở nên vô cùng lớn. Nếu tăng v
GS
âm hơn
nữa, về thực chất không ảnh hưởng đến bản chất bên trong của JFET ở hình 3.20c, nhưng v
GS

phải không được vượt quá điện áp đánh thủng
Ζener của tiếp giáp cổng-kênh.
b) Trạng thái kênh dẫn của JFET khi có điện áp cung cấp ở cực máng-nguồn.
Khi tăng giá trị của điện áp máng-nguồn và cố định giá trị của v
GS
, ta thấy rằng: đối với một giá
trị nhỏ của điện áp máng-nguồn, như cho ở hình 3.21a, thì sẽ có một kênh điện trở kết nối giữa
máng và nguồn, JFET làm việc ở vùng tuyến tính và dòng máng sẽ phụ thuộc vào điện áp
máng-nguồn v
DS
. Với giả thiết i
G
≈ 0, dòng vào tại cực máng và ra ở cực nguồn như ở
MOSFET. Tuy nhiên, hãy lưu ý rằng điện áp phân cực ngược qua các tiếp giáp cổng-kênh tại
đầu kênh dẫn phía cực máng sẽ lớn hơn so với điện áp đầu kênh dẫn phía cực nguồn, và như vậy
vùng nghèo sẽ rộng hơn tại đầu kênh dẫn phía cực máng của JFET so với đầu kênh dẫn phía cực
nguồn.
Đối với các giá trị của v
DS
lớn hơn, thì vùng nghèo tại phía cực máng sẽ trở nên rộng hơn và tiếp

tục mở rộng cho đến khi kênh dẫn thắt lại gần cực máng như ở hình 3.21b. Việc thắt kênh xảy ra
trước hết tại:
v
GS
- v
DSP
= V
P
hay: v
DSP
= v
GS
- v
P
(3.38)
Trong đó, v
DSP
là giá trị của điện áp máng cần có để kênh dẫn vừa được thắt. Khi kênh dẫn của
JFET thắt lại, thì dòng máng sẽ bão hòa, vẫn giống như đối với MOSFET. Các điện tử được gia
tốc qua kênh dẫn, được phóng thích vào vùng nghèo, và được cuốn vào vùng máng bởi điện
trường.
Hình 3.21c, là trạng thái của JFET đối với các giá trị lớn hơn nữa của v
DS
. Điểm thắt sẽ di
chuyển tiến về phía cực nguồn, thu ngắn chiều dài của vùng kênh điện trở. Như vậy, JFET chịu
sự điều biến độ dài kênh tương tự như ở MOSFET.
Hình 3.20b, là trạng thái của JFET khi v
GS
đã được giảm xuống đến một giá trị âm, làm tăng độ
rộng vùng nghèo, tức là làm tăng điện trở của vùng kênh dẫn vì độ rộng của kênh dẫn lúc này đã

giảm xuống, với W
’
< W. Do tiếp giáp cổng-kênh được phân cực ngược, dòng cổng sẽ bằng dòng
bão hòa ngược của tiếp giáp pn, thường là một giá trị rất nhỏ nên ở đây ta có thể xem i
G
≈ 0. Đối
với các giá trị của v
GS
âm hơn, thì độ rộng kênh dẫn sẽ tiếp tục giảm xuống, làm cho điện trở của
vùng kênh tiếp tục tăng lên. Cuối cùng, sẽ đạt đến trạng thái của JFET như ở hình 3.20c, tức là
điện áp cổng-kênh đạt đến giá trị điện áp thắt [pinch-off voltage] v
GS
= V
P
. Điện áp thắt V
P
là giá
trị (âm) của điện áp cổng-nguồn tương ứng tại thời điểm vùng kênh dẫn biến mất hoàn toàn.
Kênh dẫn sẽ trở nên thắt lại khi hai vùng nghèo của hai tiếp giáp pn kết hợp với nhau tại trung
tâm của kênh dẫn. Lúc này, điện trở của vùng kênh sẽ trở nên vô cùng lớn. Nếu tăng v
GS
âm hơn
nữa, về thực chất không ảnh hưởng đến bản chất bên trong của JFET ở hình 3.20c, nhưng v
GS

phải không được vượt quá điện áp đánh thủng
Ζener của tiếp giáp cổng-kênh.
CẤU KIỆN ĐIỆN TỬ
BIÊN SOẠN DQB, B/M ĐTVT-ĐHKT CHƯƠNG 3: TRANSISTOR HIỆU ỨNG TRƯỜNG
74

b) Trạng thái kênh dẫn của JFET khi có điện áp cung cấp vào cực máng-nguồn.
Khi tăng giá trị của điện áp máng-nguồn và cố
định giá trị của v
GS
, ta thấy rằng: đối với một
giá trị nhỏ của điện áp máng-nguồn, như cho ở
hình 3.21a, thì vẫn có một kênh điện trở kết nối
giữa máng và nguồn, JFET làm việc ở vùng
tuyến tính và dòng máng sẽ phụ thuộc vào điện
áp máng-nguồn v
DS
.
Với giả thiết i
G
≈ 0, chiều dòng điện vào tại
cực máng và ra ở cực nguồn như ở MOSFET.
Tuy nhiên, hãy lưu ý rằng điện áp phân cực
ngược qua các tiếp giáp cổng-kênh tại đầu kênh
dẫn phía cực máng sẽ lớn hơn so với điện áp
đầu kênh dẫn phía cực nguồn, và như vậy vùng
nghèo sẽ rộng hơn tại đầu kênh dẫn phía cực
máng của JFET so với đầu kênh dẫn phía cực
nguồ
n.
Đối với các giá trị của v
DS
lớn hơn, thì vùng
nghèo tại phía cực máng sẽ trở nên rộng hơn và
tiếp tục mở rộng cho đến khi kênh dẫn thắt lại
gần

cực
má
ng
như
ở
hìn
h
3.2
1b.
Việ
c
thắt
kênh xảy ra trước hết tại:
v
GS
- v
DSP
= V
P
hay: v
DSP
= v
GS
- V
P
(3.38)


Trong đó, v
DSP

là giá trị của điện áp máng cần có để
kênh dẫn vừa được thắt.
Khi kênh dẫn của JFET thắt lại, thì dòng máng sẽ
bão hòa, vẫn giống như đối với MOSFET. Các điện
tử được gia tốc qua kênh dẫn, được phóng thích vào
vùng nghèo, và được cuốn vào vùng máng bởi điện
trường giữa máng và nguồn.
Hình 3.21c, là trạng thái kênh dẫn của JFET đối với các giá trị lớn hơn nữa của v
DS
. Điểm thắt sẽ
di chuyển tiến về phía vùng nguồn, thu ngắn chiều dài của vùng kênh điện trở. Như vậy, JFET
chịu sự điều biến độ dài kênh tương tự như ở MOSFET.

c) Họ đặc tuyến i-v của JFET kênh-n.
Mặc dù cấu tạo của JFET khác rất nhiều so với MOSFET, nhưng họ đặc tuyến i-v của JFET hầu
như giống với họ đặc tuyến của MOSFET, do vậy ở đây ta có thể dựa vào sự tương tự này và dễ
dàng nhận được các phương trình của JFET. Tuy nhiên, dẫu cho có sự tương đương về mô tả
toán học thì các phương trình của JFET thường được viết hơi khác so với các ph
ương trình của
MOSFET. Ta có thể khảo sát các phương trình này bắt đầu với các biểu thức i-v cho vùng bão
hòa của MOSFET, mà trong đó điện áp ngưỡng V
TN
sẽ được thay thế bằng điện áp thắt V
P
, ta có:
()()
2
P
GS
2

P
n
2
PGS
n
DS
V
v
1V
2
K
Vv
2
K
i
⎟
⎟
⎠
⎞
⎜
⎜
⎝
⎛
−−=−=
(3.39)
CẤU KIỆN ĐIỆN TỬ
BIÊN SOẠN DQB, B/M ĐTVT-ĐHKT CHƯƠNG 3: TRANSISTOR HIỆU ỨNG TRƯỜNG
75
hoặc có thể viết:
2

P
GS
DSSDS
V
v
1Ii
⎟
⎟
⎠
⎞
⎜
⎜
⎝
⎛
−=
Đối với: v
DS

≥
v
GS
- V
P

≥
0 (3.40)
trong đó thông số I
DSS

được xác định bởi biểu thức:

2
P
n
DSS
V
2
K
I =
hay
2
P
DSS
n
V
I
2
K =
(3.41)
Điện áp thắt V
P
có giá trị điển hình trong khoảng từ 0V đến - 25V, nên I
DSS

có giá trị trong
khoảng:
10
- 5
A ≤ I
DSS

≤ 100A.
Dựa vào phương trình (3.40), ta có thể xác định được đặc tuyến truyền đạt của một JFET làm
việc ở vùng thắt kênh (hoặc bão hòa) như ở hình 3.22. I
DSS
là dòng điện chảy trong JFET khi v
GS

= 0, và sẽ tương ứng với dòng điện lớn nhất chảy trong JFET ở các trạng thái làm việc định mức
vì tiếp giáp cổng luôn luôn được giữ phân cực ngược với v
GS
≤ 0.
Toàn bộ họ đặc tuyến i-v của một JFET kênh-n cho ở hình 3.23. Trong đó, dòng máng sẽ giảm
từ giá trị lớn nhất I
DSS
xuống 0 khi v
GS
thay đổi từ 0 đến giá trị âm của điện áp thắt V
P
.
Vùng tuyến tính của JFET cũng được thể hiện ở họ đặc tuyến ra (hình 3.23).
Khi v
DS
≤ v
GS
- V
P
, ta có thể nhận được biểu thức cho vùng tuyến tính của JFET bằng cách dùng
phương trình ở vùng tuyến tính của MOSFET. Thay thế các giá trị của K
n
và V

TN
trong biểu thức
(3.25), ta có:
DS
DS
PGS
2
P
DSS
DS
v
2
v
Vv
V
I
2
i
⎟
⎠
⎞
⎜
⎝
⎛
−−=
khi v
GS

≥
V

P
, và v
DS

≤
v
GS
- V
P
(3.42)
Các phương trình (3.40) và (3.42) biểu diễn mô hình toán học của JFET kênh-n.
Ở các tài liệu tra cứu thông số linh kiện, điện áp thắt V
P
thường được cho ở dạng V
GS (off)
. Vùng
bên phải của đường đứt nét biểu diễn vị trí các điểm thắt của hình 3.23 là vùng làm việc được sử
dụng nhiều trong các bộ khuyếch đại tuyến tính (tức các bộ khuyếch đại có độ méo tín hiệu nhỏ
nhất) và thường được xem như vùng có dòng điện không đổi, vùng bão hòa hoặc vùng khuyếch
đại tuyến tính.
Vùng điện trở được điều khiển bằng điệ
n áp là vùng bên trái vị trí của các điểm thắt kênh ở hình
3.23 được gọi là vùng thuần trở [ohmic region] hay là vùng điện trở được điều khiển bằng điện
áp. Ở vùng này, JFET có thể đóng vai trò thực sự như một điện trở biến đổi, tức là điện trở của
JFET được điều khiển bằng điện áp cổng-nguồn đặt vào.
Theo hình 3.23, ta thấy r
ằng: độ dốc của mỗi đặc tuyến chính là điện trở của JFET giữa máng và
nguồn khi v
DS
< V

P
là một hàm số của điện áp V
GS
. Khi v
GS
càng âm thì độ dốc của đặc tuyến
càng nằm ngang tương ứng với mức điện trở tăng lên. Giá trị điện trở đó được tính theo điện áp
v
GS
đặt vào theo biểu thức sau:
CẤU KIỆN ĐIỆN TỬ
BIÊN SOẠN DQB, B/M ĐTVT-ĐHKT CHƯƠNG 3: TRANSISTOR HIỆU ỨNG TRƯỜNG
76
()
2
PGS
0
D
V/V1
r
r
−
=
(3.43)
trong đó: r
0
là giá trị điện trở ứng với V
GS
= 0V và r
D

là giá trị điện trở tại một mức cụ thể của
V
GS
. Đối với một JFET kênh-n có r
0
bằng 10kΩ (V
GS
= 0V, V
P
= - 6V), biểu thức (3.43) sẽ cho
r
D
= 40 kΩ tại giá trị V
GS
= - 3V.
e) JFET kênh-p.
JFET kênh-p được chế tạo bằng cách đảo lại các cực tính của các vùng bán dẫn tạp n và p ở hình
3.19, như được mô tả trong hình 3.24. Cũng như đối với PMOSFET, chiều dòng điện trong kênh
dẫn là ngược với chiều dòng trong kênh dẫn của JFET kênh-n, và các cực tính của các điện áp
phân cực khi làm việc là ngược lại.
* Tóm lại, JFET làm việc dựa trên sự phân cực ngược tiếp giáp pn giữa cổng và kênh dẫn. Điều
này sẽ hình thành nên vùng nghèo bao quanh kênh dẫn.
Nếu giữa hai cực máng và nguồn được đặt một điện áp thì sẽ có dòng điện chảy qua kênh dẫn,
và với điện áp phân cực ngược trên tiếp giáp cổng-kênh nên dòng cổng chỉ là dòng rò ngược rất
nhỏ, có thể bỏ qua. Điện áp phân cực ngược cổng-kênh cũng s
ẽ đẩy các hạt tải đa số trong kênh
dẫn bị vào vùng cổng, vì vậy sẽ làm tăng kích thước của vùng nghèo, dẫn đến làm giảm tiết diện
cắt ngang của kênh dẫn và như vậy làm giảm độ dẫn điện của kênh dẫn. Khi điện áp trên tiếp
giáp cổng-kênh càng phân cực ngược hơn nữa thì độ rộng hiệu dụng của kênh dẫn càng giảm
cho đến khi dòng máng-nguồn chả

y qua kênh dẫn ngưng hoàn toàn. Chế độ làm việc này của
JFET tương đối giống với MOSFET kiểu nghèo nên JFET cũng được phân cực tương tự như
một MOSFET kiểu nghèo. Hơn nữa, trong các mạch sử dụng JFET phải được thiết kế sao cho
đảm bảo diode cổng-kênh luôn luôn được phân cực ngược. Điều này không liên quan đối với
MOSFET.
Các điện dung cổng-nguồn và cổng-máng của JFET được xác định bởi đi
ện dung vùng nghèo
của các tiếp giáp pn phân cực ngược, tức là phụ thuộc vào điện áp phân cực ngược như đã được
xét ở phần điện dung tiếp giáp pn phân cực ngược ở chương II.
Các phương trình mô tả quan hệ dòng-áp của JFET kênh-n và kênh-p được tóm tắt như sau:
JFET kênh-n. i
G

≈
0 Khi v
GS

≤
0 (V
P
< 0) (3.44)
Vùng ngắt:
0
i
DS
=
Điều kiện
PGS
V
v

≤
(3.45)
Vùng tuyến tính:
DS
DS
PGS
2
P
DSS
DS
v
2
v
Vv
V
I
2
i
⎟
⎠
⎞
⎜
⎝
⎛
−−=
Điều kiện 0v
V
v
DSPGS
≥≥

−
(3.46)
Vùng bão hòa:
2
P
GS
DSSDS
V
v
1Ii
⎟
⎟
⎠
⎞
⎜
⎜
⎝
⎛
−=
Điều kiện 0
V
vv
PGSDS
≥
−
≥ (3.47)
JFET kênh-p. i
G

≈

0 Khi v
SG

≤
0 (V
P
> 0) (3.48)
Vùng ngắt:
CẤU KIỆN ĐIỆN TỬ
BIÊN SOẠN DQB, B/M ĐTVT-ĐHKT CHƯƠNG 3: TRANSISTOR HIỆU ỨNG TRƯỜNG
77
0
i
SD
=
Điều kiện
PSG
V
v > (3.49)
Vùng tuyến tính:
SD
SD
PSG
2
P
DSS
SD
v
2
v

Vv
V
I
2
i
⎟
⎠
⎞
⎜
⎝
⎛
−+=
Điều kiện
0v
V
v
SDPSG
≥≥
+
(3.50)
Vùng bão hòa:
2
P
SG
DSSSD
V
v
1Ii
⎟
⎟

⎠
⎞
⎜
⎜
⎝
⎛
+=
Điều kiện
0
V
vv
PSGSD
≥+≥
(3.51)
f) Các thông số của JFET.
Các thông số kỹ thuật của một JFET kênh-n cho ở hình 3.25

3.5 MẠCH TƯƠNG ĐƯƠNG CỦA FET.
Mô hình tương đương của một dụng cụ bán dẫn có thể được dùng để đơn giản hóa việc thiết kế
các mạch điện tử khi sử dụng các dụng cụ đó. Đối với FET thường có điện trở vào lớn, do lối
vào ở cực cổng của một MOSFET là được cách ly với phần còn lại của dụng cụ bằng lớp ô xít
cách điện. Do v
ậy, ở MOSFET, có sự cách ly giữa lối vào và lối ra của dụng cụ rất tốt nếu
không kể đại lượng điện dung nhỏ, điện dung này ở tần số thấp thường được bỏ qua. Lối vào của
một JFET có dạng một tiếp giáp pn với vùng kênh dẫn, tiếp giáp này có thể cho một dòng đáng
kể nếu được phân cực thuận, nhưng ở các điều ki
ện làm việc thông thường của JFET, tiếp giáp
này thường được giữ ở điều kiện phân cực ngược và như vậy chỉ có dòng rò chảy qua tiếp giáp,
dòng rò này vào khoảng nanoampere nên thường được bỏ qua. Vì vậy, ở cả hai loại MOSFET và
JFET, phần mạch vào cực cổng là được cách ly hiệu quả với phần còn lại của dụng cụ.

Do lối ra của một FET có thể tạo ra dòng điện, được xác đị
nh theo điện áp cổng, nên ta thường
mô tả lối ra của FET bằng một mạch tương đương Norton, tức là tượng trưng lối ra của FET
bằng một nguồn phát dòng song song với một điện trở.
CẤU KIỆN ĐIỆN TỬ
BIÊN SOẠN DQB, B/M ĐTVT-ĐHKT CHƯƠNG 3: TRANSISTOR HIỆU ỨNG TRƯỜNG
78
Hình 3.26 là mạch tương đương của FET.
Trong đó, lối vào ở cực cổng là mạch hở,
còn lối ra được tượng trưng bởi một nguồn
dòng có giá trị phụ thuộc điện áp vào V
GS
,
mắc song song với điện trở ra R
o
. Để sử
dụng mạch tương đương, ta cần phải xác
định quan hệ giữa dòng điện được tạo bởi
nguồn phát dòng và điện áp vào, cũng như
giá trị của điện trở ra. Đó chính là quan hệ giữa dòng máng và điện áp đặt vào cực cổng, tức là
đặc tuyến truyền đạt đã xét ở các phần trên, được nhắc lại ở hình 3.27 đối với cả
MOSFET và
JFET.
Theo hình 3.27, rõ ràng ở các FET, quan hệ giữa I
D
và V
GS
là quan hệ phi tuyến, nên phương
pháp thông dụng để xét mạch tương đương
là dùng mô hình tín hiệu nhỏ tức là xét ảnh

hưởng của sự thay đổi nhỏ ở lối vào lên lối
ra của FET, mô hình này cho phép tạo ra
mạch tương đương cho dụng cụ mà có thể
được sử dụng để mô tả hoạt động của dụng
cụ theo sự thay đổi nhỏ ở lối vào. Hình 3.28
là mạch tương đương tín hiệ
u nhỏ của một
FET, trong đó: g
m
biểu diễn mối liên hệ giữa
sự thay đổi nhỏ ở điện áp vào
∆V
GS
và kết
quả là sự thay đổi nhỏ ở dòng máng
∆I
D
.
Quan hệ này tương ứng với độ dốc [gradient]
của đặc tuyến truyền đạt cho ở hình 3.27
trong phạm vi vùng làm việc. Như vậy, g
m

được cho bởi tỷ số
∆I
D
/ ∆V
GS
như mô tả ở
hình 3.27b và có đơn vị là dòng điện chia

cho điện áp, nên g
m
được gọi là độ điện dẫn [conductance]. Lưu ý rằng: g
m
là đại lượng ∆I
D
/
∆V
GS
. mà không phải là I
D
/ V
GS
. Rõ ràng, giới hạn của g
m
được cho bởi:
GS
D
m
dV
dI
g
= (3.52)
Từ phương trình (3.40), đối với JFET ta có:
2
P
GS
DSSD
V
v

1Ii
⎟
⎟
⎠
⎞
⎜
⎜
⎝
⎛
−=

Bằng cách lấy vi phân dòng máng theo điện áp cổng, ta sẽ xác định được g
m
:
D
P
DSS
P
GS
P
DSS
m
ix
V
I
2
V
v
1
V

I2
g
−=
⎟
⎟
⎠
⎞
⎜
⎜
⎝
⎛
−−=
(3.53)
Vậy, đối với JFET, g
m
tỷ lệ thuận với căn bậc hai của dòng máng. Có thể thực hiện phân tích
tương tự để nhận được kết quả tương tự cho MOSFET.
Ở mô hình tương đương của FET (hình 3.28), r
d
tượng trưng cho điện trở máng, tức là điện trở
tín hiệu nhỏ từ cực máng đến cực nguồn. Sự có
mặt của r
d
có nghĩa là điện áp máng-nguồn sẽ
tăng lên theo dòng máng và điện trở r
d
sẽ cho biết
sự tăng ở độ dốc của đặc tuyến trong vùng bão
hòa ở đặc tuyến ra của FET.
Mạch tương đương tín hiệu nhỏ là một mô hình có

thể dùng để biểu diễn hoạt động của dụng cụ, đáp
ứng với những thay đổi nhỏ của tín hiệu vào. Tuy nhiên, mạch tương đương tín hiệu nhỏ phải
được sử dụng chung với các dữ li
ệu trên đặc tuyến dc của dụng cụ, tức là hoạt động của dụng cụ
đáp ứng với các điện áp dc cụ thể.
Như đã xét ở các phần trên, họ đặc tuyến dc của MOSFET và JFET là không giống nhau vì ở
chế độ làm việc thông thường của FET, yêu cầu các điện áp phân cực đặt vào cổng khác nhau.