TIỂU LUẬN XỬ LÝ TÍN HIỆU NÂNG CAO CÁC CẤU TRÚC POLYPHASE

HỌC VIỆN CÔNG NGHỆ BƯU CHÍNH VIỄN THÔNG
KHOA ĐÀO TẠO QUỐC TẾ & SAU ĐẠI HỌC
TIỂU LUẬN
XỬ LÝ TÍN HIỆU NÂNG CAO

NỘI DUNG: CÁC CẤU TRÚC POLYPHASE

Hà Nội – 4/2013
1
GV hướng dẫn : TS. Nguyễn Ngọc Minh
Học viên thực hiện : Vũ Thành Nam
Tô Tuấn Anh
Tạ Anh Kiên
Hoàng Minh Thành
Nhóm : 7
Lớp : M12CQTE01-B
MỤC LỤC
LỜI MỞ ĐẦU 2
CÁC CẤU TRÚC POLYPHASE 1
1. 1.Sự thay đổi giữa Bộ lọc và Downsampling/Upsampling 1
2. 2.Phân ly polyphase (Polyphase decompositions) 2
3. 3.Cấu trúc polyphase của bộ lọc Decimation 5
4. 4.Cấu trúc Polyphase của bộ lọc Interpolation 12
1
LỜI MỞ ĐẦU
Trong các hệ thống DSP single-rate, dữ liệu được lấy mẫu ở một tốc độ duy
nhất, khác hẳn so với hệ thống DSP multirate, tốc độ lấy mẫu có thể ở những tốc độ
khác nhau. Điều này đem lại những ưu điểm như: giảm thiểu việc tính toán phức tạp
và giảm tốc độ truyền dữ liệu.
Có thể thay đổi tốc độ lấy mẫu của tín hiệu thời gian rời rạc bằng cách kết hợp
phương pháp thêm vào các phần tử bằng 0 - interpolation và giảm tốc độ lấy mẫu -

decimation. Ví dụ, chúng ta muốn chu kỳ lấy mẫu mới T’=1.01T, trước hết cần phải
chèn các phần tử có L = 100 sử dụng bộ lọc thông thấp có tần số cut off
c
π
ω =
101
và
sau đó sử dụng bộ giảm tốc độ lấy mẫu M = 101. Những sự thay đổi lớn với các bước
trung gian trong tốc độ lấy mẫu này đòi hỏi sự tính toán lớn đối với từng mẫu tín hiệu
ra nếu chúng ta đặt bộ lọc theo cách đơn giản. Điều may mắn là có thể giảm mạnh số
lượng các phép tính bằng cách áp dụng những ưu điểm của các công nghệ cơ bản trong
lĩnh vực xử lý tín hiệu số. Nhìn chung, công nghệ multirate liên quan tới kỹ thuật tăng
tần số lấy mẫu (upsampling), giảm tần số lấy mẫu (downsampling), bộ nén
(compressor) và các bộ mở rộng (expander) theo nhiều cách khác nhau để tăng hiệu
suất của hệ thống xử lý tín hiệu. Bên cạnh ý nghĩa chuyển đổi tốc độ lấy mẫu, kỹ thuật
multirate còn thực sự hữu ích trong hệ thống chuyển đổi A/D và D/A khai thác lẫy
mẫu ở tần số rất cao (oversampling) và noise shaping. Một điều quan trọng nữa của
thuật toán xử lý dựa trên công nghệ multirate là sử dụng ngân hàng/dãy các bộ lọc cho
việc phân tích và/hoặc xử lý của tín hiệu.
Vì sự ứng dụng rộng rãi của chúng mà có một lượng lớn những kết quả thiết kế
hệ thống xử lý tín hiệu multirate. Trong phần này, chúng ta sẽ tập trung vào hai kết
quả cơ bản và chỉ ra làm thế nào sự kết hợp để có thể cải thiện lớn hiệu suất chuyển
đổi tần số lấy mẫu. Kết quả đầu tiên liên quan đến sự thay đổi vị trí bộ lọc và các bộ
điều biến tốc độ lấy mẫu downsampling hoặc upsampling. Và kết quả thứ hai là cấu
trúc phân ly polyphase.
2
CÁC CẤU TRÚC POLYPHASE
1. Sự thay đổi giữa Bộ lọc và Downsampling/Upsampling
Trước hết ta có hai thực thể trong sự vận động của chúng và hiểu được sự vận
hành của hệ thống multirate. Cách đơn giản chỉ ra rằng hai hệ thống trong hình 1 là

tương đương. Nhìn vào hình, ta xây dựng được công thức:
( ) ( ) ( )
jω jωM jω
b
X e = H e X e
( ) ( )
M - 1
jω j(ω/M - 2πi/M
b
i = 0
1
Y e = X e
M
∑
( ) ( ) ( )
M - 1
jω j(ω/M - 2πi/M j(ω - 2πi)
i = 0
1
Y e = X e H e
M
∑
Hình 1: Hai hệ thống tương đương dựa trên downsampling.
Vì
( ) ( )
j(ω - 2πi) jω
H e = H e
nên:
( ) ( ) ( )
( ) ( )

M - 1
jω jω j(ω/M - 2πi/M
i = 0
jω jω
a
1
Y e = H e X e
M
= H e X e
∑
kết quả này tương ứng với hình 1 (a).
Áp dụng tương tự đối với Upsampling.
1
( ) ( )
( ) ( )
( ) ( )
jω jωL
a
jωL jωL
jωL jωL
b
Y e = X e
= X e H e
X e = X e
Ta rút ra được kết quả :
( ) ( ) ( )
jω jω jω
b
Y e = H e X e
tương đương với hình 1 (b)

Hệ thống tương đương dựa trên upsampling.
2. Phân ly polyphase (Polyphase decompositions)
Phân ly polyphase của một dãy đạt được bằng cách biểu diễn thành M dãy con
chồng lên nhau, từng dãy con trong M dãy gồm các giá trị đã được làm trễ liên tiếp.
Khi đó sự phân ly được áp dụng trong đáp ứng xung của bộ lọc, nó có thể dẫn tới các
cấu trúc thực thi hiệu quả đối với các bộ lọc tuyến tính trong một số trường hợp. Đặc
biệt, xem xét đáp ứng xung h[n] mà chúng ta phân ly thành M dãy con h
k
[n] được biểu
diễn như sau:
[ ]
[ ]
k
h n+k , n = h.M
h n =
0



Bằng cách làm trễ liên tiếp các dãy con, ta có thể khôi phục lại các đáp ứng
xung ban đầu h[n]; tức là:
[ ] [ ]
M - 1
k
k = 0
h n = h n - k
∑
2
Sự phân ly được biểu diễn với sơ đồ trong hình 2. Nếu tạo ra chuỗi các thành
phần tích cực tại đầu vào và chuỗi các thành phần trễ tại đầu ra thì sơ đồ khối hình 3

tương đương với hình 2. Trong kỹ thuật phân ly, các dãy e
k
[n] được biểu diễn:
[ ] [ ] [ ]
k k
e n = h nM + k = h nM
liên quan đến các thành phần phân ly h[n]
Hình 2: Phân ly polyphase của các bộ lọc h[n] sử dụng các thành phần e
k
[n]
3
Hình 3: Phân ly polyphase sử dụng các bộ lọc h[n] sử dụng các thành phần
e
k
[n] với độ trễ xếp chuỗi
Có một số cách khác nhau để tạo ra các thành phần phân ly, và có một số cách
để chỉ rõ chúng nhằm phục vụ quy ước đánh dấu, nhưng trong định nghĩa phương
trình trên đã đủ cho mục đích của phần này.
Hình 2 và 3 không phải là các bộ lọc thực tế, nhưng chúng chỉ ra được tại sao
bộ lọc có thể phân ly thành M bộ lọc song song. Có thể nhìn thấy điều này khi chú ý
hình 2 và 3, trong miền tần số và biến đổi z, sự biểu diễn polyphase tương ứng với việc
biểu diễn H(z):
( )
( )
M - 1
M - k
k
k = 0
H z = E z z
∑

(**)
4
Phương trình trên biểu diễn chức năng hệ thống H(z) là tổng các các bộ lọc
thành phần polyphase đã làm trễ. Hình bên dưới biểu diễn công thức trên:
Hình 4: Cấu trúc thực tế dựa trên kỹ thuật phân ly polyphase các đáp ứng h[n]
3. Cấu trúc polyphase của bộ lọc Decimation.
Một trong những ứng dụng quan trọng nhất của phân ly polyphase là sự thực thi
của các bộ lọc mà tín hiệu ra sau đó được giảm tần số lẫy mẫu như trong hình 5.
Cách thực hiện rõ ràng trong hình 5, bộ lọc tính toán mẫu đầu ra tại từng giá trị
của n, nhưng sau đó chỉ một trong từng điểm đầu ra M được giữ lại. Bằng trực giác, ta
nghĩ rằng nó có thể đạt được hiệu suất cao hơn nhiều so với việc tính toán các mẫu đã
bỏ đi.
Để đạt được hiệu quả cao, có thể khai thác kỹ thuật phân ly polyphase của bộ
lọc. Đặc biệt, giả sử h[n] là dạng polyphase với các thành phần:
[ ] [ ]
k
e n = h nM + k
Từ phương trình (**) có:
5
( )
( )
M - 1
M - k
k
k = 0
H z = E z z
∑
(***)
Hình 5: Hệ thống decimation
Với việc phân ly này và thực tế là bộ downsampling kết hợp với các bộ cộng,

hình 5 được vẽ lại trong hình 6. Áp dụng với các thực thể trong hình 1 đối với hệ
thống trong hình 6, ta thấy rằng sau này hệ thống sẽ có dạng hình 7.
Để mô tả ưu điểm của hệ thống trong hình 7 so với hệ thống trong 5, giả sử tín
hiệu đầu vào x[n] được khóa ở tốc độ 1 mẫu trên đơn vị thời gian và H(z) là bộ lọc
FIR N - điểm. Theo cách thực hiện đơn giản trong hình 5, hệ thống sử dụng N bộ nhân
và (N - 1) bộ cộng trên đơn vị thời gian. Trong hệ thống hình 7, mỗi bộ lọc Ek(z) có
độ dài
N
M
và đầu vào được khóa ở tốc độ
1
M
đơn vị thời gian. Tiếp tục, mỗi bộ lọc
yêu cầu
1 N
M M
 
 ÷
 
bộ nhân trên mỗi đơn vị thời gian, và
1 N
- 1
M M
 
 ÷
 
bộ cộng trên mỗi
đơn vị thời gian. Toàn hệ thống yêu cầu
N
M

bộ nhân và
( )
N
- 1 + M - 1
M
 
 ÷
 
bộ cộng
trên mỗi đơn vị thời gian. Do vậy, ta có được sự tiết kiệm đáng kể giá trị của M và N.
6
Hình 6: Thực hiện của bộ lọc decimation sử dụng phân ly polyphase
Hình 7: Thực hiện bộ lọc decimation sau khi áp dụng downsampling trước
phân ly polyphase.
7
3.1. Mô hình thực hiện:
8
3.2. Mô phỏng
% Tạo tín hiệu đầu vào x và bộ lọc h
x=1:21; % Đặt tín hiệu input x từ 1 đến 21
h=[1 2 3 4 5 6 7 8 9 10 0 0]; Đặt giá trị của bộ lọc h
% Cách tính trực tiếp (Inefficient)
y=filter(h,1,x); % Tín toán đầu ra
y_dec=y(1:4:end) % Bỏ đi các mẫu đầu ra không cần
% Thực hiện Polyphase
p0=h(1:4:end)
p1=h(2:4:end)
p2=h(3:4:end)
p3=h(4:4:end)
% Lựa chọn tín hiệu polyphase

x0=x(1:4:end)
x1=[0 x(4:4:end)]
x2=[0 x(3:4:end)]
x3=[0 x(2:4:end)]
% Tín hiệu ra là tổng các bộ lọc thành phần
y_poly_dec=filter(p0,1,x0)+filter(p1,1,x1)+filter(p2,1,x2)
+filter(p3,1,x3)
% Hiển thị diagram tín hiệu vào, bộ lọc và tín hiệu ra,
tín hiệu sau khôi phục.
plot (x,’*’)
plot (h,’*’)
plot (y,’*’)
plot (y_dec,’*’)
plot (y_poly_dec,’*’)
9
Đầu vào
x[n]
Hệ số bộ
lọc h[n]
10
Đầu ra y[n]
(đưa tín hiệu
qua bộ lọc
trực tiếp)
Đầu ra y[n]
(khi bỏ các
tín hiệu
không cần
thiết)
11

Đầu ra y[n]
(sau khi
khôi phục
bằng kỹ
thuật
polyphase)
4. Cấu trúc Polyphase của bộ lọc Interpolation
Với việc tiết kiệm các bộ nhân và bộ cộng khi đã thực hiện đối với hệ thống sử
dụng bộ lọc decimation bằng kỹ thuật phân ly polyphase mà tại đó các bộ lọc được đặt
ở phía trước các bộ upsampler chỉ ra trong hình 8. Khi đó chỉ mẫu thứ L của tín hiệu
w[n] là nonzero, hầu hết sự thực hiện đơn giản trong hình 8 bao hàm việc sử dụng bộ
lọc sử dụng chèn các phần tử có giá trị 0 vào dãy.
Hình 8: Hệ thống Interpolation
12
Hình 9: Thực hiện bộ lọc interpolation sử dụng kỹ thuật phân ly polyphase
Hình 10: Thực hiện bộ lọc interpolation sau khi áp dụng upsampling sau phân
ly polyphase
Để thực hiện hệ thống trong hình 8 với hiệu quả cao hơn, ta lại sử dụng kỹ thuật
phân ly polyphase H(z). Ví dụ, ta có thể chỉ ra H(z) như trong phương trình (***) và
được mô tả trong hình 8 và biểu diễn trong hình 9. Áp dụng đối với các thực thể trong
hình 1, chúng ta có thể sắp xếp lại hình 9 như trong hình 10.
Để mô tả lợi thế của hệ thống trong hình 10 so với hệ thống trong hình 8, chú ý
rằng trong hình 8 nếu x[n] được khóa ở tốc độ 1 mẫu trên đơn vị thời gian, sau đó w[n]
13
được khóa ở tốc độ L mẫu trên đơn vị thời gian. Nếu H(z) là bộ lọc FIR có độ dài N,
chúng ta sẽ cần NL bộ nhân và (NL - 1) bộ cộng trên đơn vị thời gian. Theo cách hiểu
khác, hình 10 cần
N
L
L

 
 ÷
 
bộ nhân và
N
L - 1
L
 
 ÷
 
bộ cộng trên đơn vị thời gian cho tập
bộ lọc polyphase, cộng với (L - 1) bộ cộng để thu được y[n]. Do vậy, ta sẽ tiết kiệm
việc tính toán đối với một số giá trị L và N.
Mô hình
14
KẾT LUẬN
Đối với cả hai kỹ thuật decimation và interpolation, lợi ích trong hiệu quá tính
toán có được từ việc sắp xếp các hoạt động thực tế trong hệ thống vì vậy bộ lọc sẽ hoạt
động ở tốc độ lấy mẫu thấp. Sự kết hợp của hệ thống interpolation và decimation đối
với việc thay đổi tốc độ không nguyên mẫu sẽ đưa đến sự tiết kiệm lớn các phép tính
khi sử dụng tốc độ trung gian cao.
1