thiết kế môn học sử dụng 8086

LỜI NÓI ĐẦU
Công nghệ Vi xử lý là một trong những thành tựu khoa học đánh dấu bước ngoặt
trong lịch sử về sự phát triển của ngành khoa học – công nghệ. Nó đã đóng góp hàng
loạt các ứng dụng và sản phẩm vào đời sống thực tiễn của con người, trên hầu hết tất cả
các lĩnh vực. Đặc biệt trong nền công nghiệp hóa và hiện đại hóa của nước ta.
Với những ưu điểm mà công nghệ Vi xử lý mang lại, chúng ta cần phải khai thác
và phát triển nó rộng rãi hơn, để hiểu và sử dụng công nghệ này vào thực tiễn, nhóm
em xin trình bày một vài ví dụ về lập trình cho xi xử lý và cách kết nối cơ bản của nó
với các thiết bị ngoại vi.
Một trong những thế hệ chíp thành công nhất của hãng phát triển Intel là bộ vi xử
lý 16 bít được mang tên 8086. Nó đã mở đầu cho một thế hệ vi xử lý x86. 8086 có thể
quản lý đươc 1MB bộ nhớ, với tốc đô xử lý lên tới 2,5 triệu lệnh trên một giây.
Sau đây chúng em xin trình bày chi tiết các bước để mọi người có thể hiểu và lợi
dụng những tính năng mà Vi xử lý 8086 mang lại. trong quá trình trình bày, có gì sai sót
mong các thầy cô bỏ qua và góp ý để chúng em được hoàn thiện hơn trong những bài
báo cáo lần sau.
.Chúng em xin chân thành cảm ơn!
NGUYỄN DUY PHƯƠNG
I. NỘI DUNG THỰC HIỆN
. Thiết kế mạch ghép nối giữa bộ vi xử lý 8086 và 8255 với các địa chỉ của cổng PA,
PB, PC, thanh ghi điều khiển lần lượt là 19h, 1Bh, 1Dh, 1Eh. Ghép nối LED
MATRIX(8x8) với cổng PA và PB, Viết chương trình điều khiển LED sáng chữ A
chạy từ phải sang trái.
II. MỤC ĐÍCH VÀ YÊU CẦU
1. Mục đích
- Giới thiệu rõ hơn về cách ghép nối giữa vi xử lý 8086 với các thiết bị ngoại vi và
bộ nhớ ngoài.
- Hiểu được cách chọn địa chỉ và ghép nối bộ nhớ từ các vi mạch nhớ khác nhau.
- Hiểu được cách giải mã địa chỉ và chọn bit để kết nối với 8255.
- Hiểu thêm về cách quét LED 7 thanh
- Hiểu thêm và hoạt đổng của các IC giải mã

2. Yêu cầu
- Câu 1: lâp trình bằng ngôn ngữ ASM – hợp ngữ, ngắn gọn, dễ hiểu hiển
thị các thông báo khi chạy chương trình.
- Câu 2: đây là phần thiết kế bộ nhớ, vẽ bằng phần mềm Proteus
- Câu 3: phần lập trình viết bằng hợp ngữ, mạch được mô phỏng bằng phần
mêm Protues, mạch trình bày gòn gàng, hoạt động đúng yêu cầu đề bài.
III. CƠ SỞ LÝ THUYẾT
NGUYỄN DUY PHƯƠNG
1. Cấu trúc máy tính
a. Khái niệm
Vi xử lý là một thành phần không thể thiếu của máy tính, ngoài ra để tạo ra một hệ
hoàn chỉnh phải cần có các bộ phận khác như bôn nhớ, thiết bị vào/ra như bàn phím,
màn hình
b. Các bộ phậncủa cấu trúc máy tính :
• Bộ vi xử lý (CPU- Central Processin Unit)
Đóng vai trò như một bộ não của máy tính. Đây là một vi mạch số với mức độ tích
hợp cực lớn, bên trong nó bao gồm nhiều khối chức năng khác nhau như đơn vị số
nguyên để thao tác tính toán với các số nguyên,
Các thông số quan trọng của một bộ vi xử lý :
+ Tần số làm việc
+ Độ rộng bus dữ liệu m
+ Độ rộng bus địa chỉ n

• Bộ nhớ
Bộ nhớ được chia thành RAM và ROM:
NGUYỄN DUY PHƯƠNG
+ RAM (Random Access Memory): là bộ nhớ có thể ghi/đọc, có nghĩa là ta có thể
đọc thông tin từ bộ nhớ, xóa thông tin cũ trong bộ nhớ hoặc ghi thông tin mới vào bộ
nhớ; nội dung thông tin trong RAM sẽ bị mất đi khi bị mất nguồn.
+ ROM (Read Only Memory) :dùng để chứa các chương trình điều khiển hệ thống

như chương trình để kiểm tra các thiết bị mỗi khi bật nguồn, chương trình khởi động
máy… Nội dung bên trong ROM không bị mất đi khi bị mất nguồn.
• Mạch ghép nối vào/ra
Mạch ghép nối vao/ra có nhiệm vụ tạo ra khả năng giao tiếp giữa hệ vi xử lý với thế
giới bên ngoài. Bao gồm các thiết bị như : thiết bị vào (bàn phím, chuột, máy
quét….).thiết bị ra(màn hình, máy in, … )
• Bus hệ thống
Gồm có:
+ Bus điều khiển:là các đương dây mang các tín hiệu điều khiển hoạt động
hoặc phản ánh trạng thái của các khối như /RD, /WR, /INT…
+ Bus dữ liệu là các đường dây mang số liệu mà vi xử lý đang trao đổi với thiết bị nhớ
hoặc thiết bị ra/vào.
+ Bus địa chỉ : mang thông tin về địa chỉ của ô nhowshay một thiết bị vào/ra.

c. phần cứng và phần mền
• Phần cứng
Phần cứng (hardware) là thuật ngữ dùng để chỉ toàn bộ những thiết bị cơ khí, điện
tử tạo nên máy tính như các ổ đĩa, màn hình,…
• Phần mền
Phần mền (software) là thuật ngữ dùng để chỉcác chương trình máy tính, nó được
thực thi trên phần cứng bằng cách điều khiển sự hoạt động của phần cứng.
Các phần mền được chia thành các loại sau:
Hệ điều hành như DOS, Windows,….
Trình tiện ích như NC, NU, BKAV,…
Chương trình ứng dụng như MS Word, Protel,……
Ngôn ngữ lập trình pascal, C, C++, Java,….
2. Cấu tạo và chức năng của 806
a. Sơ đồ khối của 8086
- Bên trong bộ vi xử lý 8086 bao gồm 2 khối chính:
+ Khối thực hiện lệnh (EU- Execution Unit) là nơi giả mã và thi hành các lệnh

+ giao tiếp bus (BIU- Bus Interface Unit) có nhiệm vụ đẩm bảo việc trao đổi
thông tin giữa 8086 với các linh kiện bên ngoài
NGUYỄN DUY PHƯƠNG
- Sau đây chúng ta sẽ tìm hiều cấu tạo bên trong của từng khối.
• Khối thực hiện lệnh (EU)
Khối thực hiện lệnh (EU- Execution Unit) là nơi giả mã và thi hành các lệnh.
EU bao gồm:
- Bộ xử lý số học và logic(ALU - Arithmatic Logiccal Unit) là nơi thưc hiện các lệnh
số học và lệnh logic.
- Các thanh ghi đa năng: Có chứa 4 thanh ghi đa năng 16 bit, mỗi thanh ghi có
thể chứa bất kì các loại dữ liệu, tuy nhiên một số công việc, các thanh ghi này
lại có chức năng đặc biệt của riêng nó mà các thanh ghi khác không thực hiện
được.
+ Thanh ghi AX: đây là thanh ghi chứa, kết quả của các thao tác thường được
chứa ở đây. Nếu kết quả là 8 bit thì thanh ghi AL sẽ được sử dụng
+ Thanh ghi BX: đây là thanh ghi cơ sở, thương được chứa địa chỉ cơ sở của
một bảng khi sử dụng lệnh XLAT.
+ Thanh ghi CX: đây là thanh ghi đếm, nó thường được chứa số lần lặp lại
trong trường hợp dùng lênh LÔP, còn CL thì thường được chứa số lần
quay hay dịch bít của các thanh ghi.
+ Thanh ghi DX: đây là thanh ghi dữ liệu, nó thường được sử dụng cùng với
thanh ghi AX để thực hiện các phép nhân hay chia của các số 16 bit. DX
còn được sử dụng để chứa địa chỉ các cổng trong các lệnh vào/ra dữ liệu
trực tiếp.
- Thanh ghi cờ F là một đoạn ghi đặc biệt gọi là đoạn ghi cờ hay đoạn ghi trạng thái.
Mỗi bit của đoạn ghi này được dùng để phản ánh một trạng thái nhất định của kết
quả phép toán do ALU thực hiện hoặc một trạng thái hoạt động của CPU. Đoạn ghi
cờ có 16 bit nhưng chỉ dùng hết 9 bit làm bit cờ.
NGUYỄN DUY PHƯƠNG
Các bit cờ chia thành hai loại:

* Các cờ trạng thái: có 6 cờ trạng thái là C, P, A, Z, S và O. Các cờ trạng thái
này được thiết lập bằng 1 hoặc xóa bằng 0 sau hầu hết các lệnh toán học và logic.
+ C (Carry): cờ nhớ;
+ P (Parity): cờ chẵn lẻ;
+ A (Auxiliary): cờ nhớ phụ;
+ Z (Zero): cờ rỗng,
+ S (Sign): cờ dấu;
+ O (Overflow): cờ tràn,
* Các cờ điều khiển: có 3 cờ T, I, D. Các cờ này được thiết lập bằng 1 hoặc xóa
bằng 0 thông qua các lệnh để điều khiển chế độ làm việc của bộ vi xử lý.
+ T (Trap): cờ bẫy,
+ I (Interrupt): cờ ngắt;
+ D (Direction): cờ hướng
- Có 3 đoạn ghi con trỏ (IP, BP, SP) và 2 đoạn ghi chỉ số (SI, DI). Các đoạn ghi này
ngầm định được sử dụng làm các đoạn ghi lệch cho các đoạn tương ứng:
+ IP (Instruction Pointer), BP (Base Pointer ), SP (Stack Ponter), SI (Source
Index): DI (Destinaton Index).
Bảng tóm tắt sự kết hợp ngầm định giữa đoạn ghi đoạn và đoạn ghi lệch:
Đoạn ghi đoạn Đoạn ghi lệch Địa chỉ
CS IP Địa chỉ lệnh sắp thực hiện
DS BX, DI, SI Địa chỉ trong đoạn dữ liệu
SS SP hoặc BP Địa chỉ trong đoạn ngăn xếp
ES DI Địa chỉ chuỗi đích
- Khối điều khiển (CU- Control unit). Có nhiệm vụ tạo ra các tín hiệu điều khiển các
bộ phận bên trong và bên ngoài CPU.
NGUYỄN DUY PHƯƠNG
• Khối giao tiếp bus (BIU)
Khối giao tiếp bus (BIU- Bus Interface Unit) có nhiệm vụ đẩm bảo việc trao đổi
thông tin giữa 8086 với các linh kiện bên ngoài. BIU gồm :
- Một bộ cộng để tạo địa chỉ vật lý 20 bit từ các thanh ghi 16 bit.

- Bốn thanh ghi đoạn 16 bit gồm CS, DS, SS và ES để giúp 8086 truy cập tới các
đoạn trên bộ nhớ.
+ Thanh ghi đoạn mã CS (Code Segment),.
+ Thanh ghi đoạn dữ liệu DS (Data Segment).
+ Thanh ghi đoạn dữ liệu phụ ES (Extra Segment).
+ Thanh ghi đoạn ngăn xếp SS (Stack Segment). .
- Mạch logic điều khiển có nhiệm vụ đảm bảo giao tiếp giữa 8086 với thiết bị bên
ngoài.
- Hàng đợi lệnh có độ dài 6 byte là nơi chứa các mã lệnh đọc được nằm sẵn để chờ
EU xử lý.
b. Sơ đồ chân của 8086
NGUYỄN DUY PHƯƠNG
Vi xử lý 8086 được thiết kế để hoạt động một trong hai chế độ, tùy thuộc vào mức điện
áp đặt ở chân số 33 (chân MN/MX):
- Chế độ tối thiểu (chế độ MIN) đươc thiết lập nếu điện áp ở chân số 33 ở mức 5V. là
chế độ tong hệ thống chỉ có 8086 và các vi mạch nhớ , các vi mạch ghép nối vào ra.
- Chế độ tối đa (chế độ MAX) được thiết lập nếu điện áp ở chân số 33 ở mức 0V, là
chế độ áp dụng cho hệ thống đa xử lý, đồng xử lý (8086 và bộ đồng xử lý toán học
8087).
• Các chân mang thông tin địa chỉ.
-Vi xử lý 8086 có 20 đường địa chỉ từ A0 đến A19 tong đó 16 đường dây địa chỉ thấp từ A0
đến A15 được ghép kênh dữ liệu từ D0 đến D15 trên các chân từ AD0 đến AD15 ; còn 4 đường
dây địa chỉ cao nhất từ A16 đến A19 được ghép kênh với tín hiệu trạng thái từ S3 đến S6 trên
các chân A16/S3 đến A19/S6.
• Các chân mang thông tin dữ liệu .
- Vi xử ly 8086 có 16 đường dây dữ liệu từ

D
o
đến D

15
được ghép kênh với 16 đường
địa chỉ thấp từ D
0
đến D
15
. Khi hoạt động ở chu kỳ bus dữ liệu thì các đường dây
này mang thong tin về dữ liệu, là dữ liệu đọc ra hay vào bộ nhớ.
• Các chân tín hiệu trang thái.
- Bốn đường dây địa chỉ cao nhất từ A
16
đến A
19
của 8086 cũng được ghép kênh ,
nhưng trong trường hợp này nó được ghép kênh với các tín hiệu trạng thái từ S
3
đén
S
6
. Các bít trang thái này được đưa ra cùng thời điểm với các dữ liệu được truyền
trên các chân AD
0
đén AD
15.
- READY: Tín hiệu báo cho CPU biết tình trạng sẵn sàng của thiết bị ngoại vi hay bộ
nhớ. Khi READY = 1 thì CPU thực hiện đọc/ghi dữ liệu mà không phải chèn thêm
các chu kỳ đợi. Khi các thiết bị ngoại vi hay bộ nhớ cótốc độ chậm, chúng có thể
đưa tin hiệu READY = 0 để báo cho CPU biết mà chờ chúng. Lúc này CPU tự kéo
dài thời gian thực hiện đọc/ghi bằng cách chèn thêm các chu kỳ đợi.
• Các chân tín hiệu điều khiển.

- ALE: [I] Address Latch Enable. Xung cho phép chốt địa chỉ. Khi ALE = 1 có nghĩa
là trên các chân ghép kênh AD có địa chỉ của thiết bị vào/ra hoặc ônhớ. Khi CPU
chấp nhận treo chân này không ở trạng thái trở kháng cao mà ALE = 0.
- : [O] Data bus Enable. Kích hoạt các bộ đệm bus dữ liệu.
- : Chọn bộ nhớ (= 0) hoặc thiếtbị vào/ra (= 1) làm việc với CPU. Khi đó trên
bus địa chỉ sẽ có địa chỉtương ứng của các thiết bị đó. Chân này ở trạng thái trở
kháng cao khi CPU chấp nhận treo.
NGUYỄN DUY PHƯƠNG
- :[O] Data Transmit/Receive. Tín hiệu này cho biết bus dữ liệu đang vận
chuyển dữ liệu vào CPU hay ra khỏi CPU. Tín hiệu này cũng dùng để điều khiển
các bộ đệm 2 chiều của bus dữ liệu.
- : Dùng để báo răng đang truy cập năng cao hay băng thấp của bộ nhớ
- :[O] Read signal. Xung cho phép đọc. Khi RD = 0 thì bus dữ liệu nhận dữ liệu
từ bộ nhớ hoặc thiết bị ngoại vi. Chân này ở trạng thái trở kháng caokhi CPU chấp
nhận treo
-
• Các chân tín hiệu ngắt:
- INTR: [I] Interrupt request. Tín hiệu yêu cầu ngắt che được. Khi có yêu cầu ngắt
(INTR = 1) mà cờ cho phép ngắt IF = 1 thì CPU kết thúc lệnh đang làm dở, sau đó
đi vào chu kỳ chấp nhận ngắt và đưa ra bên ngoài tín hiệu INTA = 0.
- :[I] Tín hiệu tại chân này được kiểm tra bởi lệnh WAIT. Khi CPU thực hiện
lệnh WAIT mà lúc đó tín hiệu TEST = 1 thì nó sẽ chờ cho đến khi tín hiệu TEST =
0 thì mới thực hiện lệnh tiếp theo.
- NMI: [I] None-Maskable Interrupt. Tín hiệu yêu cầu ngắt không che được. Tín hiệu
này không bị khống chế bởi cờ IF và nó sẽ được CPU nhận biết bằng tác động của
sườn lên của xung yêu cầu ngắt. Nhận được yêu cầu ngắt này (NMI = 1) CPU kết
thúc lệnh đạng làm dở,sau đó chuyển sang thực hiện chương trình phục vụ ngắt kiểu
INT2.
- RESET: Dùng để thiết lập lại phần cứng cho CPU. Chuyển RESET xuống mức
logic 0 dùng để khởi tạo các thanh ghi nội của vi xử lý và khởi tạo chương trình con

phục vụ thiết lập hệ thống.
• Các chân mang tín hiệu phục vụ DMA :
Ở chế độ MIN của 8086 gồm hai tín hiệu HOLD và HLDA. Khi một thiết bị ngoài
muốn giành quyền điều khiển bus hệ thống thực hiện truy cập bộ nhớ trực tiếp , nó báo
yêu cầu này cho CPU bằng cách chuyển HOLD lên mức logic 1.Sau đó CPU chuyển
sang trạng thái cô lập sau khi chu kỳ bus hiện tại thực hiện xong. Khi ở trạng thái cô lập
, các đường dây tín hiệu AD
0
- AD
15
, A
16
/S
3
- A
19
/S
6
, BHE/S7, , , ,
và INTR.
c. Các hàm ngắt và tập lệnh của 8086
• Tập lệnh của 8086
+ Lệnh XCHG: toán hạng đích và nguồn được đổi lẫn cho nhau
XHCG đich, nguồn
NGUYỄN DUY PHƯƠNG
+ Lệnh XLAT: XLAT nhan_nguồn
+ Lệnh ADD, SUB: ADD dich,nguon - cong nguon vao dich
+ Lệnh ADC: cờ nhớ được cộng vào toán hạng đích và nguồn
ADC dich,nguon
+ Lệnh DIV: thực hiện phép chia không dấu, toán hạng nguồn có thể là một ô nhớ

hay đoạn ghi. Nếu toán hạng nguồn là 8 bit thì thương số nằm trong AL, số dư nằm
trong AH; nếu toán hạng nguồn là 16 bit, thì thương số nằm trong AX còn số dư nằm
trong DX
DIV nguon;
+ Lệnh IDIV (integer divide): thực hiện phép chia có dấu.
IDIV nguon;
+ Lệnh IMUL: thực hiện phép nhân có dấu.
IMUL nguon;
+ Lệnh INT : dùng để gọi các hàm của DOS và BIOS ;
Cú pháp : int 21h
+ Lệnh MOV: chuyển dữ liệu từ toán hạng nguồn vào toán hạng đích
MOV dich, nguon
+ Lệnh OUT: xuất dữ liệu từ đoạn chứa ra cổng
OUT cong,đoạn_chua
+ Lệnh IN: đọc dữ liệu từ cổng vào đoạn ghi.
IN đoạnghi, cong
+ Lệnh NEG (NEGate): toán hạng đích bị trừ đi từ số toàn chữ số 1 (0FFH với kiểu
byte và 0FFFFH với kiểu từ).
NEG dich;
+ Lệnh SBB (SuBtract with Borrow): Trừ có nhớ. Trừ toán hạng đích cho toán hạng
nguồn và nếu CF=1 thì trừ kết quả nhận được cho 1.
SBB dich, nguon;
+ Lệnh MUL(Multiply): thực hiện phép nhân không dấu. Nhân nội dung của đoạn
AL với toán hạng nguồn. Nếu nguồn kiểu byte thì tích chứa trong AX, nếu nguồn là
kiểu từ thi tích chứa trong DX:AX
MUL nguon;
+ Lệnh JNZ: nếu KQ của lệnh trước đó khác 0 thi thực hiện lệnh nhảy đến
nhãn_đích, ngược lại thì thực hiện lệnh kế tiếp sau đó.
JNZ nhan_dich;
+ Lệnh JA, JG: nhảy nếu lớn hơn

+ Lệnh JB, JL : nhảy nếu nhỏ hơn.
NGUYỄN DUY PHƯƠNG
+ Lệnh JNA, JNG: nhảy nếu không lớn hơn.
+ Lệnh JE: nhảy nếu bằng.
+ Lệnh JC : nhảy nếu cờ CF=1.
+ Lệnh nhảy không điều kiện (JuMP) : nhảy đến nhãn_nguồn khi gặp lệnh này.
JMP nhan_nguon ;
+ Lệnh CMP (CoMPare) : so sánh 2 toán hạng bằng cách trừ 2 toán hạng cho nhau
mà không lưu lại két quả.
CMP dich, nguon ;
+ Lệnh lặp : lặp lại nhãn_nguồn khi gặp lệnh này.
LOOP nhan_nguon ;
+ Các lệnh AND, OR, XOR và TEST
AND dich,nguon ;AND đích với nguồn, kết quả lưu ở đích
OR dich,nguon ;OR đích với nguồn, kết quả lưu ở đích
XOR dich,nguon ;XOR đích với nguồn, kết quả lưu ở đích
TEST dich,nguon ;AND đích với nguồn, kết quả không lưu lại
+ Lệnh dịch: SHL/SAL dich,1 ;dich sang trai 1 bit
SHL/SAL dich,CL ; dich sang trai nhieu bit
SHR dich,1 ; dich sang phai 1 bit
SHR dich,CLL ; dich sang phai nhieu bit
+ Lệnh quay: ROL/ROR dich,1 ; quay đích sang trái/phải 1 bit
ROL/ROR dich,CL ; quay đích sang trái/phải n bit, với CL=n
RCL/RCR dich,1 ; quay đích sang trái/phải 1 bit
RCL/RCR dich,CL ; quay đích sang trái/phải n bit, với CL=n
+ Lệnh HLT (HaLT): đưa bộ vi xử lý vào trạng thai dừng để chờ ngắt ngoài. Dạng
lệnh: HLT
+ Lệnh LOCK: khóa bus trong môi trường có nhiều bộ vi xử lý.
+ Lệnh NOP: không thực hiện một thao tác nào.
+ Lệnh STI: IF được thiết lập 1.

+ Lệnh WAIT: Bộ vi xử lý ở trạng thái chờ cho đến khi ngắt ngoài
+ Lệnh PUSH: cất dữ liệu vào ngăn xếp, giảm SP đi 2.
PUSH nguon;
+ Lệnh PUSHF: chuyển đoạn ghi cờ vào ngăn xếp.
PUSHF;
NGUYỄN DUY PHƯƠNG
+ Lệnh POP: lấy dữ liệu ra khỏi ngăn xếp và đưa vào toán hạng đích.
POP dich;
+ Lệnh POPF: chuyển nội dung của 2 byte từ đinh ngăn xếp vào đoạn ghi cờ, sau đó
tăng con trỏ ngăn xếp lên 2.
POPF;
+ Lệnh CALL: gọi thủ tục.
CALL nhan;
+ Lệnh RET: trả lại điều khiển khi thủ tục được thực hiện xong.
RET;
• Các hàm ngắt 21h của 8086
-Hàm 1: là hàm chờ đọc vào 1 ký tự từ thiết bị vào ra chuẩn(bàn phím). Kết quả được
lưu vào trong AL.
cú pháp : MOV AH,1
INT 21H
-Hàm 2 : là hàm hiển thị nội dung thanh ghi DL lên màn hình hoặc thi hành các chức
năng điều khiển.
Cú pháp : MOV AH,2
MOV DL,’A’
Int 21H
-Hàm 4CH : là hàm kết thúc chương trình hiện tại và trả điều khiển về cho chương
trình gọi nó.
Cú pháp : MOV AH,4CH
INT 21H
-Hàm 9 : Là hàm hiển thị ra màn hình một chuỗi kí tự

Cú pháp : MOV AX,@DATA
MOV DS,AX ;khoi tao thanh ghi doan du lieu DS
MOV AH,9
LEA DX,’chuoi ki tu’
INT 21H
• Cấu trúc chương trình lập trình cho 8086
model small ;khai bao kieu bo nho la small
.stack 100h ;khai bao kich thuoc ngan xep la 100h
.data ;khai bao doan du lieu
;khai báo các biến, các hằng ở đây
.code ;khai bao doan ma
Main proc
;
các lệnh chương trình chính
NGUYỄN DUY PHƯƠNG
Main endp
;các hàm và thủ tục
End main
IV. CÁC THIẾT BỊ NGOẠI VI
1. Cấu tạo và chức năng của IC 8255A
Sơ đồ chân và chức năng của mỗi chân
- Trên thị trường và nghiên cứu chúng ta chỉ nghiên cứu loại đóng gói dạng DIP 40
chân của IC 8255A:
- Các chân 14, 15, 16, 17, 13, 12, 11, 10: tương ứng theo thứ tự từ PC0 đến PC7.
Đây là cổng giao tiếp dữ liệu 8 bít PC, khi cần thiết, nó có thể tách thành 2 phần PC
cao từ bít PC7 đến PC4 và PC thấp từ bít PC0 đến PC3.đặc biệt, hai phần này có thể
hoạt động độc lập với nhau nếu cần. tùy thuộc vào thanh ghi điều khiển được cài đặt mà
các cổng này có thể vào/ ra dữ liệu.
- Các chân 4, 3, 2, 1, 40, 39, 38, 37: tương ứng với cổng PA từ PA0 đến PA7. Đây là
cổng giao tiếp dữ liệu 8 bit vào/ ra PA. tùy theo thanh ghi điều khiển được cài đặt mà

cổng này có thể xuất dữ liệu ra hoặc nhận dữ liệu vào. Cổng này khác với cổng PC, nó
không thể tách làm 2 độc lập với nhau được.
NGUYỄN DUY PHƯƠNG
- Các chân từ 18 đến 25: tương ứng với cổng PB từ PB0 đến PB7 . Tương tự như
cổng PA, cổng PB cũng có thể đưa dữ lieu 8 bít ra hoặc vào bằng cách thiết lập giá trị
của thanh ghi điều khiển.
- Các chân từ 27 đến 34 : tương ứng theo thứ tự từ D7 đến D0 - Bus dữ liêu(2 chiều).
Bus dữ liệu 2 chiều này được nối tới các tín hiệu tương ứng của Vi xử lý để trao đổi dữ
liệu vào/ra do chip 8086 xử lý
- Chân 35: là chân Reset - khởi tạo trạng thái ban đầu của IC 8255. Nếu đặt mức
này lên mức 1 thì IC bị RESET lại từ đầu. để mạch có thể chạy được, chúng ta
phải đặt chân này về mức 0V – GND.
- Chân 6: chân /CS - Tín hiệu chọn vi mạch. Đây là tín hiệu tích cực ở mức thấp
0v, vì vây chúng ta phải đặt chân này ở mức thấp để chọn IC 8255 hoạt động. nhơ
vậy, chân này được sử dụng để kết hợp với mạch giải mã địa chỉ để Vi xử lý điều
khiển nó hoạt động đúng yêu cầu.
- Chân 5: chân /RD (Read)- là chân tín hiệu cho phép đọc.
- Chân 36: chân /WR(Write) – là chân tín hiệu cho phép ghi.
- Chân 9 và 8: tương ứng với chân tín hiệu địa chỉ A0 – A1, 2 chân này được nối với
2 bít được tách ra từ bộ tách địa chỉ của 8086, 2 chân này dùng để giải mã cho các cổng
của 8255 với quy luật sau:
+ A1A0 là 00: mã hóa cho cổng PA
+ A1A0 là 01: mã hóa cho cổng PB
+ A1A0 là 10: mã hóa cho cổng PC
+ A1A0 là 11: mã hóa cho thanh ghi điều khiển
Chính vì vậy, để chọn đúng vị trí cổng chúng ta phải đưa 2 bít bất kì được tách ra từ
bộ tách tín hiệu địa chỉ sao cho 2 chân này cũng được mã hóa đúng như quy luật của
A1, A0 trên 8255
• chế độ hoạt động
Tuy thuộc vào đoạn ghi điều khiển khi khởi tạo mà vi mạch có thể hoạt động ở các

chế độ 0, 1, 2 khác nhau, chiều của các cổng A, B, C có thể ra hoặc vào.
Thanh ghi điều khiển gồm có 8 bit, mỗi bít có các chức năng khác nhau :
1 D6 D5 PA PC cao D2 PB PC thấp
+ Bit D6 và D5 dùng để chọn chế độ nhóm A
NGUYỄN DUY PHƯƠNG
• Nếu D6D5 là 00 thì chọn chế độ 0
• Nếu D6D5 là 01 thì chọn chế độ 1
• Các trường hợp khác sẽ không xác định
+ Bít PA: chọn chiều cho cổng PA,
• Nếu PA=0: cổng PA sẽ xuất dữ liệu ra.
• Nếu PA=1: cổng PA sẽ nhận dự liệu bên ngoài vào
+ Bít PC cao: chọn chiều ra/vào cho 4 bit cao của cổng PC
• Nếu PC=0 thì cho phép cổng PC cao xuất dữ liệu ra
• Nếu PC=1 thì cho phép cổng PC ca0 nhận dữ liệu
+ Bít D2: chọn chế độ nhóm B
• Nếu D2=0 thì chọn chế độ 0
• Nếu D2=1 thì chọn chế độ 1
+ Bít PB: chọn chiều ra/vào cho cổng PB
• Nếu PB=0 thì cho phép cổng PB xuất dữ liệu ra
• Nếu PB=1 thì cho phép cổng PB nhận dữ liệu
+ Bít PC thấp: chọn chiều ra/vào cho 4 bit thấp của cổng PC
• Nếu PC=0 thì cho phép cổng PC thấp xuất dữ liệu ra
• Nếu PC=1 thì cho phép cổng PC thấp nhận dữ liệu
VD: để chọn chọn chế độ nhóm A là chế độ 0, nhóm B là chế độ 0, cổng PA, PB xuất
dữ liệu, cổng PC nhận dữ liệu , ta cài đặt thanh ghi điều khiển như sau:
Mov al, 100010001B
Out DK, al
Chế độ 0:
+ các cổng A, B, C được sử dụng đọc lập với nhau.
+ Cổng A, B, C có thể vào hoặc ra tùy vào đoạn ghi điều khiển

- Chế độ 1: chế độ này được gọi là chế độ vào/ra đột cửa hay ddooid thoại với các bit
của cổng C. Các cổng A, B, C được chia thành 2 nhóm:
+ Nhóm A gồm cổng A để trao đổi dữ liệu và cổng C cao để đồi thoại với Vi Xử Lý
và thiếu bị ngoài.
+ Nhóm B gồm cổng B để trao đổi dữ liệu và cổng C thấp để đồi thoại với Vi Xử Lý và
thiếu bị ngoài
NGUYỄN DUY PHƯƠNG
2. Cấu tạo bộ giải mã
Cấu tạo bên trong và chức năng các chân :

IC 74273 là IC số được tích hợp bỏi 8 con flip-flop loại D lắp theo kiểu đồng bộ
xung đồng hồ và chân clear. IC gồm có 20 chân trong đó:
+ Chân 20 nối với Vcc nằm ở dải 4,75 đến 5,25 Volt
+ Chân 10 nối với Mass
+ Chân 1 là chân Clear (MR)
+ Chân 11 là chân xung đồng hồ (CP)
NGUYỄN DUY PHƯƠNG
+ Các chân 3, 4, 7, 8, 13, 14, 17, 18 là chân tín hiệu vào nối với các dây tín hiệu
đa hợp của Vi Xử Lý.
+ Các chân 2, 5, 6, 9, 12, 15, 16, 19 là các chân tín hiệu địa chỉ được tách ra.
Do nó được tích hợp bởi 8 con FF_D nên mỗi IC chỉ có thể tách được 8 đương địa chỉ
đa hợp cua 8086. Vì vậy mạch cần 2 con IC 74273 để tách hết 16 đường địa chỉ của
8086.
Tùy theo đề bài yêu cầu mà các đầu ra này được sử dụng với mục đích khác nhau, các
chân này được nối với mạch giải mã địa chỉ đưa vào chân CS của 8255 và dành ra 2 bit
để mã hóa cho các cổng của 8255, 2 chân này được nối vào chân A1, A0 của 8255
3. Cấu tạo và chức năng cửa IC 74LS138
sơ đồ cấu tạo bên trong và chức năng các chân của IC 74LS138
- Từ bảng các mức Logic hoạt động của IC 74LS138, ta thấy vai trò của các chân như
sau:

+ chân G2A, G2B và G1: là các chân cho phép IC hoạt động, 2 chân G2A và G2B
tích cực ở mức logic 0 và chân G1 tích cực ở mức logic 1.
+ chân A, B, C tương ứng với chân số 1,2 và 3 trên IC: là các chân điều khiển cho
phép chọn đầu ra ở mức thấp. chi tiết về cách điều khiển đầu ra được ghi trên bảng
sự thật.
+ các chân 15, 14, 13, 12, 11, 10, 9, 7 tương ứng với 8 đầu ra từ Y0 đến Y7, các đầu
ra này tích cực ở mức logic thấp 0V.
NGUYỄN DUY PHƯƠNG
- Để IC giải mã được 3 bit đầu vào thì chân G1 cần được đưa lên mức logic 1 và chân
G2 được chuyển xuống mức logic thấp.
- Cơ chế giải mã 3 bit và đầu ra tương ứng như sau: nếu 3 bít C, B ,A nhận các giá trị
tương ứng:
+ 000: thì đầu ra Y0 ở mức logic thấp, các đầu ra còn lại đề ở mức logic cao
+ 001: thì đầu ra Y1 ở mức logic thấp, các đầu ra còn lại đề ở mức logic cao
+ 010: thì đầu ra Y2 ở mức logic thấp, các đầu ra còn lại đề ở mức logic cao
+ 011: thì đầu ra Y3 ở mức logic thấp, các đầu ra còn lại đề ở mức logic cao
+ 100: thì đầu ra Y4 ở mức logic thấp, các đầu ra còn lại đề ở mức logic cao
+ 101: thì đầu ra Y5 ở mức logic thấp, các đầu ra còn lại đề ở mức logic cao
+ 110: thì đầu ra Y6 ở mức logic thấp, các đầu ra còn lại đề ở mức logic cao
+ 111: thì đầu ra Y7 ở mức logic thấp, các đầu ra còn lại đề ở mức logic cao
4.Giới thiệu Led matrix 8x8
NGUYỄN DUY PHƯƠNG
cấu tạo chung : Led matrix 8×8 cấu tạo từ 64 led đơn mắc với nhau
thành 8 hàng và 8 cột.
.Hoạt động của Led matrix
Muốn cho led sáng thì ta phải cấp điện áp 5V vào hàng và 0V vào cột. dòng
thường là 10mA đến 20mA tùy ma trận led. Để hiện chữ, ta thống kê các điểm
sáng tương ứng theo chữ, rồi dùng lập trình để cấp điện áp.
NGUYỄN DUY PHƯƠNG
1. Bài tập

Thiết kế mạch ghép nối giữa bộ vi xử lý 8086 và 8255 với các địa chỉ của cổng PA, PB,
PC, thanh ghi điều khiển lần lượt là 19h, 1Bh, 1Dh, 1Eh. Ghép nối LED MATRIX(8x8)
với cổng PA và PB, Viết chương trình điều khiển LED sáng chữ A chạy từ phải sang
trái.
a. Phân tích đề bài và cách chọn cách ghép nối.
- Theo giả thiết, chúng ta sẽ ghép nối 8086 và 8255 với địa chỉ cổng cổng PA, PB, PC,
thanh ghi điều khiển lần lượt là 18h, 1Ah, 1Ch, 1Eh. chúng ta phải chọn ra 2 bit của
8086 để làm 2 bit chọn cổng cho 8255. Mặt khác, 2 bít để chọn cổng cho 8255 phải
tuân theo quy tắc biến đổi của 2 bit A1 và A0 của 8255:
+ Nếu A1A0 có mức logic 00 thì chọn cổng A
+ Nếu A1A0 có mức logic 01 thì chọn cổng B
+ Nếu A1A0 có mức logic 10 thì chọn cổng C
+ Nếu A1A0 có mức logic 11 thì chọn thanh ghi điều khiển
- Để chọn được 2 bit chính xác, ta sẽ dựa vào bảng giải mã địa chỉ sau:
Cổng
A15 A14 A13
A12
A11 A10 A9
A8
A7 A6 A5 A4 A3 A2 A1 A0 Địa chỉ
PA 0 0 0 0 0 0 0 0 0 0 0 1 1 0 0 0 18h
PB 0 0 0 0 0 0 0 0 0 0 0 1 1 0 1 0 1Ah
PC 0 0 0 0 0 0 0 0 0 0 0 1 1 1 0 0 1Ch
ĐK 0 0 0 0 0 0 0 0 0 0 0 1 1 1 1 0 1Eh
+ Từ bảng giải mã địa chỉ, ta nhận thấy 2 bít A2,A1 biến đổi trùng với quy tắc chọn
cổng của 8255, vì vậy ta đưa 2 chân này trực tiếp vào chân A1, A0 tương ứng của
8255 để làm 2 bít chọn cổng hoạt động của nó.
+ Riêng các bit A0 và A3 đến A15 đều có một mức logic không đổi nên chúng ta sẽ
đưa các bít này vào mạch chọn chip 8255 hoạt động. dể chọn chíp 8255 hoạt động
thì chân CS của nó phải ở mức logic 0, nên các bít ở mức logic 0 được đưa trực tiếp

vào cổng OR, riêng các bít A3 và A4 có mức logic 1 thì trước khi đưa vào cổng OR
thì phải đưa nó qua cổng NOT trước. đầu ra của cổng OR sẽ được đưa tới chân CS
của 8255.
NGUYỄN DUY PHƯƠNG
b. mạch ghép nối
RD
WR
M/IO
M/IO
A8
A7A9
A8A10
A9A11
A12
A10A13
A11A14
A12A15
A13
A7
A6
A0
A1
A2
A3
A4
A5
A5
A6
A14
A15

AD15
AD0
AD1
AD2
AD3
AD4
AD5
AD6
AD7
AD8
AD9
AD10
AD11
AD12
AD13
AD14
AD7
RD
WR
AD0
AD1
AD2
AD3
AD4
AD5
AD6
A0
A3
A4
AD[0 15]

READY
22
INTR
18
NMI
17
RESET
21
CLK
19
MN/MX
33
HOLD/GT1
31
HLDA/GT0
30
A[16 19]
M/IO/S0
28
ALE/QS0
25
DT/R/S1
27
INTA/QS1
24
TEST
23
BHE
34
DEN/S2

26
RD
32
WR/LOCK
29
U1
8086
LOAD_SEG=0x0800
D0
3
D1
4
D2
7
D3
8
D4
13
D5
14
D6
17
D7
18
CLK
11
MR
1
Q0
2

Q1
5
Q2
6
Q3
9
Q4
12
Q5
15
Q6
16
Q7
19
U3
74LS273
D0
3
D1
4
D2
7
D3
8
D4
13
D5
14
D6
17

D7
18
CLK
11
MR
1
Q0
2
Q1
5
Q2
6
Q3
9
Q4
12
Q5
15
Q6
16
Q7
19
U4
74LS273
U5
NOT
A1
A2
U6
OR_16

AD[0 15]
AD[0 7]
D0
34
D1
33
D2
32
D3
31
D4
30
D5
29
D6
28
D7
27
RD
5
WR
36
A0
9
A1
8
RESET
35
CS
6

PA0
4
PA1
3
PA2
2
PA3
1
PA4
40
PA5
39
PA6
38
PA7
37
PB0
18
PB1
19
PB2
20
PB3
21
PB4
22
PB5
23
PB6
24

PB7
25
PC0
14
PC1
15
PC2
16
PC3
17
PC4
13
PC5
12
PC6
11
PC7
10
U2
8255A
ALE
ALE
c. Sơ đồ thuật toán
Với nội dung mà đề bài đưa ra, chúng ta sẽ lập trình theo sơ đồ thuật toán
sau:
S
Đ Đ
S
S
NGUYỄN DUY PHƯƠNG

Bắt
đầu
k = 0
i = i + 1
i = 0
k = k+1
AL=quet_cot[j]
Xuất AL ra PA
AL= data_hang[i+j]
Xuất AL ra PB
J = j + 1
J >
8?
k>1
00?
i
=16?
i=0; j=0;k=0
d. Code chương trình
data segment
quet_cot db 01h,02h,04h,08h,10h,20h,40h,80h
data_hang DB 255,255,255,255,255,255,255,255
DB 7, 3, 245, 246, 245, 243, 7, 255; da
tao chu A
DB 255,255,255,255,255,255,255,255
PA equ 18h ; dia chi cong PA laà 18h
PB equ 1ah ; dia chi cong PB laà 1Ah
PC equ 1ch ; dia chi cong PC laà 1Ch
DK equ 1eh ; dia chi thanh ghi dieu khien laà 1Eh
i dw 0 ; khai bao bien kieu 2 byte i=0

j dw 0 ;
k dw 0 ;
ends
stack segment
dw 128 dup(0)
ends
code segment
start:
mov ax, data
mov ds, ax
mov es, ax
mov al,89h ; cho phep cong PA, PB, PC xuat du
lieu
out dk,al ; dua vao thanh ghi d.khien
lap:
mov i,0 ; gan i=0
lap1:
mov k,0 ;gan k=0
lap2:
mov j,0 ;gan j=0
lap3:

mov bx,j ; bx = j
NGUYỄN DUY PHƯƠNG
mov al,quet_cot[bx] ; lay du lieu quet cot ra
al
out pa,al ; xuat du lieu quet cot ra PA
mov bx,I ; gan bx=i
add bx,j ; BX= i + j ; dich du lieu len 1
mov al,data_hang[bx]

out pb,al ; xuat du lieu hang ra cong PB
call tre ; goi ham gay tre
add j,1 ; tang j len 1
cmp j,8 ;so sanh j voi 8
jb lap3 ; nho hon thi nhay toi lap3 tiep
tuc tang j
add k,1 ; lon hon thi tang k len
cmp k,100 ; so sanh k voi 100
jb lap2 ; neu nho hon thi quay lai lap2
add i,1 ; lon hon tang I len 1
cmp i,16 ; so sanh I voi 16
jb lap1 ; nho hon thi nhay toi lap 1
jmp lap;lon hon nhay toi vong lap de khoi tao lai
tu dau

tre: ; chuong trinh con tao do tre quet
LED
mov cx,100 ; gan cx=100
T:
NOP ; khong lam gi
NOP
LOOP T ; lap lai T 100 lan
RET ; tra ve con tro dia chi ve noi dang
thuc thi
ends
end start
NGUYỄN DUY PHƯƠNG
NGUYỄN DUY PHƯƠNG