slide bài giảng kiến trúc máy tính và hệ điều hành chương 4 một số kiến trúc hiện đại

KI N TRÚ C MÁ Y Ế
TÍNH VÀ H ĐI U Ệ Ề
HÀNH
4.1. Ki n trúc RISC và CISCế
4.2. M ng liên k t trong (Interconnection Networks)ạ ế
CH NG 4: ƯƠ
M T S KI N TRÚC HI N Đ IỘ Ố Ế Ệ Ạ
4.3. Đa b x lý và đa máy tínhộ ử
4.4. L p trình song song và các thu t toán song songậ ậ
4.5. Ki n trúc dòng d li u và siêu m ngế ữ ệ ả
4.6. Ki n trúc trong t ng laiế ươ
4.1. Ki n trúc RISC và CISCế
4.1.1. Ki n trúc CISC (Complex Instruction Set Computer)ế
CH NG 4: M T S KI N TRÚC HI N Đ IƯƠ Ộ Ố Ế Ệ Ạ
+ Phát minh ra từ những năm 1960:
- Các chương trình dịch khó dùng các thanh ghi
- Các vi lệnh được thực hiện nhanh hơn các lệnh
- Phải làm giảm độ dài các chương trình
4.1. Ki n trúc RISC và CISCế
4.1.1. Ki n trúc CISCế
CH NG 4: M T S KI N TRÚC HI N Đ IƯƠ Ộ Ố Ế Ệ Ạ
+ Kiến trúc CISC:
- Chọn các kiểu ô nhớ - ô nhớ và ô nhớ - thanh ghi
- Sử dụng những lệnh phức tạp
- Sử dụng nhiều kiểu định vị
- Các lệnh có chiều dài thay đổi
- Hiệu quả nhất khi dùng bộ điều khiển vi chương trình
4.1. Ki n trúc RISC và CISCế
4.1.1. Ki n trúc CISCế
CH NG 4: M T S KI N TRÚC HI N Đ IƯƠ Ộ Ố Ế Ệ Ạ
+ Kiến trúc CISC:

4.1. Ki n trúc RISC và CISCế
4.1.1. Ki n trúc CISC ế
CH NG 4: M T S KI N TRÚC HI N Đ IƯƠ Ộ Ố Ế Ệ Ạ
+ Kiến trúc CISC:
- Chọn các kiểu ô nhớ - ô nhớ và ô nhớ - thanh ghi
- Sử dụng những lệnh phức tạp, mỗi lệnh chiếm
nhiều chu kỳ máy
- Sử dụng nhiều kiểu định vị
- Ít hoặc không có đường ống
- Các lệnh đều có thể tham chiếu bộ nhớ
4.1. Ki n trúc RISC và CISCế
4.1.2. Ki n trúc RISC (Reduced Instruction Set Computer)ế
CH NG 4: M T S KI N TRÚC HI N Đ IƯƠ Ộ Ố Ế Ệ Ạ
+ Cuối những năm 1970, đầu những năm 1980:
- Tiến bộ trong lĩnh vực mạch tích hợp (IC)
- Tiến bộ trong kỹ thuật dịch chương trình
 CT dịch đã biết sử dụng các thanh ghi
 Sử dụng ô nhớ cho vi CT hay CT không có sự
khác biệt đáng kể
Máy tính với tập lệnh rút gọn RISC
4.1. Ki n trúc RISC và CISCế
4.1.2. Ki n trúc RISC (Reduced Instruction Set Computer)ế
CH NG 4: M T S KI N TRÚC HI N Đ IƯƠ Ộ Ố Ế Ệ Ạ
+ Kiến trúc RISC:
-
Tập lệnh gồm các lệnh có chiều dài cố định, có
dạng đơn giản, dễ giải mã
-
Dùng kiểu thực hiện lệnh thanh ghi - thanh ghi
-

Mỗi lệnh thực hiện trong một chu kỳ máy
Sử dụng kỹ thuật đường ống một cách thích hợp
-
Các lệnh LOAD/STORE mới truy nhập bộ nhớ
4.1. Ki n trúc RISC và CISCế
4.1.2. Ki n trúc RISC (Reduced Instruction Set Computer)ế
CH NG 4: M T S KI N TRÚC HI N Đ IƯƠ Ộ Ố Ế Ệ Ạ
+ Kiến trúc RISC:
4.1. Ki n trúc RISC và CISCế
4.1.2. Ki n trúc RISC (Reduced Instruction Set Computer)ế
CH NG 4: M T S KI N TRÚC HI N Đ IƯƠ Ộ Ố Ế Ệ Ạ
+ Mạch xử lý RISC có các tính chất:
-
Có một số ít lệnh (thông thường dưới 100 lệnh)
-
Có một số ít dạng lệnh (một hoặc hai)
-
Các lệnh đều có cùng chiều dài
- Có nhiều thanh ghi để giảm bớt thâm nhập bộ nhớ
-
Chỉ có lệnh ghi hay đọc ô nhớ mới thâm nhập bộ nhớ
-
Có một số ít các kiểu định vị (tức thời, gián tiếp)
4.1. Ki n trúc RISC và CISCế
4.1.2. Ki n trúc RISC (Reduced Instruction Set Computer)ế
CH NG 4: M T S KI N TRÚC HI N Đ IƯƠ Ộ Ố Ế Ệ Ạ
+ Mạch xử lý RISC có các ưu điểm:
-
Diện tích dùng cho bộ điều khiển giảm
-

Thời gian thiết kế bộ điều khiển giảm
-
Bộ điều khiển đơn giản và gọn, giảm rủi ro mắc phải
-
Tốc độ tính toán cao
4.1. Ki n trúc RISC và CISCế
4.1.2. Ki n trúc RISC (Reduced Instruction Set Computer)ế
CH NG 4: M T S KI N TRÚC HI N Đ IƯƠ Ộ Ố Ế Ệ Ạ
+ Mạch xử lý RISC có các nhược điểm:
-
Các chương trình dài ra do:
-
Các CT dịch gặp nhiều khó khăn
-
Có ít lệnh trợ giúp cho ngôn ngữ cấp cao
 Cấm thâm nhập bộ nhớ đối với hầu hết các lệnh
 Phải tính các địa chỉ hiệu dụng
 Tập lệnh có ít lệnh
4.1. Ki n trúc RISC và CISCế
4.1.3. B ng so sánhả
CH NG 4: M T S KI N TRÚC HI N Đ IƯƠ Ộ Ố Ế Ệ Ạ
CISC RISC
1. L nh ph c t p chi m nhi u chu kỳ ệ ứ ạ ế ề
máy
L nh đ n gi n chi m 1 chu kỳ máyệ ơ ả ế
2. Các l nh đ u có th thâm nh p BNệ ề ể ậ Ch l nh ghi/đ c m i thâm nh p BNỉ ệ ọ ớ ậ
3. H u nh không có k thu t đ ng ầ ư ỹ ậ ườ
ngố
ng d ng k thu t đ ng ng caoỨ ụ ỹ ậ ườ ố
4. Các l nh đ c d ch b i vi ch ng ệ ượ ị ở ươ

trình
Các l nh đ c th c hi n b i ph n ệ ượ ự ệ ở ầ
c ngứ
5. Các l nh có chi u dài khác nhauệ ề Các l nh có chi u dài c đ nhệ ề ố ị
6. Có nhi u ki u và d ng l nhề ể ạ ệ Có ít d ng l nhạ ệ
7. S ph c t p n m vi ch ng trìnhự ứ ạ ằ ở ươ S ph c t p n m ch ng trình d chự ứ ạ ằ ở ươ ị
8. Có ít thanh ghi Có nhi u thanh ghiề
4.2. M ng liên k t trong (Interconnection Network)ạ ế
4.2.1. Đ nh nghĩaị
CH NG 4: M T S KI N TRÚC HI N Đ IƯƠ Ộ Ố Ế Ệ Ạ
+ Trong các kiến trúc song song:
-
Đa bộ xử lý chia sẻ bộ nhớ
-
Đa bộ xử lý đa bộ nhớ
4.2. M ng liên k t trong (Interconnection Network)ạ ế
4.2.1. Đ nh nghĩaị
CH NG 4: M T S KI N TRÚC HI N Đ IƯƠ Ộ Ố Ế Ệ Ạ
+ Mô hình:
BXL 1
CU
BXL 2 BXL n
Mạng liên kết trong
Bộ nhớ chung chia sẻ
hoặc kênh truyền thông
Private
Memory
Global
Memory
4.2. M ng liên k t trong (Interconnection Network)ạ ế

4.2.1. Đ nh nghĩaị
CH NG 4: M T S KI N TRÚC HI N Đ IƯƠ Ộ Ố Ế Ệ Ạ
Vấn đề quan trọng: thiết kế sự liên kết giữa các BXL và bộ nhớ
+ Kiến trúc lý tưởng: mỗi BXL đều kết nối được với các
BXL còn lại
⇒ Với p BXL: có p*(p - 1)/2
đường liên kết
4.2. M ng liên k t trong (Interconnection Network)ạ ế
4.2.1. Đ nh nghĩaị
CH NG 4: M T S KI N TRÚC HI N Đ IƯƠ Ộ Ố Ế Ệ Ạ
+ Có hai loại cấu hình tôpô cho mạng liên kết:
-
Mạng liên kết tĩnh: các thành phần liên kết với
nhau một cách cố định, không thay đổi được
-
Mạng liên kết động: sự liên kết giữa các thành
phần của hệ thống có thể thay đổi được cấu hình
+ Lĩnh vực liên kết động được tập trung nghiên cứu hơn
4.2. M ng liên k t trong (Interconnection Network)ạ ế
4.2.2. Các lo i c u hình tôpô c a m ng liên k tạ ấ ủ ạ ế
CH NG 4: M T S KI N TRÚC HI N Đ IƯƠ Ộ Ố Ế Ệ Ạ
* Mạng liên kết tuyến tính:
+ Các BXL được tổ chức liên kết với nhau theo dãy
+ Được đánh số theo thứ tự tăng dần
P
0
P
1
P
n-2

P
n-1
+ Tất cả các BXL đều có 2 láng giềng (trừ 2BXL đầu và cuối)
+ Dữ liệu phải chuyển qua nhiều BXL ⇒ chậm đường truyền
4.2. M ng liên k t trong (Interconnection Network)ạ ế
4.2.2. Các lo i c u hình tôpô c a m ng liên k tạ ấ ủ ạ ế
CH NG 4: M T S KI N TRÚC HI N Đ IƯƠ Ộ Ố Ế Ệ Ạ
* Mạng liên kết vòng:
+ Tổ chức tương tự như
liên kết tuyến tính nhưng
BXL đầu và cuối được nối
vòng với nhau
+ Mạng đơn: trao đổi giữa các BXL thực hiện theo 1 chiều
P
0
P
1
P
2
P
3
P
4
P
5
+ Mạng kép: trao đổi giữa các BXL thực hiện theo 2 chiều
4.2. M ng liên k t trong (Interconnection Network)ạ ế
4.2.2. Các lo i c u hình tôpô c a m ng liên k tạ ấ ủ ạ ế
CH NG 4: M T S KI N TRÚC HI N Đ IƯƠ Ộ Ố Ế Ệ Ạ
* Mạng liên kết xáo trộn:

+ Giả sử có N BXL (N là lũy thừa của 2) (Ví dụ N = 8)
P
0
P
1
P
2
P
3
P
4
P
5
P
6
P
7
+ Đường liên kết thay đổi
+ Đường liên kết xáo trộn
4.2. M ng liên k t trong (Interconnection Network)ạ ế
4.2.2. Các lo i c u hình tôpô c a m ng liên k tạ ấ ủ ạ ế
CH NG 4: M T S KI N TRÚC HI N Đ IƯƠ Ộ Ố Ế Ệ Ạ
* Mạng liên kết lưới hai chiều:
+ Được sử dụng để thiết kế các máy tính: ILLIAC IV, MPP
(Masively Parallel Processor), DAP (Distributed Array
Processor)
+ Mỗi BXL được liên kết với bốn láng giềng
+ Có hai dạng:  Lưới không quay vòng
 Lưới quay vòng tròn
4.2. M ng liên k t trong (Interconnection Network)ạ ế

4.2.2. Các lo i c u hình tôpô c a m ng liên k tạ ấ ủ ạ ế
CH NG 4: M T S KI N TRÚC HI N Đ IƯƠ Ộ Ố Ế Ệ Ạ
* Mạng liên kết lưới hai chiều:
Lưới không quay vòng Lưới quay vòng tròn
4.2. M ng liên k t trong (Interconnection Network)ạ ế
4.2.2. Các lo i c u hình tôpô c a m ng liên k tạ ấ ủ ạ ế
CH NG 4: M T S KI N TRÚC HI N Đ IƯƠ Ộ Ố Ế Ệ Ạ
* Mạng liên kết siêu khối hoặc hình khối n-chiều:
2
6
3
7
0
4
1
5
P
110
P
111
P
011
P
010
P
001
P
000
P
100

P
101
+ Các chỉ số của BXL được
chuyển thành nhị phân
+ Hai BXL được gọi là láng
giềng nếu nhãn sai khác
nhau đúng 1 bit
+ Mỗi BXL cần liên kết với đúng
q BXL: hình siêu khối q chiều
4.2. M ng liên k t trong (Interconnection Network)ạ ế
4.2.2. Các lo i c u hình tôpô c a m ng liên k tạ ấ ủ ạ ế
CH NG 4: M T S KI N TRÚC HI N Đ IƯƠ Ộ Ố Ế Ệ Ạ
* Mạng liên kết hình sao:
* Mạng liên kết hình cây:
4.2. M ng liên k t trong (Interconnection Network)ạ ế
4.2.2. Các lo i c u hình tôpô c a m ng liên k tạ ấ ủ ạ ế
CH NG 4: M T S KI N TRÚC HI N Đ IƯƠ Ộ Ố Ế Ệ Ạ
Ki n trúc ế
song song
Năm
s n ả
xu tấ
Lo i ạ
máy tính
S BXL và c u hình tôpôố ấ
ILLIAC IV 1972 SIMD 64, tuy n tínhế
DAP 1974 SIMD 4096, theo dàn
MPP 1980 SIMD 16384, siêu kh iố
Cyber 1983 MIMD 16, hình vòng xuy nế
IPSC/1 1985 MIMD 128, siêu kh iố

IPSC/2 1987 MIMD 128, siêu kh iố
Cray 1 1976 Vector 1
Cray 2 1985 Vector 4
Intel Wrap 1990 Vector 50