thiết kế bộ lọc tín hiệu số trên công nghệ fpga với công cụ matlab và eda của xilinx

Bộ giáo dục v đo tạo Bộ quốc phòng


Học viện kỹ thuật quân sự





Trần thanh sơn





Thiết kế bộ lọc tín hiệu số
trên công nghệ fpga với công cụ
matlab v eda của xilinx








Luận văn thạc sĩ kỹ thuật

Hà Nội - Năm 2008


Học viện kỹ thuật quân sự




Trần thanh sơn


Thiết kế bộ lọc tín hiệu số
trên công nghệ fpga với công cụ
matlab v eda của xilinx



Chuyên ngành: Tự Động Hoá
Mã số: 60 52 60





Luận văn thạc sĩ kỹ thuật

Ngời hớng dẫn khoa học:
Tiến sĩ đỗ đình nghĩa


Hà Nội Năm 2008
Bộ giáo dục v đo tạo Bộ quốc phòng

bộ giáo dục v đo tạo bộ quốc phòng

học viện kỹ thuật quân sự




luận văn thạc sĩ kỹ thuật



Tên đề tài:
Thiết kế bộ lọc tín hiệu số
trên công nghệ fpga với công cụ
matlab v eda của xilinx

Chuyên ngành : Tự Động Hoá
Mã số: 60 52 06

Ngày giao đề tài luận văn : 29-01-2008.
Ngày hoàn thành luận văn : 15-05-2008.


Ngời thực hiện:
Họ và tên: Trần Thanh Sơn
Lớp: Tự động hóa Khoá: 18
Hệ đào tạo: Tập trung


Cán bộ hớng dẫn:
Họ và tên: Đỗ Đình Nghĩa Cấp bậc: Đại tá
Học hàm, học vị: Tiến sĩ Đơn vị công tác: Học viện KTQS





Hà Nội - Năm 2008
MỤC LỤC
Trang
MỞ ĐẦU ………………………………………………………………… 1
Chương 1: TỔNG QUAN VỀ TÍN HIỆU VÀ CHỌN LỌC TÍN HIỆU … 4
1.1 Tín hiệu tương tự (Analog) và tín hiệu số (Digital) ………………… 4
1.1.1.Khái niệm, phân loại tín hiệu và hệ xử lý tín hiệu ………….… 4
1.1.2 Hệ xử lý số …………………………………………… 12
1.2 Các bộ biến đổi tín hiệu tín hiệu tương tự-số (ADC)
và bộ biến đổi số-tương tự (DAC)…………………………………… 19
1.2.1 Bộ biến đổi DAC :.………………………………… … …………… . 19
1.2.2 Bộ biế

n đổi ADC : ………………………………… ……………. . 22
1.3 Bộ lọc số và cơ sở toán học của nó…………………………………… 24
1.3.1: Tổng quan về bộ lọc số: … ………………… ………………. 25
1.3.2: Công cụ toán học để thiết kế bộ lọc số………… ……………… 28
Chương 2 : TỔNG QUAN VỀ CẤU TRÚC FPGA CỦA HÃNG XILINX
VÀ PHẦN MỀM HỖ TRỢ THIẾT KẾ WEBPACK ISE… 32
2.1 Tổng quan về cấu trỳc FPGA của XILINX…………………………. 32
2.1.1. Sự hình thành và phát triển của FPGA và CPLD.…………… 32
2.1.2. Giới thiệu các họ thiế
t bị của Xilinx……………………… …………. 38
2.1.3. Cấu trúc FPGA của hãng Xilinx …………………………………… 44
2.2 Phần mềm thiết kế WEBPACK ISE…………………………… 52
2.2.1. Giới thiệu sơ lược:………………………… ………… ……… … 52
2.2.2. Cụng cụ thiết kế:………………………………… …… ……………. 52
2.2.3. Lõi sở hữu trí tuệ của Xilinx ( IP_Core ):………………………… 55
2.2.4. Giới thiệu ngôn ngữ VHDL……………………………… ……… 55
Chương 3 : HỖ TRỢ THIẾT KẾ CỦA MATLAB VÀ EDA
VỚI BỘ LỌC SỐ……………………………………………… 63
3.1 Phương pháp thiết kế theo mô hình: ………………………………… 63
3.1.1.Giới thiệu:… ……………………………………………………… 63
3.1.2.Kết luận….………………………………………………………… 68
3.2 Sự hỗ trợ của Matlab với thiết kế bộ lọc số (FDATool)……… …… 68
3.2.1. Tổng quan về hộp công cụ thiết kế bộ lọc số (FDATool)… …… 68
3.2.2. Thiết kế bộ lọc theo phương pháp sử dụng các hàm chức năng: 73
3.2.3. Thiết kế bộ lọc theo phương pháp sử dụng giao diện của
FDATool :. 77
3.2.4. Phân tích một số cấu trúc của các hàm thông d
ụng
trong thiết kế bộ lọc: ………… …………………… …………… 83
3.3 Sự hỗ trợ thiết kế của EDA (phần mềm ISE): ………… ……… … . 85

Chương 4 : THIẾT KẾ BỘ LỌC TÍN HIỆU SỐ DẠNG FIR .………… 87
4.1 Kết cấu cho các kiểu lọc tần số dạng FIR:…………………………… 87
4.1.1. Bộ lọc thông thấp lý tưởng…………………… ……………… 88
4.1.2. Bộ lọc thông cao lý tưởng……… …………………………… 90
4.1.3. Bộ lọc dải thông lý tưởng…… ……………………… ……… 91
4.1.4. Bộ lọc dải chặn lý tưởng……………… ……………… ……… 93
4.1.5 .Nh
ận xét……… ……………………………………… ………. 95
4.2 Cấu hình tổng quát của bộ lọc FIR………………………………… 92
4.3 Tổng hợp hệ thống theo phương pháp mô hình hoá đối tượng……. 95
4.3.1. Giả thiết kỹ thuật………………………………………… …… 95
4.3.2. Thiết kế bộ lọc số đáp ứng xung hữu hạn
theo phương pháp MBD 95
4.3.3.Hiện thực hoá và mã để hiện thực hoá ……………………………. 105
4.3.4. Thử nghiệm và kiểm tra ……… … 112
ĐÁNH GIÁ VÀ KẾT LUẬN… ………………………………………… ….114
1. Khả năng thực hiện và hướ
ng phát triển của đề tài……………… ….…….114
2. Khả năng áp dụng vào thực tiễn …………………………………….…… 114
TÀI LI ỆU THAM KH ẢO………………………………………………… . …116
PHỤ LỤC



LỜI CAM ĐOAN

Tôi xin cam đoan luận văn này là công trình nghiên cứu của riêng tôi.
Các số liệu, kết quả nêu trong luận văn là trung thực và chưa từng được ai
công bố trong bất kỳ công trình nghiên cứu nào khác./.

Tác giả luận văn


Trần Thanh Sơn
Bảng các chữ viết tắt v ký hiệu

Từ viết tắt N
g
hĩa tiến
g
Anh N
g
hĩa tiến
g
Việt
ABEL Advanced Boolean Ex
p
ression
Language
N
g
ôn n
g
ữ diễn tả đại số Bool
cao cấp.
AD
C
Analo
g
-to-Di

g
ital Converter Bộ chu
y
ển đổi tơn
g
tự số.
AIM Advanced Interconnect Matrix Ma trận liên kết cao cấ
p
.
ANSI American National Standards
Institute.
Viện tiêu chuẩn
q
uốc
g
ia Hoa
kỳ.
ASI
C
A
pp
lication S
p
ecific I
C
IC ứn
g
dụn
g
chu

y
ên biệt.
ASS
P
A
pp
lication S
p
ecific Standard
Product
Sản
p
hẩm tiêu chuẩn ứn
g

dụng chuyên biệt.
ATE Automatic Test E
q
ui
p
ment Thiết bị kiểm tra tự độn
g
.
CAD Com
p
uter Aided Desi
g
nCôn
g
cụ thiết kế đợc trợ

g
iú
p

bởi máy tính.
CAN Controller Area Networ
k
Bộ điều khiển mạn
g
khu vực.
CB
T
Com
p
uter Based Trainin
g
Huấn lu
y
ện dựa trên má
y
tính.
CDMA Code Division Multi
p
le Access Sự
p
hân chia mã đa tru
y
cậ
p
.

CE Clock Enable Tín hiệu cho
p
hé
p
Clock.
CL
B
Confi
g
urable Lo
g
ic Bloc
k
Khối Lo
g
ic cho
p
hé
p
định cấu
hình.
CLK Clock Si
g
nal Tín hiệu đồn
g
hồ .
CIC
C
Custom Inte
g

rated Circuits
Conference
Hội thảo về mạch tích hợ
p
tu
ỳ

biến.
CMO
S
Com
p
lementar
y
MO
S
Côn
g
n
g
hệ MOS cải tiến.
CPLD Com
p
lex Pro
g
rammabe Lo
g
ic
Device
Thiết bị lo

g
ic cho
p
hé
p
lậ
p

trình phức tạp.
CS
P
Chi
p
Scale Packa
g
in
g
Đón
g

g
ói theo kích thớc
mỏng.
DCI Di
g
itall
y
Controlled Im
p
edance Trở khán

g
điều khiển đợc số.
DRAM D
y
namic Random-Access Memor
y
Bộ nhớ độn
g
tru
y
xuất n
g
ẫu
nhiên, còn gọi là RAM động
DCM Di
g
ital Clock Mana
g
er Bộ
q
uản l
ý
đồn
g
hồ số.
DCM Di
g
ital Control Mana
g
erment Giám sát điều khiển số.

DE
S
Data Encr
yp
tion Standard Chuẩn mã hoá dữ liệu.
DR
C
Desi
g
n Rule Checker Bộ kiểm tra
q
u
y
tắc thiết kế
DSL Di
g
ital Subsciber Line Đờn
g
thuê bao số.
DS
P
Di
g
ital Si
g
nal Processor Bộ xử l
ý
tín hiệu số.
DTV Di
g

ital Television Tru
y
ền hình số.
EC
S
Schematic Editor Bộ soạn thảo sơ đồ n
g
u
y
ên l
ý
.
EDA Electronic Desi
g
n Automation Hệ tự độn
g
thiết kế điện tử
EDIF Electronic Di
g
ital Interchan
g
e
Format.
Định dạn
g
trao đổi điện tử số.
EEPROM Electricall
y
Erasable Pro
g

rammable
Read-Only-Memory.
Bộ nhớ chỉ đọc lậ
p
trình và
xoá đợc bằng điện
EMI Electroma
g
netic Interference. Nhiễu điện từ trờn
g
.
eS
P
emer
g
in
g
Standards and Protocols Sự nả
y
sinh các tiêu chuẩn và
giao thức.
EPROM Erasable Pro
g
rammable Read-Onl
y
-
Memory
Bộ nhớ chỉ đọc lậ
p
trình và

xoá đợc.
FPGA Field-Pro
g
rammable Gate Arra
y
Ma trận cổn
g
lậ
p
trình đợc
theo hàng.
FA
T
File Allocation Table Bản
g
cấ
p

p
hát File.
FIFO First In First Out Vào trớc ra trớc.
FIR Finite Im
p
ulse Res
p
one (Filter) Đá
p
ứn
g
xun

g
hữu hạn.
FI
T
Failures in Time Lỗi thời
g
ian.
FSM Finite State Machine Má
y
trạn
g
thái hữu hạn.
fMAX Fre
q
uenc
y
Maximum Tần số cực đại
GP
S
Global Positionin
g
S
y
stem Hệ thốn
g
định vị toàn cầu.
GTL Gunnin
g
Transceiver Lo
g

ic Bộ dò tìm lo
g
ic thu
p
hát
GTL
P
Gunnin
g
Tranceiver Lo
g
ic Plus Bộ dò tìm lo
g
ic thu
p
hát cải
tiến.
GUI Gra
p
hical User Interface Giao tiế
p
đồ hoạ n
g
ời dùn
g
.
HSTL Hi
g
h S
p

eed Tranceiver Lo
g
ic Lo
g
ic thu
p
hát tốc độ cao.
HDL Hardware Descri
p
tion Lan
g
ua
g
eN
g
ôn n
g
ữ mô tả
p
hần cứn
g
I/O In
p
ut and Out
p
ut Vào ra
IBI
S
I/O Buffer Information
Specification

Thôn
g
tin chi tiết bộ đệm vào
ra.
IEEE Institute of Electrical and Electronic
Engineers
Hiệ
p
hội các K
ỹ
s Điện và
Điện tử
ILA Inter
g
rated Lo
g
ic Anal
y
zer Bộ
p
hân tích lo
g
ic đợc tích
hợp.
IO
B
In
p
ut Out
p

ut Bloc
k
Khối vào ra
IP Intellectual Pro
p
ert
y
Sở hữu trí tuệ.
IRL
TM
Internet Reconfi
g
urable Lo
g
ic Đơn vị lo
g
ic cho
p
hé
p
định
cấu hình lại trên mạng
Internet.
ISE Inter
g
rated Software Enviroment Môi trờn
g

p
hần mềm đợc

tích hợp.
IS
P
In S
y
stem Pro
g
rammin
g
Lậ
p
trình tron
g
hệ thốn
g
.
JEDE
C
Joint Electron Device En
g
innerin
g

Council
Hiệ
p
hội khoa học thiết bị
điện tử ghép nối.
JTAG Joint Test Advisor
y

Grou
p
Nhóm t vấn kiểm tra
g
hé
p

nối.
LAN Local Area Networ
k
Mạn
g
cục bộ.
LE
C
Lo
g
ic E
q
uivalence Checker Bộ kiểm tra lo
g
ic tơn
g
đơn
g
LMG Lo
g
ic Modelin
g
Grou

p
Nhóm mẫu Lo
g
ic.
LU
T
Look U
p
Table Bản
g
tra ha
y
bộ tạo hàm lo
g
ic
LVCMO
S
Low Volta
g
e Com
p
lementar
y
Metal
Oxide Semiconductor
Lớ
p
bán dẫn oxit kim loại bổ
xung điện áp thấp.
LVD

S
Low Volta
g
e Differential Si
g
nalin
g
Tín hiệu vi sai điện á
p
thấ
p
LVDSEX
T
Low Volta
g
e Differential si
g
nalin
g

Extension
Tín hiệu vi sai điện á
p
thấ
p

mở rộng.
LVPECL Low Volta
g
e Positive Emitter

Coupled Logic
Lo
g
ic
p
hối
g
hé
p
Emiter dơn
g

điện áp thấp.
LVTTL Low Volta
g
e Transitor To Transitor
Logic
Lo
g
ic Transitor điện á
p
thấ
p
.
MA
C
Multi
p
l
y

and Accumulate Bộ nhân và tích lu
ỹ

MAN Metro
p
olitan Area Networ
k
Mạn
g
nội thị
MUX Multi
p
lexer Bộ chọn kênh
MO
S
Metal-Oxide-Silicon Kim loại-Oxit-Silic
NG
C
Native Generic Com
p
iler Bộ biên dịch các tính chất
chung tự nhiên
OE Out
p
ut Enable Cho
p
hé
p
đầu ra
OT

P
One Time Pro
g
rammable Cho
p
hé
p
lậ
p
trình một lần
PACE Pinout and Area Constraints Editor Bộ soạn thảo
g
án vùn
g
các
chân ra.
PAL Pro
g
rammable Arra
y
Lo
g
ic Lo
g
ic mản
g
lậ
p
trình đợc
PCB Printed Circuit Board Bản

g
mạch in.
PCI Peri
p
heral Com
p
onent Interconnect Liên kết
p
hần tử n
g
oại vi.
PCMCIA Personal Com
p
uter Memor
y
Card
International Association
Hiệ
p
hội
q
uốc
g
ia về thẻ nhớ
máy tính các nhân.
PLA Pro
g
rammable Lo
g
ic Arra

y
Mản
g
lo
g
ic lậ
p
trình đợc
PLD Pro
g
rammable Lo
g
ic Device Thiết bị lo
g
ic lậ
p
trình đợc
PPGA Plastic Pin-Grid Arra
y
Kiểu đón
g

g
ói hình chữ nhật,
hai hàng chân, bằng chất dẻo
tổng hợp
PROM Pro
g
rammable Read-Onl
y

-Memor
y
Bộ nhớ chỉ đọc lậ
p
trình đợc
RAM Random-Access Memor
y
Bộ nhớ tru
y
xuất n
g
ẫu nhiên
ROM Read Onl
y
Memor
y
Bộ nhớ chỉ đọc
SRAM Static Random-Access Memor
y
Bộ nhớ tĩnh tru
y
xuất n
g
ẫu
nhiên - còn gọi là RAM tĩnh
SRL16 Shift Re
g
ister LU
T
Bộ dịch LUT là

p
hơn
g

p
há
p

thay thế cho mỗi bộ tạo chức
năng, mà mỗi bộ này là một
bộ phận của CLB. Phơng
pháp này cho phép tăng số
Flip-Flop lên 16.
SSTL Stub Series Terminated Transceiver
Logic
Điểm kết thúc đầu cuối của
bộ thu phát logic.
T
p
d Time of Pro
p
a
g
ation Dela
y

(Through the Device )
Thời
g
ian

g
iữ chậm đờn
g

truyền .
UCF User Constraints File File rằn
g
buộc n
g
ời dùn
g
.
VCCO Volta
g
e Current Controlled
Oscillator
Chu
y
ển đổi điện á
p
dòn
g
điện
đợc điều khiển bằng bộ dao
động.
VFM Variable Function Multi
p
lexer Bộ chọn kênh cho
p
hé

p
biến
đổi.
VREF Volta
g
e Reference Điện á
p
tham chiếu.
VS
S
Visual Software Solution Giải
p
há
p

p
hần mềm ảo
VHDL VHSIC Hardware Descri
p
tion
Language
N
g
ôn n
g
ữ mô tả
p
hần cứn
g

của mạch tích hợp tốc độ rất
cao
VHSI
C
Ver
y
Hi
g
h S
p
eed Inte
g
rated Circuits Mạch tích hợ
p
tốc độ rất cao
WPU Weak Pull U
p
Bộ treo tín hiệu ở mức
y
ếu
XCITE Xilinx Controlled Im
p
edance
Technology
K
ỹ
thuật điều khiển trở khán
g

của Xilinx

XS
T
Xilinx S
y
nthesis Technolo
gy
K
ỹ
thuật tổn
g
hợ
p
của Xilinx
ZIA Zero Power Interconnect Arra
y
Mản
g
các đờn
g
kết nối
nguồn không.



4
CHƯƠNG 1
TỔNG QUAN VỀ TÍN HIỆU VÀ CHỌN LỌC TÍN HIỆU

Chương một trình bày các khái niệm cơ bản về tín hiệu và hệ xử lý tín hiệu
nói chung, cũng như tín hiệu số và hệ xử lý số nói riêng, các cách biểu diễn tín hiệu

số và hệ xử lý số, phương pháp biến đổi tín hiệu tương tự sang tín hiệu số và ngược
lại, phương pháp phân tích và xử lý hệ thống số. Nó là chương bổ trợ về mặt lý
thuyết cũng như chỉ ra v
ị trí của bộ lọc số trong hệ thống xử lý tín hiệu số, Nó là cơ
sở và là tiền đề cho các chương sau này. .
1.1. Tín hiệu tương tự (Analog) và tín hiệu số (Digital).
1.1.1.Khái niệm, phân loại tín hiệu và hệ xử lý tín hiệu
Để xác định đối tượng và phạm vi nghiên cứu của lĩnh vực xử lý tín hiệu số,
trước hết cần nắm được các khái niệm và thuật ngữ cơ bản v
ề tín hiệu và các hệ xử
lý tín hiệu.
1.1.1.1. Khái niệm và phân loại tín hiệu:
1. Khái niệm về tín hiệu : Tín hiệu là một dạng vật chất có một đại lượng
vật lý được biến đổi theo quy luật của tin tức.
Có nhiều loại tín hiệu khác nhau, ví dụ như các tín hiệu âm thanh, ánh sáng,
sóng âm, sóng điện từ, tín hiệu điện vv Mỗi lĩnh vực kỹ thuật thường sử dụng
một số loại tín hiệu nhất định. Trong các lĩnh vực có ứng dụng kỹ thuật điện tử,
người ta thường sử dụng tín hiệu điện và sóng điện từ, với đại lượng mang tin tức
có thể là điện áp, dòng điện, tần số hoặc góc pha. Mỗi loại tín hiệu khác nhau có
những tham số đặc trưng riêng, tuy nhiên tất cả các loại tín hiệu đều có các tham s
ố
cơ bản là độ lớn (giá trị), năng lượng và công suất, chính các tham số đó nói lên bản
chất vật chất của tín hiệu . Tín hiệu được biểu diễn dưới dạng hàm của biến thời
gian x(t), hoặc hàm của biến tần số X(f) hay X(
ω
).
2. Phân loại tín hiệu: Theo dạng của biến thời gian t và giá trị hàm số x(t),
người ta phân loại tín hiệu như sau :
* Tín hiệu liên tục x(t) là tín hiệu có biến thời gian t liên tục.

5
Tín hiệu liên tục xác định liên tục theo thời gian, với giá trị hàm số có thể biến
thiên liên tục hoặc được lượng tử hóa, và có thể tồn tại các điểm gián đoạn loại một
hoặc loại hai.
Trên hình 1.1a là đồ thị của tín hiệu liên tục có giá trị liên tục. Trên hình 1.1b là
đồ thị của tín hiệu liên tục có giá trị lượng tử hóa từ tín hiệu trên hình 1.1a. Trên
hình 1.1c là đồ thị của tín hi
ệu liên tục có giá trị gián đoạn loại một.






* Tín hiệu rời rạc x(nT) là tín hiệu có biến thời gian gián đoạn t = nT.
Tín hiệu rời rạc chỉ xác định ở những thời điểm gián đoạn t = nT, không xác
định trong các khoảng thời gian ở giữa hai điểm gián đoạn.
Có thể biến đổi tín hiệu liên tục x(t)
thành tín hiệu rời rạc x(nT), quá trình đó
được gọi là rời rạc hóa tín hiệu liên tục. Định lý lấy mẫu là cơ sở để thực hiện rời
rạc hóa tín hiệu liên tục mà không làm thay đổi thông tin mang trong nó. Quá trình
rời rạc hóa tín hiệu liên tục còn được gọi là quá trình lấy mẫu.
Trên hình 1.2a là đồ thị của tín hiệu rời rạc có giá trị liên tục (có thể nhận giá trị
bất kỳ tại mỗi thờ
i điểm rời rạc). Trên hình 1.2b là tín hiệu rời rạc có giá trị được
lượng tử hóa từ tín hiệu trên hình 1.2a


a. Giá trị liên tục. b. Giá trị được lượng tử hóa.
Hình 1.2 : Đồ thị các tín hiệu rời rạc.

n
T
x(
n
T
)

x(
n
T
)
n
T
t
2
4
0
x(t)
t
x
1
(t)
x(n)
n
a. Giá trị liên tục. b. Giá trị lượng tử. c. Giá trị gián đoạn.
Hình 1.1 : Đồ thị các tín hiệu liên tục.

6
* Tín hiệu lượng tử là tín hiệu chỉ nhận các giá trị xác định bằng số nguyên lần
một giá trị cơ sở gọi là giá trị lượng tử.

Quá trình làm tròn tín hiệu có giá trị liên tục hoặc gián đoạn thành tín hiệu lượng
tử được gọi là quá trình lượng tử hóa.
Trên hình 1.1b là tín hiệu liên tục được lượng tử hóa từ tín hiệu trên hình 1.1a.
Trên hình 1.2b là tín hiệu rời rạc được lượng tử
hóa từ tín hiệu trên hình 1.2a
* Tín hiệu tương tự là tín hiệu liên tục có giá trị liên tục hoặc lượng tử.
Nhiều tài liệu gọi tín hiệu tương tự theo tiếng Anh là tín hiệu
Analog. Các tín hiệu liên tục trên hình 1.1a và 1.1b là tín hiệu tương tự.
* Tín hiệu xung là tín hiệu có giá trị hàm số đoạn loại một.
Tín hiệu xung có thể là tín hiệu liên tục hoặc rời rạc. Trên hình 1.1c là tín hiệu
xung liên tục một cực tính, còn trên hình 1.2 là các tín hi
ệu xung rời rạc.
* Tín hiệu số là một nhóm xung được mã hóa theo giá trị lượng tử của tín hiệu
tại các thời điểm rời rạc cách đều nhau.
Mỗi xung của tín hiệu số biểu thị một bít của từ mã, nó chỉ có hai mức điện áp,
mức thấp là giá trị logic “0” , mức cao là giá trị logic “1”.
Số xung (số bít) của tín hiệu số là độ dài của từ mã. Tín hiệu số có 8 bít
được gọi
là một byte, còn tín hiệu số có 16 bít bằng hai byte được gọi là một từ (hoặc gọi
theo tiếng Anh là word).
Nhiều tài liệu gọi tín hiệu số theo tiếng Anh là tín hiệu Digital. Tín hiệu số
thường được mã hóa theo mã nhị phân (Binary Code), mã cơ số tám (Octal Code),
mã cơ số mười sáu (Hexadecimal Code), mã nhị thập phân (Binary Coded
Decimal), mã ASCII (American Standard Code for Information Interchange)
Giá trị mã của tín hiệu số được gọi là số li
ệu (Data), nó chính là thông tin chứa
đựng trong tín hiệu. Vậy số liệu là ánh xạ của tín hiệu số, do đó các tác động lên số
liệu cũng chính là tác động lên tín hiệu.
Trên hình 1.3 là đồ thị của tín hiệu số 4 bít có giá trị mã nhị phân tại thời điểm
0T là 0110 , tại 1T

là 1100 , tại 2T

là 1101 ,

7





Hình 1.3 : Đồ thị tín hiệu số bốn bit và mã nhị phân của nó.
Như vậy, tín hiệu số là tín hiệu rời rạc, có giá trị lượng tử và được mã hóa. Do
đó có thể biến đổi tín hiệu liên tục thành tín hiệu số, quá trình đó được gọi là số hóa
tín hiệu liên tục. Quá trình số hóa tín hiệu liên tục được thực hiện qua 3 bước là :
- Rời rạc hóa tín hiệu liên tục, hay còn gọi là l
ấy mẫu.
- Lượng tử hóa giá trị các mẫu.
- Mã hóa giá trị lượng tử của các mẫu
Trên hình 1.4 mô tả quá trình số hóa các tín hiệu tương tự và tín hiệu xung thành
tín hiệu số 4 bít. Khi số hóa tín hiệu tương tự sẽ gây ra sai số lượng tử (xem hình
1.4a), nhưng khi số hóa tín hiệu xung thì ngoài sai số lượng tử còn có sai số về pha
(xem hình 1.4b).

Bít 3
0
0
1
1
0T 1T 2T
3
T
4T 5T 6T
NT
NT
NT
NT
0
0
1
1
Bít 2
Bít 1
Bít 0

8

Cả ba bước của quá trình số hóa tín hiệu liên tục được thực hiện trên bộ biến đổi
tương tự số, viết tắt là ADC (Analog Digital Converter).
Để biến đổi tín hiệu số thành tín hiệu tương tự, sử dụng bộ biến đổi số tương tự,
viết tắt là DAC (Digital Analog Converter). Tín hiệu tương tự ở đầu ra của DAC có
giá trị lượ
ng tử như trên hình 1.1b .
1.1.1.2. Khái niệm và phân loại hệ xử lý tín hiệu
1. Khái niệm về xử lý tín hiệu và hệ xử lý tín hiệu:
* Xử lý tín hiệu là thực hiện các tác động lên tín hiệu như khuyếch đại, suy
giảm, chọn lọc, biến đổi, khôi phục giá trị và dạng của tín hiệu.
* Hệ xử lý tín hiệu là các mạch điện, các thiết bị, các hệ thống dùng để xử lý tín
hiệu.
Vậy xử lý tín hiệu đồng nghĩa với gia công tín hiệu, và hệ xử lý tín hiệu thực
hiện các tác động lên tín hiệu theo một quy luật nhất định.Hệ xử lý tín hiệu có thể
t
n
nT
nT
nT
nT
nT
Bít 3
Bít 2
Bít 1
Bít 0
2
4

0
2
4
0
2
4
0
t
nT
nT
nT
nT
nT
nT
x(t)
x(nT)
x(
n
T
)
Bít 3
Bít 2
Bít 1
Bít 0
2
4
0
2
4
0

2
4
0
x(t)
x(nT)
x(nT)
0
1
0
0
0
1
1
1
a. Số hóa tín hiệu tương tự. b. Số hóa tín hiệu xung.
Hình 1.4 : Quá trình số hóa tín hiệu liên tục.

9
chỉ là một mạch điện đơn giản, cũng có thể là những thiết bị hoặc hệ thống phức
tạp.
Mỗi hệ xử lý tín hiệu cho dù là đơn giản hay phức tạp đều có những đặc thù
riêng phụ thuộc vào loại tín hiệu mà nó xử lý. Các loại tín hiệu khác nhau cần có
các hệ xử lý tín hiệu khác nhau. Vì thế, việc phân tích và tổng hợp các hệ xử lý tín
hiệu luôn gắ
n liền với việc nghiên cứu và phân tích loại tín hiệu mà nó xử lý.
2. Phân loại các hệ xử lý tín hiệu
Các hệ xử lý tín hiệu được phân loại theo nhiều cách khác nhau, ở đây trình bầy
cách phân loại theo tín hiệu mà nó xử lý.
* Hệ tương tự : (Analog System) Là các mạch, thiết bị và hệ thống để xử lý tín
hiệu tương tự.

Nhiều tài liệu gọi hệ tương tự theo tiếng Anh là hệ Analog.
* Hệ xung : (Impulse System) Là các mạch, thiết bị và hệ thống để xử lý tín hiệu
xung.
Hệ xung còn có thể được gọi là hệ gián đoạn theo thời gian (Discrete-Time
System).
* Hệ số : (Digital System) Là các mạch, thiết bị và hệ thống để xử lý tín hiệu số.
Các hệ số không có máy tính hoặc hệ thống vi xử lý, chỉ thực hiện xử lý tín hiệu
số bằng mạ
ch phần cứng, thường được gọi là các mạch logic hoặc mạch số.
Các hệ số thực hiện xử lý tín hiệu số bằng phần mềm cần có máy tính hoặc hệ
thống vi xử lý. Về thực chất, việc xử lý tín hiệu số bằng phần mềm là xử lý các dãy
số liệu, tức là xử lý số. Vì thế, có thể coi các chương trình chạy trên máy tính là các
hệ xử lý số liệu.
Trong lĩnh vực xử lý tín hiệu số, người ta thường sử dụng thuật ngữ “ hệ xử lý
tín hiệu số “ (Digital Signal Processing System). hay ngắn gọn là ” hệ xử lý số “
(Digital Processing System). Để ngắn gọn và bao hàm cả hệ xử lý tín hiệu số lẫn hệ
xử lý số liệu, ở đây ta dùng thuật ngữ “ hệ xử lý số “.
* Hệ xử lý số tín hiệu :
(Digital Processing System of Signal) Hệ xử lý số tín
hiệu là các mạch, thiết bị và hệ thống để xử lý cả tín hiệu số lẫn tín hiệu tương tự

10
bằng phương pháp số. Như vậy, hệ xử lý số tín hiệu bao gồm cả hệ tương tự và hệ
xử lý số.



Sơ đồ khối của hệ xử lý số tín hiệu trên hình 1.5, trong đó phần tương tự 1 để xử
lý tín hiệu tương tự. Tín hiệu tương tự sau khi được số hóa bởi ADC trở thành tín
hiệu số, và sẽ được xử

lý bởi phần xử lý số.
DAC thực hiện biến đổi tín hiệu số thành tín hiệu tương tự, và nó được xử lý tiếp
bằng phần tương tự 2. Như vậy, ADC và DAC là các phần tử nối ghép giữa phần
tương tự và phần số của các hệ xử lý số tín hiệu. Trong nhiều trường hợp, tín hiệu
tương tự sau khi đã được xử lý số không cần biến
đổi trở về dạng tương tự, hệ xử lý
số tín hiệu như vậy sẽ không có bộ biến đổi DAC và phần tương tự 2.
Đối tượng và phạm vi nghiên cứu của lĩnh vực xử lý tín hiệu số là các hệ xử lý
số, cũng như tín hiệu số và các dãy số liệu.
1.1.1.3. Tín hiệu số và các tham số cơ bản của nó.
1. Biểu diễn và phân loại tín hiệu số:
* Biểu diễn tín hiệu số
Tín hiệu số là hàm của biến thời gian rời rạc x(nT), trong đó n là số nguyên, còn
T là chu kỳ rời rạc. Để thuận tiện cho việc xây dựng các thuật toán xử lý tín hiệu
số, người ta chuẩn hóa biến thời gian rời rạc nT theo chu kỳ
T, nghĩa là sử dụng
biến n = (nT/T). Khi đó, tín hiệu số x(nT) được biểu diễn thành dạng dãy số x(n),
do đó có thể sử dụng các biểu diễn của dãy số để biểu diễn tín hiệu số, cũng như
sử dụng các phép toán của dãy số để thực hiện tính toán và xây dựng các thuật
toán xử lý tín hiệu số.
Giống như dãy số x(n), tín hi
ệu số có thể được biểu diễn dưới các dạng hàm
số, bảng số liệu, đồ thị và dãy số liệu. Người ta thường sử dụng biểu diễn tín hiệu số

Phần
tương tự 1


ADC

Phần
xử lý số

DAC

Phần
tương tự 2
Hình 1.5 : Sơ đồ khối của hệ xử lý số tín hiệu.

11
dưới dạng dãy số liệu có độ dài hữu hạn để xử lý tín hiệu số bằng các chương trình
phần mềm.
Các phép toán cơ bản được sử dụng trong xử lý tín hiệu số là cộng, nhân,
nhân với hằng số, và phép trễ. Phép dịch sớm có thể được sử dụng ở các hệ xử lý số
bằng phần mềm trong thời gian không thực.
* Phân loại tín hiệu số
Có th
ể phân loại tín hiệu số theo dạng của dãy x(n), như đã được
trình bầy ở 1.2. Một số loại tín hiệu số thường gặp là:
- Tín hiệu số xác định và ngẫu nhiên.
- Tín hiệu số tuần hoàn và không tuần hoàn.
- Tín hiệu số hữu hạn và vô hạn.
- Tín hiệu số là dãy một phía.
- Tín hiệu số là dãy số thực.
- Tín hiệu số là dãy chẵn, và dãy lẻ.
- Tín hiệu số là dãy đối xứng, và dãy phản đối xứng.
Ngoài ra, theo giá trị năng lượng và công suất của tín hiệu số, người ta còn
phân biệt hai loại tín hiệu số sau:
- Tín hiệu số năng lượng là tín hiệu số có năng lượng hữu hạn.
- Tín hiệu số công suất là tín hiệu số có công suất hữu hạn.

2. Các tham số cơ bản của tín hiệu số
* Độ dài của tín hiệ
u số là khoảng thời gian tồn tại của tín hiệu tính bằng số
mẫu.
* Giá trị trung bình của tín hiệu số bằng tổng giá trị tất cả các mẫu chia cho
độ dài của tín hiệu.
Giá trị trung bình
)(nx
của tín hiệu số x(n) được tính như sau:
Đối với tín hiệu số x(n) một phía hữu hạn có độ dài N:

∑
−
=
=
1
0
)()(
1
N
n
nxnx
N
(1.1)

12
* Năng lượng của tín hiệu số bằng tổng bình phương giá trị tất cả các mẫu
của tín hiệu.
Năng lượng E
x

của tín hiệu số x(n) được tính như sau:
Đối với tín hiệu số x(n) một phía hữu hạn có độ dài N:

∑
−
=
=
1
0
2
)(
N
n
x
nxE (1.2)
* Công suất trung bình của tín hiệu số bằng giá trị trung bình của năng
lượng tín hiệu trên một mẫu (bằng trung bình bình phương của tín hiệu).
Công suất trung bình P
x
của tín hiệu số x(n) được tính như sau:
Đối với tín hiệu số x(n) một phía hữu hạn có độ dài N:

∑
−
=
===
1
0
22
)()(

1
N
n
x
nxnx
NN
x
E
P
(1.3)
1.1.2. Hệ xử lý số
1.1.2.1. Mô tả hệ xử lý số
Giống như đối với hệ tương tự, để nghiên cứu, phân tích hoặc tổng hợp các
hệ xử lý số, người ta coi hệ xử lý số là một hộp đen và mô tả nó bằng quan hệ giữa
tác động trên đầu vào và phản ứng trên đầu ra của hệ, quan hệ đó được gọi là quan
hệ vào ra. Quan hệ vào ra của h
ệ xử lý số có thể được mô tả bằng biểu thức toán
học, và thông qua nó có thể xây dựng được sơ đồ khối hoặc sơ đồ cấu trúc của hệ
xử lý số.
1. Mô tả hệ xử lý số bằng quan hệ vào ra
Xét một hệ xử lý số có tác động x(n) và phản ứng y(n), khi đó quan hệ giữa
chúng có thể được mô tả bằng hàm số toán học
F( ) :

] )([ )( nxny F= (1.4a)
Hoặc :
)()( nynx
F
⎯→⎯ (1.4b)
Theo (1.4) , phản ứng y(n) phụ thuộc vào dạng của hàm số F( ). Dạng của

hàm số F( ) phản ảnh cấu trúc phần cứng hoặc thuật toán phần mềm của hệ xử lý số,
vì thế ta có thể dùng hàm số F( ) để mô tả hệ xử lý số. Quan hệ vào ra (1.4) có dạng
tổng quát cụ thể như sau :

13
[]
),( ,,)(, )( rnyaknxbFny
rk
−−=
(1.5)
Trong đó :
- Các thành phần của tác động
)( knxb
k
− với k ∈ (- ∞ , ∞).
- Các thành phần của phản ứng bị giữ chậm )( rnya
r
− với r ∈ (1 , ∞).
- Các hệ số
r
a và
k
b có thể bằng 0, có thể là hằng số, có thể phụ thuộc vào tác
động x(n), phản ứng y(n), hoặc biến thời gian rời rạc n.
2. Mô tả hệ xử lý số bằng sơ đồ khối
Hệ xử lý số có thể được mô tả bằng sơ đồ khối như trên hình 1.6.



Hình 1.6 : Sơ đồ khối của hệ xử lý số

Hệ xử lý s
ố phức tạp có thể được mô tả bằng sơ đồ khối với sự liên kết của
nhiều khối F
i
( ) như trên hình 1.7.



Hình 1.7 : Sơ đồ khối của hệ xử lý số phức tạp
Nếu thay các biểu thức F
i
( ) của sơ đồ khối trên bằng chức năng của các khối
thì đó là sơ đồ khối chức năng.
3. Mô tả hệ xử lý số bằng sơ đồ cấu trúc:
Dựa trên quan hệ vào ra (1.4), cũng có thể mô tả hệ xử lý số bằng sơ đồ cấu
trúc. ở đây, cần phân biệt sự khác nhau giữa sơ đồ khối và sơ đồ cấu trúc. Sơ
đồ cấu
trúc gồm các phần tử cơ sở biểu diễn các phép toán trên các tín hiệu số hoặc dãy số
liệu. Sơ đồ khối có mỗi khối đặc trưng cho một cấu trúc lớn, mà chính nó có thể
được mô tả bằng sơ đồ khối chi tiết hơn hoặc sơ đồ cấu trúc.
Về phương diện phần cứng thì sơ đồ khối cho biết cấu trúc tổng thể của hệ
xử lý số, còn sơ đồ cấu trúc cho phép thiết kế và thực hiện một hệ xử lý số cụ thể.
Về phương diện phần mềm thì sơ đồ khối chính là thuật toán tổng quát của một
F
1
( ) F
2
( ) F
3
( )

y(
n
)
x(
n
)
F( )
x(n)
y(n)

14
chương trình xử lý số liệu mà mỗi khối có thể xem như một chương trình con, còn
sơ đồ cấu trúc là thuật toán chi tiết mà từ đó có thể viết được các dòng lệnh của một
chương trình hoặc chương trình con. Các phần tử cấu trúc được xây dựng trên cơ sở
các phép toán đối với các dãy số là cộng, nhân, nhân với hằng số, dịch trễ và dịch
sớm.
1. Phần tử cộ
ng : Phần tử cộng dùng để cộng hai hay nhiều tín hiệu số, nó là
phần tử không nhớ và được ký hiệu như trên hình 1.8.




a. y(n) = x
1
(n) + x
2
(n) b.
∑
=

=
M
i
i
nxny
1
)()(
Hình 1.8 : Ký hiệu phần tử cộng.
Mạch phần cứng có bộ cộng hai tín hiệu số như ở hình 1.8a , chúng là vi
mạch cộng hai dãy số mã nhị phân 4 bit hoặc 8 bit.
2. Phần tử nhân : Phần tử nhân dùng để nhân hai hay nhiều tín hiệu số, nó là
phần tử không nhớ và được ký hiệu như trên hình 1.9.




a. y(n) = x
1
(n) . x
2
(n) b.
∏
=
=
M
i
i
nxny
1
)()(

Mạch phần cứng có bộ nhân hai tín hiệu số như ở hình 1.9a , chúng là vi
mạch nhân hai số mã nhị phân 4 bit hoặc 8 bit.
+ +
y(
n
)
y(
n
)
x
1
(
n
)

x
2
(
n
)

x
1
(
n
)
x
2
(

n
)
x
i
(
n
)
x
M
(
n
)

X X
y(
n
)
y(
n
)
x
1
(
n
)

x
2
(
n

)

x
1
(
n
)
x
2
(
n
)
x
i
(
n
)
x
M
(
n
)

Hình 1.9 : Ký hiệu phần tử nhân

15
3. Phần tử nhân với hằng số : Phần tử nhân với hằng số dùng để nhân một tín
hiệu số với một hằng số, nó là phần tử không nhớ và được ký hiệu như trên hình
1.10

Hình 1.10 : Ký hiệu phần tử nhân với hằng số.
Để nhân tín hiệu số x(n) với hằng số a, sử dụng bộ nhân hai số với
một
đầu vào là tín hiệu số x(n), còn đầu vào kia là giá trị mã của a.
4. Phần tử trễ đơn vị : Phần tử trễ đơn vị dùng để giữ trễ tín hiệu số x(n) một
mẫu, nó là phần tử có nhớ và được ký hiệu như ở hình 1.11.



Hình 1.11 : Ký hiệu phần tử trễ đơn vị.
Đối với mạch phần cứng, để thự
c hiện giữ trễ tín hiệu số x(n), người ta sử
dụng bộ ghi dịch, thanh ghi chốt hoặc bộ nhớ, chúng thường được sản xuất dưới
dạng vi mạch số 4 bit hoặc 8 bit.
5. Phần tử vượt trước đơn vị : Phần tử vượt trước đơn vị dùng để đẩy sớm tín
hiệu số một mẫu (đẩy nhanh một nhịp), nó là phần tử có nhớ và được ký hiệu như
trên hình 1.12.




Phần tử vượt trước đơn vị là phần tử không thể thực hiện được trên thực tế,
nên không có mạch phần cứng, nó chỉ được dùng để mô tả các hệ xử lý số là thuật
toán phần mềm.
Để xây dựng sơ đồ cấu trúc của hệ xử lý số, cần liên kết các phần tử cấu trúc
cơ
sở theo dạng hàm số mô tả quan hệ vào ra của hệ.
x(
n

)

y(
n
)
= x
(
n - 1
)

D
x(
n
)

y(
n
)
= a.x
(
n
)

a
x(
n
)

y(
n

)
= x
(
n + 1
)

AD
Hình 1.12 : Ký hiệu phần tử vượt trước đơn vị.

16
1.2.2.2. Phân loại hệ xử lý số theo quan hệ vào ra
Theo giá trị và tính chất của các hệ số
r
a và
k
b trong quan hệ vào ra tổng
quát 1.5 , người ta phân loại hệ xử lý số như dưới đây.
1. Hệ xử lý số không nhớ và có nhớ
∗
Hệ xử lý số không nhớ là hệ có phản ứng chỉ phụ thuộc vào tác động ở cùng
thời điểm và có quan hệ vào ra :

[]
)()(
0
nxbFny = (1.6)
Trong đó, hệ số
0
b có thể là hằng số, phụ thuộc vào x(n) hoặc n.
∗

Hệ xử lý số có nhớ là hệ có phản ứng phụ thuộc vào tác động ở các thời điểm
hiện tại và quá khứ theo quan hệ vào ra 1.5.
Ví dụ : - Hệ xử lý số có quan hệ vào ra
)(.)( nxnny = là hệ không nhớ.
- Hệ xử lý số có quan hệ vào ra )()()( 132 −+= nxnxny là hệ có nhớ.
2. Hệ xử lý số tuyến tính và phi tuyến
∗
Hệ xử lý số tuyến tính là hệ có quan hệ bậc nhất giữa phản ứng và tác động,
đồng thời thỏa mãn nguyên lý xếp chồng.
∗
Hệ xử lý số phi tuyến là hệ không thỏa mãn một trong các điều kiện trên.
Quan hệ bậc nhất giữa phản ứng và tác động được phát biểu như sau : Hệ xử
lý số có quan hệ hệ bậc nhất giữa phản ứng và tác động, nếu và chỉ nếu tác động
x(n) gây ra phản ứng y(n), thì tác động a.x(n) gây ra phản ứng a.y(n), với a là hằng
số.
Theo quan hệ bậc nhất giữ
a phản ứng và tác động, hệ xử lý số tuyến tính có
quan hệ vào ra thỏa mãn điều kiện :
Nếu :
)()]([ nynxF =
Thì : )(.)]([.)](.[ nyanxanxa FF == (1.7)
Hệ xử lý số có quan hệ vào ra không thỏa mãn (1.7) là hệ phi tuyến.
Nguyên lý xếp chồng được phát biểu như sau : Hệ xử lý số tuyến tính dưới
tác động là xếp chồng của nhiều tác động x
k
(n) sẽ có phản ứng y(n) bằng xếp chồng
của các phản ứng y
k
(n) do mỗi tác động thành phần x
k

(n) gây ra.