báo cáo phát triển zero-suppression cho thiết bị adc100 msampsec 32 kênh của dự án e36

ĐẠI HỌC QUỐC GIA TP.HỒ CHÍ MINH
TRƯỜNG ĐẠI HỌC KHOA HỌC TỰ NHIÊN
KHOA VẬT LÝ-VẬT LÝ KỸ THUẬT
BỘ MÔN VẬT LÝ HẠT NHÂN
PHÁT TRIỂN ZERO-SUPPRESSION CHO THIẾT BỊ
ADC100Msamp/sec 32 KÊNH CỦA DỰ ÁN E36
9/5/2014 1
KHÓA LUẬN TỐT NGHIỆP
SVTH: Nguyễn Hữu Thành
GVHD: TS. Võ Hồng Hải
GVPB: ThS. Nguyễn Quốc Hùng
TP. HỒ CHÍ MINH-7/2014
ĐỀ TÀI
VMEFADC 100Mbit/s
Nội Dung
9/5/2014 2
Giới thiệu dự án E36
1
Hệ thống 768 đầu dò CsI và thiết bị VMEFADC (FADC/FPGA)
2
Phát triển zero suppression cho chương trình VMEFADC3 trên thiết bị VMEFADC
3
Thiết lập hệ đo và đánh giá thiết bị
4
Kết luận và kiến nghị
5
Giới thiệu dự án E36
3
Dự án E36 được tiến hành tại trung tâm gia tốc proton tại Nhật Bản (J-PARC). Với
hai mục đích:
 Nghiên cứu tính chất của lepton dựa trên tỷ số xác suất phân rã 


:

















(Theo mô hình chuẩn SM sai số 



   

)
 Nghiên cứu hạt neutrino nặng hiếm dựu vào phân rã: 

 



IFX, IFY
MS
HFOC
Giới thiệu dự án E36
4
Khối
bức xạ
• Khối bức xạ nhấp nháy
• Hê thống 14 đầu dò 

• Hệ thống 14 đầu dò 

• Hệ thống gương bao xung quanh và phía sau khối nhấp nháy
Giới thiệu dự án E36
9/5/2014 5








CsI
768 CsI
6
Hệ thống đầu dò CsI và thiết bị VMEFADC (FADC/FPGA)
6
Chip spartan_6 Xilinx

16 ADC (ADC9216 100MHz)
(2 kênh/ADC)
…
32 đầu dò CsI
 Dự án E36: 768 CsI (tương ứng với 768
kênh input)
24 bo mạch VMEFADC
32kênh/VMEFADC
16 kênh
16 kênh
…
32 kênh đầu vào
LAN
Phát triển zero suppression cho chương trình
VMEFADC3 trên thiết bị VMEFADC
7
0
5
10
15
20
25
30
0 5 10 15 20 25 30 35
số lần
số kênh
Số lần suy giảm tốc độ truyền theo số kênh
Mục đích phương pháp zero suppression:
o Tăng tốc độ truyền tải dữ liệu.
o Giảm tài nguyên bộ nhớ.

o Giảm thời gian chết của hệ thống.
1 kênh
32 kênh
Phát triển zero suppression cho chương trình
VMEFADC3 trên thiết bị VMEFADC
 Sơ đồ nguyên lý phát triển zero suppression (cho một kênh):
8
FADC
Ngưỡng
Flag
Slope
Máy tính
Mux
AND
1 ~ được truyền
• Chiều dài bộ nhớ đệm:
n=T2-T1 (~ 10 mẫu, n=10)
• Trung bình:
AVG=(sum[1n])/n
• Slope:
SLOPE=FADC[n]-FADC[1]
• HIT-BIT: Tín hiệu cho phép truyền dữ
liệu lên máy tính (“1” truyền, “0” không
truyền).
Phát triển zero suppression cho chương trình
VMEFADC3 trên thiết bị VMEFADC
9
Hình 3.2. Sơ đồ khối chương trình VMEFADC3 phát triển zero suppression
Lập trình
trên chip

Spantar_6
Xilinx
Phát triển zero suppression cho chương trình
VMEFADC3 trên thiết bị VMEFADC
10
600 mẫu
24 µs
T1 T2
T0 (Trigger)
FIFO-DATA
FIFO-HIT
Ngưỡng
HIT-BIT (quyết định bởi DISC.)
Dữ liệu lưu trong FIFO_data
Dữ liệu xuất ra từ DISC
Quá khứ Tương lai
0 ~450
0 600
WE
RE_HIT
FIFO-DATA
Dữ liệu đọc ra từ FIFO_data
RE
0 512
Dạng format data cho LAN trên thiết bị VMEFADC
9/5/2014 11
ff 00
Dữ liệu
ffaa
DỮ LIỆU (16 bits)

ff
ADC00
ff 01
ffaa
ff 31
ffaa
ADC31
Bắt đầu
ffff 55aa
fffe fffc
Kết thúc
Buffer (Ex. = 512)
Dữ liệu của một sự kiện:
+ Buffer = 512 phần tử dữ liệu
+ 32 kênh
+ 1 phần tử dữ liệu = 16 bits
tổng dữ liệu = 512 x 32 ADC = 16384(phần tử dữ liệu)
= 262144(bits)
Những kênh không có dữ liệu chỉ có 2 phần tử = 32 bits (Ex. ADC30)
ADC01
ADC[i]
ff 30
ffaa
Định dạng
kênh có dữ
liệu
9/5/2014 11
Dữ liệu của một sự kiện
Dữ liệu
ADC

(10 bit)
Kênh
(5 bit)
0
(1 bit)
Dữ liệu
Dữ liệu
Dữ liệu
Dữ liệu
Dữ liệu
Dữ liệu
Dữ liệu
Dữ liệu
Định dạng
kênh không
có dữ liệu
Thiết lập và đánh giá zero suppression trên thiết bị VMEFADC
 Sơ đồ bố trí thí nghiệm
9/5/2014 12
Máy phát
xung
Khuếch
đại
VMEFADC
module
Máy tính
(linux)
LAN
NIM_IN_1
ADC00

ADC31
External trigger
ADC01
…
Xung tín hiệu:
• Tần số 1,5 Hz.
• Biên độ 500 mV.
• Độ rộng xung 160 ns.
• Khoảng cách giữa xung tín
hiệu với xung trigger 17,2 µs.
Xung tín hiệu
External trigger
17,2 µs
24 µs (600 mẫu × 40ns
Kích thước dữ liệu: 20µs (512mẫu ×40ns) T0
T1
500 mv
T2
Đánh giá hoạt động module DISC
139/5/2014
0 100 200 300 400 500
V (2mV/mẫu)
Thời gian (40ns/mẫu)
423 bin ~ 17,2 µs
T2
T0
Dữ liệu vào
ADC00
+ Trung bình (độ dài
10mẫu) của ADC00

+ Đỉnh (vị trí T2) trễ
0,4us(~10mẫu)
Threshold 400
FIFO-HIT:
“1”:
+ Trung bình< ngưỡng
+ Slope<0
“0”: Trường hợp khác
Giá trị trung bình DISC
.
Kiểm tra giá trị trung bình module DISC
0.4 us
FIFO HIT
1
14
Dữ liệu của một sự kiện 32 kênh truyền lên:
+ Buffer = số phần tử = 512 phần tử
+ Mỗi phần tử 16 bits
+ Ký tự bắt đầu và kết thúc sự kiện 64 bits
+ Ký tự bắt đầu và kết thúc một kênh 32 bits
Tổng dữ liệu truyền lên máy tính:
16×512×32+64+32×32 = 263232bits
Dữ liệu của một sự kiện 1 kênh truyền lên:
+ Buffer = 512 phần tử (1 phần tử 16 bits)
+ Chỉ có một kênh có tín hiệu truyền lên 512×16 = 8192bits
+ 31 kênh không có tín hiệu truyền lên chỉ có ký tự bắt đầu
và kết thúc kênh 32×31 = 992bits
+ Ký tự bắt đầu và kết thúc sự kiện 64bits
Tổng dữ liệu truyền lên máy tính:
8192+992+32+64 = 9280bits

Dữ liệu zero suppression được kiểm tra
Dữ liệu truyền lên máy tính
Đánh giá tốc độ truyền
9/5/2014 15
0
2000
4000
6000
8000
10000
12000
14000
0 5 10 15 20 25 30 35
sự kiện/giây
kênh
Tốc độ truyền theo số kênh
sự kiện/giây
 Sự suy giảm tốc độ truyền theo số kênh được thể hiện qua công thức:
  


           
Với 

Tốc độ giả sử truyền dữ liệu lên máy tính thông qua cổng LAN (100Mbit/s).
512 Độ dài của một buffer.
16 Số bít của một phần tử trong một buffer.
64 Số bits của ký tự mặc định bắt đầu (ffff 55aa) và kết thúc (fffe fffc) 1 sự kiện.
32×32 Số bits ký tự mặc định bắt đầu (ff_số kênh) và kết thúc (ffaa) một kênh của 32 kênh.
Kết luận và kiến nghị

Kết luận:
• Tìm hiểu về dự án E36.
• Phát triển thành công chức năng zero suppression trên code
VMEFADC3 trước đó.
• Kiểm tra hoạt động chương trình VMEFADC3 khi đã phát
triển chức năng zero suppression bằng máy phát xung.
Kiến nghị:
• Tiến hành khảo sát tốc độ thực tế bằng cách thay đổi tần số
xung tín hiệu đầu vào.
• Kiểm tra hoạt động chương trình zero suppression bằng cách
cho xung tín hiệu vào cả 32 kênh với một xác suất ngẩu nhiên.
9/5/2014 16
Tài liệu tham khảo
Tiếng Anh
• C. Rangacharyulu and R. Pywell…, J-PARC Experimental Proposal Measurement
of Γ(K
+
→e
+
υ)/Γ(K
+
→μ
+
υ) and Search for heavy sterile neutrinos using the
TREK detector system, J-PARC TREK Collaboration, 2010.
• Michael Kohl (2013), The TREK/E36 Experiment at J-PARC , Workshop to Explore
Physics Opportunities with Intense, Polarized Electron Beams up to 300
MeV(PEB2013), MIT, Cambridge, MA.
• Vo Hong Hai, Zero Suppression Devel opment on VMEFADC Moudule for Readout
of CsI(Tl) detector, VMEFADC meeting, 9 June 2014.

Wedsite
•
• />9/5/2014 17
9/5/2014 18
Slide dự trữ
9/5/2014 19
9/5/2014 20
Header
& Trailer
Channel
signal
Channel
No Signal
Dữ liệu xuất ra trên máy tính được định dạng bởi “module Fomarter”