Nghiên cứu chế tạo thiết bị kiểm tra testchip và ic dùng cho đào tạo

ỦY BAN NHÂN DÂN TP.HCM
SỞ KHOA HỌC VÀ CÔNG NGHỆ








BÁO CÁO NGHIỆM THU

NGHIÊN CỨU VÀ CHẾ TẠO
THIẾT BỊ KIỂM TRA TESTCHIP VÀ IC
DÙNG CHO ĐÀO TẠO

CƠ QUAN QUẢN LÝ CƠ QUAN CHỦ TRÌ
(Ký tên/đóng dấu xác nhận) (Ký tên/đóng dấu xác nhận)

THÀNH PHỐ HỒ CHÍ MINH
THÁNG 6 NĂM 2009

Sở Khoa Học Và Công Nghệ Đại Học Công Nghệ Sài Gòn

I Báo cáo nghiệm thu

TÓM TẮT NỘI DUNG NGHIÊN CỨU
Công nghệ chip tại nước ta đang trong giai đoạn phát triển cùng với sự đầu tư của
các tập đoàn, công ty ở nước ngoài. Vấn đề lớn hiện nay là nguồn nhân lực có đủ
kiến thức và tay nghề để cung cấp cho các công ty này hầu như không có. Việc đào
tạo trở nên hết sức cần thiết và cấp bách. Trường Đại Học Công Nghệ Sài Gòn
(STU) đang xây dựng chương trình đào tạo ngành công ngh
ệ chip. Một khó khăn ở
đây là xây dựng phòng thí nghiệm thực hành, bởi lẽ các thiết bị máy móc chuyên
dụng quá đắt tiền.
Đề tài tập trung nghiên cứu và chế tạo thiết bị kiểm tra testchip và IC, một loại thiết
bị quan trọng trong quá trình sản xuất chip, dùng trong công đoạn assembly and test.
Thiết bị được thiết kế và thi công tại Việt Nam sẽ có giá thành khá thấp. Sản phẩm

của đề tài trước mắt sẽ trang b
ị cho phòng thí nghiệm thực hành trong chương trình
đào tạo sinh viên ngành công nghệ chip. Mục tiêu xa hơn là có thể cải tiến, nâng cao
độ chính xác và độ tin cậy để có thể đáp ứng cho nhu cầu thực tế.
Tính năng đạt được của thiết bị:
• Là một thiết bị test tự động, hoạt động dưới sự điều khiển của máy tính.
• Kiểm tra các thông số của test die trên wafer.
• Kiểm tra các thông số
kỹ thuật (DC, AC) và tính năng của một số IC thông
dụng như EEPROM và các IC số họ 74LS.
• Khả năng phát triển tính năng thiết bị trên cơ sở thiết kế thêm các mạch đặc
biệt và chương trình test.

SUMMARY OF RESEARCH CONTENT
Many companies about chip technology have been investing in Viet Nam such as
Intel Corporation. The chip technology is just being developing so there is almost no
qualified worker to provide for the companies. The training is very necessary and
urgent. The Sai Gon Technology University (STU) is preparing to satisfy the need.
Unfortunately, it is very difficult to support the chip technology laboratory because
all of the related devices are too expensive.
The ATE (automatic test equipment) is one of the important devices that are used in
assembly and test process. Testing is also a course in training program. The project
will research to make the Chip and IC Testing System to support the laboratory.
The features of the Chip and IC Testing System are:

• This is an ATE with CAD.
• To test some parameters of test dice of a wafer.
• To test some parameters (such as DC and AC characteristics) and function of
some common ICs (such as EEPROM, 74LS family).
Sở Khoa Học Và Công Nghệ Đại Học Công Nghệ Sài Gòn

II Báo cáo nghiệm thu

• To be able to develop because of its flexibility.
MỤC LỤC
Tóm tắt đề tài I
Mục lục II

Danh sách các chữ viết tắt IV
Danh sách hình V
Quyết toán kinh phí VII
PHẦN MỞ ĐẦU 1
1. Đề tài 1
2. Mục tiêu 1
3. Nội dung 1
3.1. Kiểm tra testchip 1
3.2. Kiểm tra IC 3
4. Sản phẩm của đề tài 4
CHƯƠNG I. TỔNG QUAN 5
1.1. Nghiên cứu trong và ngoài nước 5

1.2. Tính cần thiết của việc nghiên cứu chế tạo 5
1.3. Ý nghĩa khoa học và khả năng áp dụng thực tiễn 6
CHƯƠNG II. NỘI DUNG NGHIÊN CỨU 7
2.1. Các phương pháp testing 7
2.1.1. Continuity test 7
2.1.2. Dòng tiêu thụ I
CC
8
2.1.3. Các mức logic ngõ ra V
OH
/ V
OL

8
2.1.4. Dòng điện ngõ vào I
IH
/ I
IL
9
2.1.5. Dòng điện trên các chân ở trạng thái tổng trở cao I
OZH
/ I
OZL
9
2.1.6. Phương pháp đo các đáp ứng thời gian 10

2.1.7. Propagation delay time t
PHL
- t
PLH
11
2.1.8. Setup time t
s
và hold time t
h
11
2.1.9. Propagation delay time t
PZH

- t
PZL
- t
PHZ
- t
PLZ
12
2.1.10. Write pulse width t
W
12
2.1.11. Tải trong các quá trình AC test 12
2.1.12. Lưu đồ tổng quát 13

Sở Khoa Học Và Công Nghệ Đại Học Công Nghệ Sài Gòn

III Báo cáo nghiệm thu

2.2. Sơ đồ hệ thống 14
2.3. Thiết kế Chip-ATE 15
2.3.1. Sơ đồ khối chức năng 16
2.3.2. Nguyên lý và các sơ đồ mạch chi tiết 17
2.3.2.1. GND Selector 17
2.3.2.2. Pin Electronic (PE) 19
2.3.2.3. Precision Measurement Unit (PMU) 21
2.3.2.4. Reference Voltage 22

2.3.2.5. Power Supply 27
2.3.2.6. Timing & Controller 29
2.3.2.7. Special tester 32
2.3.3. Firmware 32
2.3.3.1. Lưu đồ chung 35
2.3.3.2. Thủ tục và cấu trúc lệnh 36
2.3.4. PC software 37
2.4. Thiết kế Probe station 41
CHƯƠNG III. KẾT QUẢ VÀ THẢO LUẬN 43
3.1. Tính toán sai số 43
3.1.1. Sai số trong các phép đo các thông số DC dùng PMU 43
3.1.2. Sai số trong các phép đo các thông số AC 44

3.2. Kết quả và thảo luận 44
3.2.1. Continuity test 44
3.2.2. DC test AT28C64A 46
3.2.3. DC test họ 74LS 47
3.2.4. AC test AT28C64A 48
3.2.5. AC test họ 74LS 50
3.2.6. Functional test 52
3.2.7 Wafer test 53
3.3. Các bài thí nghiệm thực hành của sinh viên 57
CHƯƠNG IV. KẾT LUẬN VÀ ĐỀ NGHỊ 59
4.1. Tổng kết 59
4.2. Các hạn chế và khả năng phát triển 59

4.3. Đề nghị 60

PHỤ LỤC 61
Sở Khoa Học Và Công Nghệ Đại Học Công Nghệ Sài Gòn

IV Báo cáo nghiệm thu

TÀI LIỆU THAM KHẢO 63
DANH SÁCH CÁC CHỮ VIẾT TẮT
VIẾT TẮT THUẬT NGỮ
IC Integrated Circuit
DUT Device Under Test

PMU Precision Measurement Unit
PE PIN Electronic
ATE Automatic Test Equipment
CAD Computer Added Design
ESD Electrostatic Discharge
MMC Multi Media Card
DC Direct Current
AC Alternating Current
Z-state High Impedance State
OSC Oscillator
CPU Central Processing Unit
NRZ Non Return to Zero

DNRZ Delayed Non Return to Zero
RZ Return to Zero
RO Return to One
ZD Z (high impedance) Drive
SBC Surround By Complement
UART Universal Asynchronous Receiver Transmitter
USART Universal Synchronous Asynchronous Receiver Transmitter
EUSART Enhanced USART
Tx Transmitter
Rx Receiver
SPP Streaming Parallel Port
MSSP Master Synchronous Serial Port

SPI Serial Peripheral Interface
I
2
C (IIC) Inter-Integrated Circuit
USB Universal Serial Bus
HID Human Interface Device
VID Vender Identification (ID)
PID Produce Identification (ID)


Sở Khoa Học Và Công Nghệ Đại Học Công Nghệ Sài Gòn

V Báo cáo nghiệm thu



DANH SÁCH HÌNH
SỐ TÊN HÌNH ẢNH TRANG
1 Wafer và dice 2
2 Probe station và Probe card 2
3 Thiết bị kiểm tra testchip và IC 4
4 Bonding 7
5 Continuity test – Static method 7
6 Continuity test – Functional method 8

7 Nguyên lý test V
OH
, V
OL
8
8 Nguyên lý test I
IH
, I
IL
9
9 Xác định thời gian bằng cách dùng bộ đếm 10
10 Xác định t

PLH
bằng cách điều khiển thời gian lấy mẫu tín hiệu 10
11 Propagation delay time. Setup time and hold time 11
12 Propagation delay time t
PZH
- t
PZL
- t
PHZ
- t
PLZ
12

13 CMOS EEPROM 28Cxx Programming Waveforms 13
14 Tải trong các quá trình AC test 13
15 Lưu đồ tổng quát một tiến trình test 14
16 Sơ đồ khối hệ thống test 14
17 Kiến trúc giao tiếp của Chip-ATE 15
18 Sơ đồ khối chức năng của Chip-ATE 16
19 GND Selector schematic 18
20 Mạch xử lý cho một Pin DUT 19
21 PE schematic 20
22 Sơ đồ khối PMU 21
23 Mạch cấp dòng đo áp 21
24 Mạch cấp áp đo dòng 22

25 Sơ đồ khối Reference Voltages 22
26 PMU schematic 23
27 PMU Display schematic 24
28 Reference Voltage schematic 25
29 Reference Voltage Display schematic 26
30 DC Rectifier schematic 27
31 Switching Power Supply schematic 28
Sở Khoa Học Và Công Nghệ Đại Học Công Nghệ Sài Gòn

VI Báo cáo nghiệm thu

32 Các tín hiệu dùng trong quá trình AC test 29

33 Sơ đồ khối mạch Timing & Controller 30
34 Timing & Controller schematic 31
DANH SÁCH HÌNH (tiếp theo)
SỐ TÊN HÌNH ẢNH TRANG
35 Sơ đồ khối Special tester 32
36 AT28C64 Special Tester schematic 33
37 74LS Special Tester schematic 34
38 Lưu đồ hoạt động tổng quát của các mạch chức năng 35
39 Giao diện Testchip and IC Testing System 38
40 Select DUT menu 38
41 Activity menu 39
42 Test Condition Setup window 39

43 Wafer và test die 41
44 Probe card 41
45 Probe station 42
46 Kết quả Continuity test trên AT28C64A 45
47 Kết quả Continuity test trên 74LS00 45
48 Kết quả đo các thông số DC của AT28C64A 46
49 Kết quả đo các thông số DC của 74LS374 47
50 Kết quả đo các thông số DC của 74LS00 48
51 Kết quả đo các thông số AC của AT28C64A 48
52 Nguyên lý đo t
OE
, t

ACC
và t
CE
49
53 Nguyên lý đo setup time t
s
50
54 Kết quả đo các thông số AC của 74LS04 50
55 Kết quả đo các thông số AC của 74LS125 51
56 Kết quả đo các thông số AC của 74LS138 51
57 Kết quả đo các thông số AC của 74LS74 51
58 Kết quả đo các thông số AC của 74LS164 51

59 Kết quả đo các thông số AC của 74LS374 52
60 Kết quả functional test của AT28C64A 52
61 Các thành phần trên test die 53
62 Sơ đồ của các thành phần có thể tiếp xúc và test được của test die 54
63 Schematic của các thành phần được đo trên test die 54
64 Các MOSFET chụp qua kính hiển vi phóng đại 400 lần 54
Sở Khoa Học Và Công Nghệ Đại Học Công Nghệ Sài Gòn

VII Báo cáo nghiệm thu

65 Cách đo các thông số của MOSFET 55
66 Kết quả test wafer 56

QUYẾT TOÁN KINH PHÍ GIAI ĐOẠN 1
Đề tài: Nghiên cứu và chế tạo thiết bị kiểm tra Testchip và IC dùng cho đào tạo
Chủ nhiệm: Lê Phước Lâm
Cơ quan chủ trì: Trường Đại Học Công Nghệ Sài Gòn
Thời gian đăng ký trong hợp đồng: từ tháng 3 năm 2008 đến tháng 6 năm 2009
Tổng kinh phí được duyệt: 350.000.000đ
Kinh phí cấp giai đoạn 1: 250.000.000đ
theo thông báo số 7/TB-KHCN ngày 30 tháng 1 năm 2008

ĐVT: 1,000đ
Trong đó
TT Nội dung Kinh phí
Ngân sách Nguồn khác
I Kinh phí được cấp trong năm 250.000.000 250.000.000
II Kinh phí quyết toán trong năm 250.000.000 250.000.000
1. Công chất xám 9.000.000 9.000.000
2. Công thuê khoán 72.000.000 72.000.000
3.
Nguyên, nhiên, vật liệu, dụng cụ,
phụ tùng, văn phòng phẩm
130.870.000 130.870.000

4. Thiết bị 24.500.000 24.500.000
5. Xét duyệt, giám định, nghiệm thu 4.500.000 4.500.000
6. Hội nghị, hội thảo 0 0
7. Đánh máy tài liệu 130.000 130.000
8. Giao thông liên lạc 0 0
9. Chi phí điều hành 9.000.000 9.000.000
III Tiết kiệm 5% 0 0
IV Kinh phí chuyển sang năm sau 0 0

Sở Khoa Học Và Công Nghệ Đại Học Công Nghệ Sài Gòn

VIII Báo cáo nghiệm thu


QUYẾT TOÁN KINH PHÍ GIAI ĐOẠN 2
Đề tài: Nghiên cứu và chế tạo thiết bị kiểm tra Testchip và IC dùng cho đào tạo
Chủ nhiệm: Lê Phước Lâm
Cơ quan chủ trì: Trường Đại Học Công Nghệ Sài Gòn
Thời gian đăng ký trong hợp đồng: từ tháng 3 năm 2008 đến tháng 6 năm 2009
Tổng kinh phí được duyệt: 350.000.000đ
Kinh phí cấp giai đoạn 1: 250.000.000đ

theo thông báo số 7/TB-KHCN ngày 30 tháng 1 năm 2008
Kinh phí cấp giai đoạn 2: 65.000.000đ
theo thông báo số 289/TB-SKHCN ngày 22 tháng 12 năm 2008


ĐVT: 1,000đ
Trong đó
TT Nội dung Kinh phí
Ngân sách Nguồn khác
I Kinh phí được cấp trong năm 65.000.000 65.000.000
II Kinh phí quyết toán trong năm 100.000.000 100.000.000
1. Công chất xám 6.000.000 6.000.000

2. Công thuê khoán 48.000.000 48.000.000
3.
Nguyên, nhiên, vật liệu, dụng cụ,
phụ tùng, văn phòng phẩm
26.159.129 26.159.129

4. Thiết bị 00
5. Xét duyệt, giám định, nghiệm thu 15.250.000 15.250.000
6. Hội nghị, hội thảo 0 0
7. Đánh máy tài liệu 91.000 91.000
8. Giao thông liên lạc 0 0
9. Chi phí điều hành 4.500.000 4.500.000

III Tiết kiệm 5% 0 0
IV Kinh phí chuyển sang năm sau 0 0





Sở Khoa Học Và Công Nghệ Đại Học Công Nghệ Sài Gòn

1 Báo cáo nghiệm thu

PHẦN MỞ ĐẦU

1. Đề tài
Tên đề tài: Nghiên cứu và chế tạo thiết bị kiểm tra Testchip
và IC dùng cho đào tạo
Chủ nhiệm đề tài: Lê Phước Lâm
Cơ quan chủ trì: Trường Đại Học Công Nghệ Sài Gòn
Thời gian thực hiện: từ tháng 3 năm 2008 đến tháng 6 năm 2009
Kinh phí được duyệt: 350.000.000đ
Kinh phí đã cấp:
• Đợt 1: 250.000.000đ, theo TB số: 7/TB-KHCN ngày 30/1/2008
• Đợt 2: 65.000.000đ, theo TB số: 289/TB-SKHCN ngày 22/12/2008
2. Mục tiêu
Mục tiêu của đề tài là nghiên cứu và chế tạo một thiết bị kiểm tra testchip và IC để

kiểm tra (test) một số thông số của testchip trên wafer và một số loại IC (Integrated
Circuit) nhằm phục vụ cho công tác đào tạo ngành Công nghệ Vi mạch, một ngành
đang trong giai đoạn bước đầu hình thành và phát triển tại Việt Nam.
Trước mắt, kết quả của đề tài sẽ ứng dụng cho việc trang bị phòng thí nghiệm thực
hành Công ngh
ệ chip của trường Đại Học Công Nghệ Sài Gòn (STU), phục vụ cho
công tác đào tạo ngành Công nghệ Vi mạch. Ngoài ra còn có thể cung cấp thiết bị
cho các trường khác hoặc các doanh nghiệp, nhà máy về Công nghệ Vi mạch sẽ
phát triển trong tương lai nếu có nhu cầu.
3. Nội dung
Sản phẩm của đề tài là thiết bị gồm hai tính năng chính:
• Kiểm tra (đo đạt) một số thông số của testchip (test die) trên wafer.

• Kiểm tra các thông số kỹ thuật của một số loại IC.
3.1. Kiểm tra testchip
Hình 1 cho thấy hình chụp thực tế của một wafer (1a) và một die trên wafer (1b).
Trong quá trình sản xuất wafer (thi công các die trên wafer), các test die được tiến
hành đồng thời với real die nên các thông số của các thành phần (component) trên
test die cũng là thông số củ
a các thành phần trên real die. Để kiểm tra các thông số
có đạt chỉ tiêu hay không, người ta kiểm tra các thành phần trên test die. Đó là một
trong các công đoạn test wafer.
Để có thể test các test die trên wafer, cần một probe card (hình 2b) để tạo tiếp xúc
điện đến các bonding pad (hình 1b) và một probe station (hình 2a) để cố định wafer
và probe card, đồng thời tinh chỉnh cho đúng vị trí. Probe card được kết nối đến

thiết bị test.
Sở Khoa Học Và Công Nghệ Đại Học Công Nghệ Sài Gòn

2 Báo cáo nghiệm thu


Hình 1. Wafer và die.



Hình 2. Probe station và Probe card.
Đề tài nghiên cứu chế tạo một probe station, một probe card để test một số thông số

trên một wafer được chọn làm mẫu test.
Các thông số sau đây dự kiến được test:
• Điện trở các thành phần trên wafer: n
+
-diffusion, p
+
-diffusion, n-well, p-well,
poly-silicon.
• Độ dẫn điện của chuỗi các contact, các kết nối xuyên lớp.
• Điện áp ngưỡng (threshold voltage) của các loại transistor: MOSFET kênh p,
kênh n.
• Độ dẫn điện của kênh dẫn các MOSFET kênh p, kênh n.

b. Hình chụp qua kính hiển vi
phóng đại 400 lần một die thật
kích thước nhỏ hơn 10mm
2
.
Die
Testchip
(test die)
Bonding
pad
a. Die và test die trên wafer.
Thông thường có 5 test die

phân bố đều trên wafer.
Kính hiển vi
Giá đỡ
probe card
Bệ đỡ
wafer
Tinh chỉnh
vị trí
a. Probe station
b. Probe card
Sở Khoa Học Và Công Nghệ Đại Học Công Nghệ Sài Gòn

3 Báo cáo nghiệm thu

3.2. Kiểm tra IC
Sau khi hoàn thành các die trên wafer, wafer được Foundry chuyển cho nhà máy
Assembly and Test. Sau khi hoàn tất IC thành phẩm, người ta thực hiện công đoạn
final test. Tùy theo lĩnh vực ứng dụng của IC (dùng trong quân đội, y tế, hàng
không, dân dụng…), mức độ nghiêm ngặt của công đoạn này được quyết định.
Trong công đoạn final test, 100% IC phải được test trước khi đưa vào sử dụng.
Đề tài sẽ thực hiện một vài quá trình trong công đoạn final test này. Theo mục tiêu
đã đề ra, đề tài thự
c hiện việc test một số thông số quan trọng của một số loại IC, cụ
thể như sau:

Các loại IC được test:
• Memory: EEPROM AT28C64A
• IC số họ 74LS:
 Gate: 74LS00, 74LS125.
 Flipflop: 74LS74.
 Counter: 74LS161.
 Shift register: 74LS164.
 Decoder: 74LS138
 Latch: 74LS374.
Các thông số được test:
• Continuity test (opens and shorts test).
• DC characteristics:

 Input leakage current.
 Input logic level.
 Output voltage, output current drive capability.
 Supply current I
CC
.
• Functional test.
• AC characteristics:
 Đối với memory EEPROM 28C64A:
o Address access time T
ACC
.

o Output enable access time T
OE
.
o Chip enable access time T
CE
.
o Write pulse width T
WPL
.
 Đối với các IC số họ 74LS:
o Propagation delay T
P

.
o Setup time T
S
.
o Hold time T
H
.
Thiết bị kiểm tra được kết nối với máy tính. Chương trình ứng dụng được cài trên
máy tính này và dùng để lập trình test. Với sự trợ giúp của máy tính, hệ thống đạt
tính mềm dẽo cao, dễ dàng cho việc thay đổi chức năng test và phát triển tính năng
của hệ thống.
Sở Khoa Học Và Công Nghệ Đại Học Công Nghệ Sài Gòn

4 Báo cáo nghiệm thu

4. Sản phẩm của đề tài
Sản phẩm của đề tài là một hệ thống test (được cho trên hình 3) bao gồm các phần
chính sau:
• Chip-ATE (Automatic Test Equipment).
• Probe station.
• Probe card.
• IC connect box.
• Chương trình ứng dụng (software) chạy trên máy tính để điểu khiển hệ thống.
Tính năng đạt được của hệ thống test:

• Test wafer:
o Điện áp ngưỡng (threshold voltage) của các MOSFET trên test die.
o Độ dẫn điện của kênh dẫn (channel conductivity) các MOSFET trên
test die.
•
Test IC: EEPROM 28C64A, 74LS00, 74LS04, 74LS74, 74LS125, 74LS138,
74LS160, 74LS164, 74LS374:
o Continuity test.
o Functional test.
o DC test.
o AC test.

Hình 3. Thiết bị kiểm tra testchip và IC.
Sở Khoa Học Và Công Nghệ Đại Học Công Nghệ Sài Gòn

5 Báo cáo nghiệm thu

CHƯƠNG I. TỔNG QUAN
1.1. Nghiên cứu trong và ngoài nước
Ở các nước tiên tiến, ngành Công nghệ Vi mạch đã phát triển ở mức độ rất cao. Với
nhu cầu ngày càng cao của máy móc thiết bị điện tử, cần phải có nhiều IC với tính
năng ưu việc hơn. Điều đó đòi hỏi các hệ thống test cũng phải được cải tiến để đáp
ứng theo. Một IC với chức năng mới cần phải có mộ

t thiết bị test chức năng tương
ứng. Đa số các nghiên cứu phát triển tập trung vào việc nâng cao độ chính xác của
các quá trình test, tăng tính mềm dẽo và linh động của hệ thống, giảm chi phí và
giảm thời gian test.
Trong nước, cùng với việc tập đoàn Intel và một số công ty khác đang trong giai
đoạn đầu tư vào Việt Nam, ngành Công nghệ Vi mạch tại nước ta đang trong giai
đoạn hình thành và phát triển.
Hiện tại trong nước ch
ưa có chương trình đào tạo nhân lực cho ngành Công nghệ Vi
mạch, cũng như chưa có công trình nghiên cứu nào về lĩnh vực này.
Do tính chuyên dụng đặc biệt của vấn đề test chip và sự bảo đảm về bản quyền công
nghệ của các nhà sản xuất chip nên hầu như không tìm được nghiên cứu nào chuyên

sâu và thực tế trong lĩnh vực này trên internet và thông tin đại chúng.
Dựa vào các nguyên lý cơ bản và các giáo trình về testing, công việc chính của đề
tài là nghiên cứu và chế
tạo một thiết bị kiểm tra các thông số của testchip và IC.
Với mục tiêu ban đầu là dùng cho đào tạo, thiết bị sẽ là một công cụ hữu ích để hổ
trợ cho việc thí nghiệm thực hành trong công tác đào tạo.
Nghiên cứu dựa trên các tài liệu chỉ dẫn cơ bản về vấn đề kiểm tra testchip và IC,
cùng với sự cố vấn trên cơ sở kinh nghiệm làm việc lâu năm trong ngành của các
giáo sư
Hoa Kỳ.
Các tài liệu chủ yếu từ website: www.softtest.com.
Tài liệu chính:

• Introduction to Test, Soft Test INC.
• Low Level Measurements, 4
th
edition, Keithley.
• Failure Analysis Case Histories, Greg Spawn & Richard D. Skinner, 1992.
1.2. Tính cần thiết của việc nghiên cứu chế tạo
Intel, một tập đoàn lớn về thiết kế và sản xuất IC, đang đầu tư vào Việt Nam và xây
dựng nhà máy đầu tiên thực hiện công đoạn Assembly and Test. Với sự thu hút các
nhà đầu tư vào Việt Nam cùng với sự thành công của Intel, Công nghệ Vi mạch tại
Việt Nam sẽ có hướng phát triển và triển vọng tốt.
Hiện tại, việc đào tạo nguồn nhân lực phục vụ cho ngành Công nghệ Vi mạch là h
ết

sức cần thiết và cấp bách. Với đặc thù của ngành, công tác đào tạo cần phòng thí
Sở Khoa Học Và Công Nghệ Đại Học Công Nghệ Sài Gòn

6 Báo cáo nghiệm thu

nghiệm thực hành. Trang bị cho phòng thí nghiệm các máy móc công nghiệp là
không khả thi bởi vì quá đắt tiền và không hợp lý. Nghiên cứu chế tạo các thiết bị
trang bị cho phòng thí nghiệm là thật sự cần thiết.
1.3. Ý nghĩa khoa học và khả năng áp dụng thực tiễn
Là công trình nghiên cứu chế tạo thiết bị test chip đầu tiên tại Việt Nam, đề tài tạo
điều kiện và động lực để tiếp cận, thâm nhập vào Công nghệ Vi mạch, làm tiền đề
cho các nghiên cứu sâu hơn.

Thiết bị có giá thành thấp và phục vụ tốt cho công tác đào tạo một ngành công nghệ
cao đang phát triển tại Việt Nam.
Trên cơ sở nguyên lý của thiết bị kiểm tra testchip và IC của đề tài, việc phát tri
ển
và thực thi các hệ thống test cho các IC chức năng mới sẽ dễ dàng và nhanh hơn,
hơn nữa hoàn toàn có khả năng cung cấp thiết bị đủ tiêu chuẩn cho các doanh
nghiệp, công ty sẽ phát triển trong tương lai về lĩnh vực này.

Sở Khoa Học Và Công Nghệ Đại Học Công Nghệ Sài Gòn

7 Báo cáo nghiệm thu

CHƯƠNG II. NỘI DUNG NGHIÊN CỨU
2.1. Các phương pháp testing.
2.1.1. Continuity Test
Continuity test, còn gọi là Open/Short test, là quá trình kiểm tra kết nối từ các
bonding pad của die đến các pin của package (hình 4).

Hình 4. Bonding.
Việc kiểm tra dựa trên một đặc tính chung của chip là: thông thường mỗi chân (pad)
của die đều có các diode kết nối đến V

CC
và V
SS
(GND) để chống hiện tượng ESD
(Electrostatic Discharge) phá hỏng IC.
Có hai phương pháp continuity test.
a. Static method.
Nguyên lý được trình bày trên hình 5. Tiến trình như sau:
• Nối tất cả các chân xuống GND ngoại trừ chân được tiến hành kiểm tra.
• Cấp dòng ±100µA (hai lượt đo tương ứng theo hai chiều của dòng điện).
• Chờ 10ms sau để cho điện áp trên chân kiểm tra xác lập, rồi tiến hành đo
điện áp trên chân này.

Hình 5. Continuity test – Static method.
b.
Funtional method.
Nguyên lý được trình bày trên hình 6. Tiến trình như sau:

• Nối tất cả các chân xuống GND ngoại trừ chân được tiến hành kiểm tra.
• Cấp dòng
±400µA (hai lượt đo tương ứng theo hai chiều của dòng điện)
trong khoảng thời gian 1µs.
V
CC
= 0V
0.2V
1.5V
Pass
Fail
Fail

-0.2V
-1.5V
Pass
Fail
Fail
Kết quả khi
cấp dòng +100µA
Kết quả khi
cấp dòng -100µA
DUT
Force ±100µA

Measure voltage
PMU
S Khoa Hc V Cụng Ngh i Hc Cụng Ngh Si Gũn

8 Bỏo cỏo nghim thu

Ly mu giỏ tr in ỏp trờn chõn c test ti thi im 0.9às.

Hỡnh 6. Continuity test Functional method.
Cỏch th nht n gin hn nhng thi gian test di hn nhiu. Cỏch th hai nhanh
hn nhng mch test phc tp hn. ỏn chn cỏch th nht v tin trỡnh test
c thc hin bng PMU.

2.1.2. Dũng tiờu th I
CC

Test I
CC
cng c thc hin bng PMU. Tin trỡnh nh sau:
Cp ỏp bng giỏ tr ln nht ca in ỏp cung cp V
CC,max
.
p t ch cho DUT.
o dũng I
CC

qua DUT.
Thụng thng IC cú dũng tiờu th khỏc nhau tng ng vi cỏc ch hot ng
khỏc nhau. Vớ d: IC ch standby; active; dũng tiờu th cng cú th thay i
khi cỏc ngừ ra thay i mc logic mc dự khụng cú ti ngừ ra. Ch hot ng
c ỏp t trong tin trỡnh o I
CC
tựy thuc c tớnh ca DUT.
2.1.3. Cỏc mc logic ngừ ra V
OH
/ V
OL

Test V
OH
, V
OL
cng c thc hin bng PMU. Nguyờn lý trỡnh by trờn hỡnh 7.





Hỡnh 7. Nguyờn lý test V
OH

, V
OL
.
Tớn hiu cht
1.5V
0.2V
0V
in ỏp trờn chõn
c test
1às
Loói hụỷ maùch (fail)
Loói ngaộn maùch (fail)

ẹaùt (pass)
0.9às
V
CC,min
DUT

V
CC,min
DUT

On
Off

On
Off
Force current

Measure voltage
PMU
Force current

Measure voltage
PMU
V

OH
V
OL
Sở Khoa Học Và Công Nghệ Đại Học Công Nghệ Sài Gòn

9 Báo cáo nghiệm thu

Tiến trình test như sau:
• Áp đặt điện áp cung cấp nhỏ nhất V
CC,min
.
• Đặt điều kiện sao cho:

o Ngõ ra ở logic 0 khi đo V
OL
.
o Ngõ ra ở logic 1 khi đo V
OH
.
• Cấp dòng bằng giá trị lớn nhất theo khả năng của IC.
o Dòng dương (chiều dòng điện đi vào IC) khi đo V
OL
.
o Dòng âm (chiều dòng điện đi vào PMU) khi đo V
OH

.
• Chờ 10ms, đo điện áp trên chân được test.
2.1.4. Dòng điện ngõ vào I
IH
/ I
IL

Test I
IH
, I
IL
cũng được thực hiện bằng PMU. Nguyên lý được trình bày trên hình 8.

Hình 8. Nguyên lý test I
IH
, I
IL
.
Tiến trình như sau:
• Áp đặt điện áp cung cấp lớn nhất V
CC,max

.
• Lần lượt áp đặt các mức logic 1 và 0 lên ngõ vào cần đo của IC. Giá trị
điện áp của các mức logic được lấy theo điều kiện test khuyến nghị của
nhà sản xuất.
• Chờ 10ms, đo dòng điện đi vào và ra trên chân được test của IC.
2.1.5. Dòng điện trên chân ở trạng thái tổng trở cao I
OZH
/ I
OZL

Một số IC có ngõ ra ba trạng thái (three-state output). Ở trạng thái tổng trở cao Z
(high impedance) dòng điện trên các chân này phải đủ nhỏ để không làm ảnh hưởng

đến bus tín hiệu. Dòng điện trên các chân ở trạng thái tổng trở cao khi trên bus có
mức logic 1 là I
OZH
, và khi trên bus có mức logic 0 là I
OZL
.
Nguyên lý đo I
OZH
, I
OZL
cũng giống như nguyên lý đo I
IH

, I
IL
:
• Áp đặt điện áp cung cấp lớn nhất V
CC,max
.
• Thiết lập điều kiện test sao cho ngõ ra của IC ở trạng thái tổng trở cao.
• Áp đặt các mức logic 1 và 0 lên ngõ ra cần đo của IC. Giá trị điện áp của
các mức logic theo khuyến nghị của nhà sản xuất.
• Chờ 10ms, đo dòng điện đi vào và ra trên chân được test của IC.
PMU
V

CC,max
DUT

Force voltage

Measure current
PMU
V
CC,max
DUT

I

IL
I
IH
Force voltage

Measure current
Sở Khoa Học Và Công Nghệ Đại Học Công Nghệ Sài Gòn

10 Báo cáo nghiệm thu

2.1.6. Phương pháp đo các đáp ứng thời gian
Có hai phương pháp đo các đáp ứng thời gian. Một cách tường minh, lấy ví dụ đo

propagation delay time t
PLH
của một buffer gate.
a. Dùng bộ đếm
Nguyên lý đo được trình bày trên hình 9. Thời gian trể truyền được xác định là:
t
PLH
= n×t
CK


Hình 9. Xác định thời gian bằng cách dùng bộ đếm.

b. Điều khiển thời gian lấy mẫu tín hiệu
Nguyên lý đo được trình bày trên hình 10. Tín hiệu ngõ ra của buffer được lấy mẫu
bằng xung strobe. Thời gian kể từ lúc xuất hiện xung input cho đến khi xuất xung
strobe được điều khiển bằng chương trình. Tiến trình như sau:
• Đầu tiên xuất output strobe a, nếu kết quả fail (tín hiệu nhận được sau khi l
ấy
mẫu có mức logic 0) thì lặp lại với output strobe b có thời gian dài hơn
output strobe a một chu kỳ xung clock, và cứ tiếp tục với output strobe dài
hơn một chu kỳ xung clock nữa nếu lại nhận kết quả fail.
• Nếu kết quả pass (tín hiệu nhận được sau khi lấy mẫu có mức logic 1) thì lặp
lại với output strobe c có thời gian ngắn hơn output strobe a một chu kỳ xung
clock, và c

ứ tiếp tục nếu lại nhận kết quả pass.
• t
PLH
được xác định là thời gian kể từ lúc xuất hiện xung input cho đến khi
xuất hiện output strobe thứ i mà output strobe liền kề sau đó (thứ i+1) cho
kết quả ngược lại.

Hình 10. Xác định t
PLH
bằng cách điều khiển thời gian lấy mẫu tín hiệu.
Input
Output

Tester output
strobe
a
PLH
t
Min = 1.25ns
b
c
Buffer input
Buffer output
PLH
t

Clock to counter
Start counter Stop counter
n clocks
CK
t
Sở Khoa Học Và Công Nghệ Đại Học Công Nghệ Sài Gòn

11 Báo cáo nghiệm thu

Đề tài dùng phương pháp thứ hai.
Sau đây là các thông số thời gian mà thiết bị có thể đo được (propagation delay
time, setup time, hold time, write pulse width…). Bởi vì tất cả cùng một phương

pháp đo nên ở đây không nói rõ cách đo cho từng thông số. Hiễn nhiên, có sự khác
biệt trong thủ thuật đo đối với mỗi thông số nhưng khác biệt này không lớn lắm.
2.1.7. Propagation delay time t
PHL
- t
PLH


(a) t
P
(b) t
s

and t
h

Hình 11. Propagation delay time. Setup time and hold time.
Có hai thông số propagation delay time (hình 11a):
• t
PLH
: thời gian trể truyền trong trường hợp ngõ ra từ logic 0 lên logic 1.
• t
PHL
: thời gian trể truyền trong trường hợp ngõ ra từ logic 1 xuống logic 0.
2.1.8. Setup time t

s
và hold time t
h

Cũng có hai thông số đối với t
s
và t
h
:
• t
s
(H), t

h
(H) tương ứng với tín hiệu vào ở logic 1.
• t
s
(L), t
h
(L) tương ứng với tín hiệu vào ở logic 0.
Để xác định các thông số này, cần áp đặt hai tín hiệu đến IC: data input và clock
input. Xung strobe được dùng để lấy mẫu tín hiệu ở ngõ ra (hình 11b). Lấy ví dụ đo
setup time và hold time của D-Flipflop 74LS74: data vector được áp đặt đến ngõ D
(chân số 2), clock được áp đặt đến ngõ CK (chân số 3), tín hiệu ra Q (chân số 5)
hoặc Q-bar (chân số 6) được strobe để kiểm tra. Tiến trình như sau:

• Áp đặt test vector đến chân D và clock đến chân CK (v
ới các khoảng thời
gian được điều khiển bởi chương trình).
• Lấy mẫu tín hiệu trên chân Q (hoặc Q-bar) bằng xung strobe.
• Xét kết quả, lặp lại các bước trên để xác định setup time và hold time:
o Thời gian từ lúc xuất hiện xung data input đến lúc xuất hiện xung clock
input (được điều khiển bởi chương trình) sẽ xác định setup time.
Sở Khoa Học Và Công Nghệ Đại Học Công Nghệ Sài Gòn

12 Báo cáo nghiệm thu

o Thời gian từ lúc xuất hiện xung clock input đến lúc kết thúc xung data

input (được điều khiển bởi chương trình) sẽ xác định hold time.
o t
s,h
(L), t
s,h
(H) tương ứng với mức logic của data vector là 0 hay 1.
Chú ý là trong toàn bộ tiến trình, xung strobe không yêu cầu có sự điều khiển thời
gian nghiêm ngặt. Thời gian xuất xung strobe kể từ khi áp đặt data vector và clock
chỉ cần đủ lớn để chắc chắn ngõ ra xác lập được mức logic ổn định.
2.1.9. Propagation delay time t
PZH
- t

PZL
- t
PHZ
- t
PLZ

Đối với các ngõ ra ba trạng thái, có các thông số (hình 12):
• t
PZH
: thời gian từ trạng thái Z (trạng thái tổng trở cao) đến lúc đạt logic 1.
• t
PZL

: thời gian từ trạng thái Z đến lúc đạt logic 0.
• t
PHZ
: thời gian từ logic 1 đến lúc vào trạng thái Z.
• t
PLZ
: thời gian từ logic 0 đến lúc vào trạng thái Z.
Để đo được các thông số này, cần thiết lập mức điện áp trên bus tín hiệu khi các ngõ
ra ở trạng thái Z là 1.5V. Điều này có thể thực hiện được bằng cách áp đặt tải cho IC
khi tiến hành đo các thông số AC (được trình bày trong đề mục 2.1.11).

Hình 12. Propagation delay time t
PZH
- t
PZL
- t
PHZ
- t

PLZ
.
2.1.10. Write pulse width t
W


Hình 13. CMOS EEPROM 28Cxx Programming Waveforms.
t
PZL
1.5V 1.5V
1.5V
1.5V

1.5V
1.5V
0.5V

t
PZH
t
PHZ
t
PLZ
0V
3V

Output control
Output signal
Output signal
Sở Khoa Học Và Công Nghệ Đại Học Công Nghệ Sài Gòn

13 Báo cáo nghiệm thu

Đối với EEPROM, ngoài các thông số propagation delay time, thiết bị có thể xác
định được thông số write pulse width t
W
(hình 13, trang 12). Trong hình, write pulse
width được ký hiệu là t

WPL
– Low logic write pulse width).
Nguyên lý đo t
W
đơn giản hơn vì không cần đến xung strobe:
• Áp đặt địa chỉ và dữ liệu cần ghi (địa chỉ và dữ liệu có thể lựa chọn).
• Áp đặt xung ghi với độ rộng xung điều khiển được.
• Kiểm tra tín hiệu Ready hoặc chờ 10ms (thời gian tối đa của một chu kỳ ghi).
• Đọc và kiểm tra dữ liệu vừa ghi.
• Lặp lại các b
ước trên để xác định t
W

.
2.1.11. Tải trong các quá trình AC test
Các thông số của IC được cho với điều kiện hoạt động thực tế, có nghĩa là phải có
tải cho các ngõ ra. Để thay thế cho các tải thực tế, thông thường trong test lab người
ta dùng tải như trình bày trên hình 14.

Hình 14. Tải trong các quá trình AC test.

2.1.12. Lưu đồ tổng quát
Đề tài chọn phương án thiết kế hệ thống test hoạt động dưới sự điều khiển c
ủa máy
tính. Điều này đạt được nhiều lợi điểm:
• Phần cứng hệ thống đơn giản.
• Giảm phần lớn dung lượng bộ nhớ của phần cứng hệ thống.
• Giao tiếp với người sử dụng rõ ràng và đa dạng.
• R
L1
, R
L2
: tải tương ứng cho logic 0, logic 1.

Giá trị tùy thuộc DUT.

• C
L
: điện dung tải. Thông thường C
L
chính là điện
dung ngõ vào của mạch test (ATE). Giá trị cũng
tùy thuộc DUT.

• Đối với ngõ ra hai trạng thái: S
1

và S
2
đóng.
• Đối với ngõ ra ba trạng thái:
o t
PHL
, t
PLH
: S
1
và S
2

đóng.
o t
PZL
: S
1
đóng và S
2
mở.
o t
PZH
: S
1

mở và S
2
đóng.
o t
PLZ
, t
PHZ
: S
1
và S
2
đóng.

• Xét trường hợp S
1
và S
2
đóng:
o Khi DUT output ở logic 1: D
1
tắt, D
2-4
dẫn và
điện áp tại A gần bằng 2.1V. Tải là R
L2

.
o Khi DUT output ở logic 0: D
1
dẫn, D
2-4
tắt.
Tải là R
L1
.
o Khi DUT output ở Z: D
1-4
dẫn, điện áp tại A

gần bằng 2.1V và tại B gần bằng 1.4V.
V
CC
Test point

S
1
R
L1
D
2
D

3
D
4
D
1
R
L2
C
L
From
DUT
Output

S
2
A
B

Sở Khoa Học Và Công Nghệ Đại Học Công Nghệ Sài Gòn

14 Báo cáo nghiệm thu

• Có thể thay đổi dễ dàng điều kiện test áp đặt cho từng loại DUT, phục vụ tốt
trong vấn đề thí nghiệm và thực hành.

• Thay đổi chương trình test cho các loại DUT dễ dàng hơn.
• Khả năng phân tích lỗi nhờ máy tính dễ dàng và linh động hơn.
Hình 15 là lưu đồ tổng quát của một tiến trình test.

Hình 15. Lưu đồ tổng quát một tiến trình test.
Sau đây là ph
ần thiết kế chi tiết cho hệ thống test.

2.2. Sơ đồ hệ thống




Hình 16. Sơ đồ khối hệ thống test.
Automatic
Test
Equipment
Probe station Computer
IC connect box
USB interface

34-wire Bus
Lập trình test trên PC
PC truyền thông tin test đến ATE
ATE áp đặt điều kiện test, thiết lập test vector cho DUT
ATE thực thi và xử lý kết quả
Chấp nhận?
ATE trả kết quả về PC, vào trạng thái chờ
Y
N
PC xử lý và xuất kết quả test
Sở Khoa Học Và Công Nghệ Đại Học Công Nghệ Sài Gòn

15 Báo cáo nghiệm thu

Hệ thống test được mô tả trên hình 16 (trang 14), bao gồm các phần chính:
• Automatic test equipment (ATE): đây là máy chính của hệ thống, nhận lệnh
điều khiển từ máy tính và thực thi quá trình test tương ứng.
• Probe station: là dụng cụ chứa wafer và probe card, thực hiện việc tiếp xúc
các probe needle (trên probe card) với các bonding pad (trên die của wafer).
• IC connect box: là hộp dùng để kết nối các IC được test đến ATE.
• Computer: máy tính chạy chương trình ứng dụng Chip_ATE (Testchip and
IC Testing System) để giao ti
ếp với người sử dụng và điều khiển toàn bộ các
quá trình test.

• ATE giao tiếp với computer qua cổng USB.
• ATE kết nối đến probe card và IC connect box bằng bus 34-wire, bao gồm 32
đường kết nối đến 32 chân của DUT, một đường V
CC
và một đường GND.
Công việc của đề tài có thể được chia ra các phần chính sau:
• Nghiên cứu thiết kế và chế tạo thiết bị test Chip-ATE.
• Chế tạo probe station và probe card.
• Viết chương trình ứng dụng Testchip and IC Testing System.
2.3. Thiết kế Chip-ATE
Khối lượng công việc đảm nhiệm của Chip-ATE khá lớn, bao gồm nhiều khối chức
năng nên ý tưởng là thiết kế Chip-ATE bao gồm các mạch riêng lẻ tương ứng với

từng khối chức năng. Các mạch chức năng này không giao tiếp trực tiếp với nhau về
phương diện trao đổi các lệnh thực thi và các số liệu đo đạt trong quá trình test, tất
cả đều giao tiếp đến một m
ạch điều khiển chính được gọi là ATE’s CPU (khối xử lý
trung tâm của Chip-ATE). Tất cả các mạch chức năng và ATE’s CPU đều được cắm
trên một back-bus.

Hình 17. Kiến trúc giao tiếp của Chip-ATE.
(Một mạch chức năng có thể không có kết nối trực tiếp đến DUT).
(To computer)
ATE’s CPU
Function 1 Function 2 Function n
(To DUT)
2-wire
34-wire
Master
Slaver
Sở Khoa Học Và Công Nghệ Đại Học Công Nghệ Sài Gòn

16 Báo cáo nghiệm thu

Để cho việc kết nối các mạch chức năng đến ATE’s CPU được đơn giản và để giảm
khối lượng công việc cần xử lý của ATE’s CPU, mỗi mạch chức năng được điều
khiển bởi một chip vi điều khiển (microcontroller) độc lập. Kiến trúc giao tiếp của
Chip-ATE được mô tả trên hình 17 (trang 15).
Phương thức giao tiếp giữa ATE’s CPU và các mạch chức năng là giao tiếp nối tiế
p
(serial interface protocol) dùng chức năng UART (Universal Asynchronous
Receiver Transmitter) của các chip vi điều khiển. Giao tiếp này chỉ trên hai đường
Tx và Rx nên kết nối rất đơn giản. ATE’s CPU đóng vai trò là master và tất cả các
mạch chức năng là slaver (phương thức trao đổi thông tin giữa nhiều đơn vị xử lý –

multiprocessor communications). Với kiến trúc truyền tin này, ATE’s CPU dùng
phương pháp hỏi vòng và định địa chỉ để trao đổi thông tin với các mạch chức năng.
Trong một thời điểm chỉ
có một mạch chức năng trao đổi thông tin với ATE’s CPU.
2.3.1. Sơ đồ khối chức năng

Hình 18. Sơ đồ khối chức năng của Chip-ATE.
Giải trình:
• Pin Electronic (PE): các mạch giao tiếp các chân của DUT với hệ thống test.
PE có khả năng thay đổi theo chức năng của từng chân khi được khai báo và
đảm nhiệm việc xuất nhập dữ liệu giữa DUT và hệ thống test.
•
GND Selector: thiết lập các chân V
CC
và GND tương ứng.
• Precision Measurement Unit (PMU): đảm nhiệm việc cấp dòng và đo áp
hoặc ngược lại. PMU được dùng trong các quá trình DC test, continuity test.
• Special Tester: nhận lệnh và các test vector từ ATE’S CPU, thực hiện quá

trình test và xuất kết quả trở về ATE’S CPU. Có nhiều thông số kỹ thuật,
nhiều tính năng trong một IC, và nhiều loại IC khác nhau nên trong một hệ
thống test thường có nhiều mạch Special tester khác nhau.
• Timing: tạo các dạng tín hiệu phù hợp vớ
i các quá trình test từ các test
vector.
• Oscillator (OSC): tạo clock chủ 800MHz cho hệ thống test.
PMU
Timing Special tester

Pin
Electronic

OSC
ATE’s CPU
GND
Selector
DUT
Reference
Voltage
Power
Supply
Computer
Memory
220VAC