Ứng dụng linh kiện tái cấu hình trong đo lường

DAI HOC QUOC
GIÀ HA
NÓI
TRl/ÒNG
DAI HOC
KHOA
HOC
TI/
NHIÉN
DE
TAI:
QT-09-07
ÙNG DUNG
LINH KIEN TÀI CÀU
HÌNH
TRONG
DO
LlTÒNG
CHÙ TRI:
TRAN VÌNH
THÀNG
DAI HOC QUOC
GIÀ
HA
NQi
!
TRUNG TÀM THÒNG TIN
THU
VIÈN
oràm
HA NÓI 2009

L Bao
cao tóm
tàt.
a. Tèn de tài:
ifng
dung
linh
kien tài cau hình trong do
liròng.
(Ma so: QT-
09-07)
b.
Chù
tri
de tài: Tran VTnh Thàng
e.
Càc
càn bo tham
già:
ThS.
Nguyén Ngoc Dinh
d. Muc
tiéu va
noi dung nghién
ciru.
Nghién cùn
ve
nguyén
ly va
còng cu

làm
viec vói linh kien tài cau hinh
va
ùng
dung cùa càc linh kien
loai
này trong do
luòng,
cu thè là
che
tao càc thièt bi khoa hoc
co
khà
nàng
tài cau hinh phuc
vu
nhiéu muc dich do
luòng
khàc nhau. Trén co
so
dò. xày
dung càc thièt bi do luòng
co
cùng kièn trùc phàn
cùng
nhung
co
khà
nàng
tài cau hinh.

Noi dung bao gòm: tìm hièu
ve
càc loai linh kien tài cau hinh nhu PLD. FPGA.
cau trùc
va
tinh nàng cùa nò, qua dò tim càc còng cu thich bop
de
phàt
trièn,
cau hinh bòa
linh kien theo càc mach logie trén nguyén tàc cùa càc thièt bi do luòng bay dugc dùng
trong
thirc
té.
e. Càc
két
qua dat
du'O'c.
Khoa hgc:
Tièp càn
va nàm bàt
dugc phuong phàp
va
còng cu xày dung càc
mach dien
tu
trén linh kien
FPGA,
qua
dò

trién khai ùng dung
loai linh kièn này
che
tao thièt bi do luòng, a
day
là thièt bi tich
bop mày tao
song
sine.
va
do tin hièu còng
huong
phuc vu thi
nghiém Vat ly - Xàc dinh van
toc
truyén àm trong khóng khi.
Phuc vu dào tao
va
nghién cùn trién khai thuc càc he do vat ly.
01 bài bào
gùi
dàng
lèn
tap chi DHQG
Ha
Noi.
01 khóa
luan
tòt nghiép Dai hgc.
Thuc tién:

- Xày dung thành còng bài
thi
nghiém do toc dò van toc truyén àm trong
khóng
khi
vói nhiéu
'Ihièt
bi'"
tich bop trén cùng mot phàn cùng xày dung trén board
mach FPGA Spartan 3AN.
f. Tinh hình kinh phi eùa de tài.
Tóng kinh phi: 25.000.000 dong
Trong dò: Vat tu: 9.500.000 dòng
Tbòngtin:
1.500.000
dòng
Thué khoàn chuyén mòn: 10.000.000 dòng
Quan ly phi, dién nuóc; 2.000.000 dòng
KHOA
QUÀN
LY CHÙ
TRÌ
DE TÀI
(Ky
va
ghi
rò
ho tèn) (Ky va ghi
ro
ho

tén)
2^
PCS.
TS. Uà Huy Bang Tran VTnh
Thàng
TRlTÒTVG
DAI HOC KHOA HOC
Tlf
NHIÉN
II.
Report
a. Project: Applications of
Reconfiguable
devices in Measurement. (Code:
QT-09-07)
b.
Coordinator: Tran Vinh Thang
e.
Co-operators: MSc.
Nguyén
Ngoc Dinh
d. Objectives and scientific contents.
Research and develop about
reconfigurable
devices as PLD, FPGA include:
metholds,
toois
and its applications. Design and
build
the

reconfigurable
Instruments base
on FPGA devices and measurement principles.
e. Results.
Scientific:
- To approach an application of
reconfigurable
devices in measurement
instruments. To opened out a R&D capacity for applying in education training,
and measurement science.
Real
applications:
- 01 paper submits to
VNU's
journal of Science.
- 01 Bachelor thesis.
- Building sucessfuly a new measurement instrument using for experiment
in physics - the speed of sound in the air experiment. The instrument included a signal
generator.
RMS
value
measurement and display that located in
only
one FPGA device
named Spartan 3AN.
f. Budget.
Total:
25.000.000
VND
MUC LUC

Trang
L
Gioì
thieu 5
2.
Tinh hình nghicn
ciru
linh kien tài cau hình trong do
luòìig
5
3.
Càc thièt bj do
lu^òtig
hien dai 5
4.
Linh kien tài cau hình FPGA 7
5.
Thièt bi do luòng
sii*
dung linh kièn tài cau hình 14
6.
iTng
dung trong bài thuc hành Vat ly 18
7.
Két luan 20
8.
Tài
lièu
tham khào 21
9.

Phuluc
24
Muc tièu
nghién
ciru:
Tìm hièu
ve
mot loai linh kien dién tu hién dai
va
khà
nàng
ùng
dung cùa nò trong
linh
vuc do luòng, cu thè là trong càc phép do vat ly nhàm phuc vu
truc tièp viec giàng day va nghién cùru khoa hgc trong
ITnh
vuc Vat ly tai Khoa Vat ly -
Truòng Dai hgc Khoa hgc Tu nhién, DH Quòc
già Ha
Noi.
1.
Gioì
thieu
Càc linh kien
co
khà nàng tài cau hinh nhu FPGA hién nay dang dugc su dung ròng
rài trong nhiéu
Imh
vuc cùa cuòc song

va
trong
san
suàt. Vói nhiéu uu diém noi tròi nhu
khà nàng tich bop cao,
toc
dò chuyén manh nhanh,
va
dugc nhiéu bang
lón
phàt trién [1.
11],
càc linh kien loai này ngày càng phò bién trong
nhiìng ITnh
vuc do luòng
toc
dò
nhanh
va co
khà nàng xù ly tòt càc bài toàn phùc tap dac biet trong nhùng
ITnh
vuc do
luòng trong khoa hgc hat
nhàn,
hat co bàn
[18,
20, 21, 29]. Dac biet, vói khà
nàng
tài cau
hinh cùa linh kien, thièt bi su dung

nò co
thè dugc su dung vói nhiéu muc dich khàc nhau
tùy vào nguòi su dung [16, 23, 24, 26, 27,
31].
2.
Tinh
hình
nghién
ciru linh kièn tài cau hình trong do luòng
a. Trong
nude
Hién nay, nhiéu truòng dai hgc
va
vien nghién cùn lón trong nuóc dà
va
dang giàng
day, nghién cùu càc linh kién
lai
càu hinh nhu FPGA. Tuy nhién. do muc dich su dung
chù yéu trong càc
ITnh
vuc xù ly thòng tin
va
truyén thòng, dièu khién tu dóng.
It co
don
vi nghién cùn ùng dung linh kien loai này trong do luòng
chat lugng
cao nhu yéu càu cua
Vat ly hgc. Do

dò.
viec nghién cùn ùng dung cùa linh kien này trong do luòng càc tin
hièu vat ly trong nuóc bua hen nhiéu ùng dung góp phàn phàt trién dào tao
va
nghién cùn
khoa hgc.
b.
Ngoài nuóc
Ò càc nuóc
co
trinh dò khoa hgc phàt trién. viec ung dung
nhijng
linh kien tài càu
hình trong càc thièt bi do luòng dà góp phàn
kbòng
nho cho phàt trién cua khoa hgc. Dién
hinh trong
ITnh
vuc do tin
bieu
bién dòi nhanh.
co tbòi
gian
song
ngàn nhu cua càc hat co
bàn
[24-3IJ.
Trong
ITnh
vuc thién van hgc, do luòng y té dòi

bòi
viec xu ly anh
co
kich
thuóc lón
va
da chiéu cùng dèu
su
dung
nhiing
linh kien này
[21-31].
3.
Càc thièt bj do
lu*òTig
hien dai.
Mot thièt bj
ha}'
he thòng do luòng truóc day thuòng chùa càc
thànli phàn
co ban: càc
càm bién. bò khuéch dai
co
dò òn thàp. bò xù ly tin hièu tuong tu
va
hién thi. Ngày nay.
ky thuàt so phàt trién kéo theo nò
va
còng nghé
che

tao mach tich bop vói càu trùc, dò
phùc tap khàc nhau cho phép càc he thòng do ngày càng chinh xàc
va
da chùc nàng. Mac
dù vay, chùng cùng van chi chùa
nhirng
thành phàn co bàn nhu theo hinh
1.1
CB+ TKD ADC
Hién thi
MC,
MP,
DSP
DAC
Bàn phim
PC.
luu
trij
Hinh 1.1: So dò khòi cùa mot thièt bi do luòng hién dai.
Trong dò. CB+TKD (càm bién
va
tién khuéch dai)
co
chùc nàng nhu bò bién dòi càc
tin hieu kbòng dién thành dién
va
khuéch dai dù lón
de
dàp ùng dugc dién àp cùng nhu
tró khàng vào cùa bò chuyén dòi tuong tu -

so
ADC. Tin hièu
so
tu ADC dugc dua vào
mot bò xù ly
so co
thè là vi dièu khién (Microcontroller - MC). vi xù ly (Microprocessor
- MP) bay bò xù ly tin hieu
so
(Digital Signal Processor - DSP). Dù
liéu so
dugc xù ly o
dò bang boat dòng cùa phàn mèm truóc khi cho ra bò chuyén dòi
so
- tuong tu (DAC),
hién thi bay dua vào mày tinh
de
luu
trù
hoac xù ly
ve
sau.
Qua he thòng trén. chùng ta
co
thè thày vai trò quan trong cua bò xù ly
so
dugc
thirc
hién bòi phàn mèm chùa trong chip xù ly. Dac biet. \'ói su phàt trién ngày càng cao
cùa càc chip xù ly trung

tàm.
càc thuàt toàn xù ly bang phàn mèm cho phép thuc hién
dugc tàt cà càc phép toàn
ma
truóc day kbòng thè thuc hién dugc bang càc mach tuong
tu. Chinh bòi le
dò.
he thòng do luòng dua trén nèn ky thuàt
so
dàn dàn dugc thay thè
cho càc mach dién
tu
tuong tu
co
càu trùc còng kénh
va
kém linh boat. Vi du. hoàn toàn
kbòng
càn
mach
tu>'èn
tinh
\ói
càc cam bién phi tuyén.
co
thè
lày
già tri trung binh.
Igc
nhièu chi

bang mot doan
chuong
trinh con. dièu này don gian hon nhiéu so mói mot
mach dién tuyén tinh bòa hay mot mach chia tuong tu.
4.
Linh kièn tài càu hình FPGA
a.
Gioì
thièu ve FPGA
•
Khi càc he thòng
so
ngày càng phùc tap, toc dò ngày càng cao thi xàc suàt xày ra
lòi
he thòng trong
qua
trinh thièt ké cùng càng lón. Do dò.
de
thuàn tién cho viec thù
nghiém, tao màu, phàt trién ùng dung, hay
san
xuàt ò quy mò nhó nguòi ta dà
che
tao ra
càc linh kien (thièt bi)
logie
khà trinh (Programmable Logic
Devices),
tue
là càc linh kien

so co
thè dugc càu hình lai nhiéu
làn
cho càc ùng dung
logie
khàc nhau. Mot
so
loai linh
kien
logie
khà trinh don gian nhu: EPROM, EEPROM, Flash ROM. PLD
va
phùc tap
hon là CPLD (Complex Programmable Logic Devices)
va
FPGA
(Field
Programmable
Gate Array), ASIC
(Application-Specific
Integrated Circuit).
Còng nghé FPGA dà xuàt hien nhu mot giài phàp co bàn cho vàn
de
rùt ngàn thòi
gian
va
chi phi ban dàu thàp.
Nò
cho phép nguòi dùng som tao ra
san

phàm cho
thj
truòng, tao nèn
sue
canh tranh lón. do là mot thiét bi tài càu hinh
co
thè dugc nguòi
su
dung
lap
trinh truc tièp
ma
kbòng
pbài su
dung bàt ky mot còng cu
che
tao mach tich bop
nào.
FPGA dugc hàng Xilinx - My giói thieu dàu tién vào nàm
1985.
Flién
nay FPGA dà
dugc nhièu còng ty phàt trién là
Actel,
Altera. Plus Logic, AMD,
Mot chip FPGA gòm mot day càc phàn
tu
ròi rac ggi chung là logie block
co
thè

dugc két nói vói nhau theo
mot
càch chung
va
càc két nói giùa càc phàn tu
co thè
lap
trinh dugc. Trén hinh
1.2
là mò hình tóng quàt cùa mot chip FPGA. trong
dò
bao gòm càc
khòi co bàn [1]:
-
Càc
khòi
logie
(logie block): Kién trùc cùa khòi
logie co
thè dugc thièt ké theo
nhiéu càch khàc nhau. Mot
so
khòi
logie co
thè chi là càc còng NAND 2 dàu vào. tuy
nhién cùng
co
thè nò là mot bò dòn kénh
(muìliplexer).
Hàu hét càc khòi

logie
chùa mot
so
loai flip-flop
de
ho trg cho viec thuc hién càc mach tuàn
tir.
nhùng chip FPGA hién dai
con
dugc tich bop san nhùng khòi logie phùc tap nhu bò nhàn. bò ALU. khòi tao xung.
khòi DSP
- Càc
nguòn
tài nguyén két noi: càu trùc
va
noi dung cùa càc nguòn két nói trong
FPGA dugc ggi là kièn trùc routing
{routìng
circhitecture).
Kién trùc routing gòm càc
doan
day
nói
va
càc chuyén mach lap trinh dugc. Càc chuyén mach lap trinh dugc
co
thè
co
nhiéu càu tao khàc nhau. Giòng nhu khòi
logie,

co
nhièu càch
de
thièt ké kién trùc
routing.
Lo ,
5LtiSUZaiLi
T;»i
-G
I
Ot'v-ll
«Ln
^:y 1 I
&J
r-
*a
LJ^
L-^""
575Tn^7reTra
Hinh
1.2:
Mò tà mò hinh cùa chip FPGA
b.
Càc cong cu
va
quy trinh thièt kè
Quy trinh thièt kè FPGA dugc mò tà nhu trén hinh
1.3
[3].
Mó

tà ban dàu
(Specifìeation)
Khi xày dung mot ùng dung trén FPGA ta se pbài dat ra yéu càu pbài thiét ké
thuc hién tòi uu nhàt vói nhùng ùng dung dò. Buóc dàu tién cua quy trinh thiét ké này
co
nhicm vu tièp nhàn càc yéu càu cùa thiét kè
va
xày dung nèn kièn trùc tóng quàt cua thiét
ké.
Trong buóc này.
tu
nhùng yéu càu cùa thiét ké
va
dua trén khà nàng cua còng
nghé hién
co.
nguòi thiét ké sé xày dung nèn toàn bò kièn trùc tóng quan cho thiét ké.
NghTa là trong buóc này nguòi thièt ké kién trùc phai mò tà dugc nhùng vàn
de
sau:
>
Thiét ké
co
nhùng khòi nào?
r-
Mói khòi
co
chùc
nàng
gì?

>
Hoat dòng cùa thièt ké
va
cùa mói khòi ra sao?
> Phàn tich càc ky thuàt
su
dung trong thiét kè
va
càc còng cu. phàn mèm ho trg
thièt kè.
Mot thiét ké
co
thè dugc mó tà
su
dung ngòn ngù mò ta phàn cùng, nhu VHDL
hay Verilog HDL hoac
co
thè mò tà qua so dò mach (schematic capture).
Mot
thièt ké
co
thè vùa bao gòm ban ve so dò mach mò tà so dò khòi chung, vùa
co
thè dùng ngòn ngù
HDL
de
mò tà chi tièt cho càc
kliòi
trong so dò.
8

•i>[X-i:itii:.:iti':.'f I
Lit-i
jii' :
S:h-;-nutiC
Svntb':-'.!:
Nctli l
J
V-:i!r!c:t''i'M"i
SinìiiLVjon
HDL
ICA
1
1
i
ì
Trjin:,Lìto
Fitttnq
F'bcc
& Routé
C'0'*vtìl':o':l
iT'ipl-:
•
ii'TìtjTijn
li
Tiirìtni."] Arì.jl
y'zor
^^
C
C'ovic»
Sv:tcn"i [>-:i: Mi:i

f^^mf?.
P'iinto-1
•
••.
*.
JTT
Hình 1.3: Quy trinh thièt ké FPGA
- Tóng
hpp
logie (Logie Synthesis)
Tóng bop logie là
qua
trinh tóng bop càc mò ta thiét kè thành so dò bò
tri
mach
(netlist) - hinh 1.4 [4].
Qua
trinh chia thành 2 buóc: chuyén dòi càc ma RTL. ma HDL
9
thành mó tà duói dang càc bièu thùc dai
so
Boolean
va
dua trén càc biéu thùc này két
bop vói thu vien té bào chuàn san
co
de tóng hgp nén mot thiét kè tòi un.
Logic Synthesis
VHDL description circuit netlist
Hinh 1.4: Tóng hgp

logie
- Kiém
tra(Verifìcation)
Sau khi mò tà thièt ké. nguòi thièt ké càn mò phóng tóng thè thièt ké
ve
màt chùc
nàng
de
kiém tra thiét ké
co
boat dòng dùng vói càc chùc nàng yéu càu hay khóng. Viéc
kiém tra này
co
thè dugc thuc hién ó càc giai doan khàc nhau cùa
qua
trinh thiét ké.
Thuv thi (Implementation)
Ta dà
co
so dò bò tri netlist mò tà tóng thè thièt ké tal mùc còng (chi gòm càc
còng
logie
co bàn
va
càc mach logie khàc nhu: MUX).
Qua
trinh này se dat so dò netlist
này
lén
chip, ggi là

qua
trinh thuc thi (Device Implementation).
Qua
trinh gòm càc buóc:
- Anh xa (mapping hay
con
ggi
fitting
-
àn
khóp) - hình 1.5: chuàn bi dù liéu dàu vào.
xàc dinh kich thuóc càc khòi. Càc khòi này se phai phù hgp vói càu trùc cùa mot té bào
logie (logie
celi)
co bàn cùa FPGA
va
dat chùng vào càc vi tri tòi un cho viec di
day.
0
Mapping
ii.f
.i-r.
-
^""'
*">•
-:;;
e-
'
-
^E\v-

TI
IJ I.
i
L
• '•'
4
'T
Hình 1.5: Anh xa
Dat khòi
va
dinh tuyén (Place & Route):
Dat khòi: dat càc khòi anh xa vào càc logie
celi
ó vi tri tòi un cho viec noi day
.6.
hinh
Placing
IPGA
e\
l'i
si.icfs
—
y
z'
, _
r
y
/
!
' \

,.
'
__
L
/
/
/
!
/ !
/
1
'
/
/
Hình
1.6:
Dat
khòi
+Dinh tuyén:
Buac
này thuc hién viéc noi day
càc logie
celi,
11
Routing
l'PCA
Hình 1.7: Dinh tuyén
De
thuc hién viéc này, chùng ta càn
co

càc thòng tin sau:
'r-
Càc thòng tin vat ly
ve
thu vien
logie
celi,
vi du kich thuóc, càc diém
de
két nói,
dinh thòi. càc trò ngai trong khi di day.
>*
Mot netlist
du'P'c
tong
hap
sé
chf
ra chi tiét càc thuc thè
va
mòi quan he
kèl
nói bao gòm cà càc duòng dàn bi han
che
trong thiét ké.
^
Tàt cà càc yéu càu cua tién trinh cho càc
lóp
két
nói,

bao gòm càc
luàt
thiét ké
cho càc lóp chay
day,
tró khàng
va
dién dung. tièu thu nàng lugng, càc luàt
ve
su dàn dién trong mòi lóp.
Nap
(download or
program)
Sau
qua
trinh thuc hién, thiét ké càn dugc nap vào FPGA duói dang dòng bit (bit
stream),
day
là thòng tin chùa càu hình cho chip.
Qua
trinh nap thièt ké vào FPGA
thuòng nap vào bò nhó ngoài nhu SRAM (download). Flash ROM. PROM (program)
Dòng bit dugc truyén
lue
này sé mang thòng tin dinh nghTa càc khòi
logie
cùng nhu két
nói cùa thiét ké. Chù y. khi nào vào RAM, thòng tin càu hình se bién màt khi ngàt nguòn.
e.
Thièt bj

thir nghiém
- Board Spartan 3AN FPGA Xilinx
Chip FPGA Spartan 3E cùa Xilinx là mot chip
co
già thành thàp. phù hgp \'ói nhiéu
ùng dung. Khóa luan
su
dung bo mach
Spartan-3E
Stater Kit [8] nhu trén hình
1.8
12
Hinh 1.8. Mach thù nghiém thiét bi do
co
khà nàng tài càu hinh
Bo mach tich hgp nhiéu mach ùng dung vói càc thòng
so
co bàn sau:
Chip FPGA Spartan 3E: (XC3S500E-4FG320C) 500K System Gate. 10476 Logic
Cells,
360K Block Ram Bits
- Clocks: 50 MHz crystal clock oscillator
- Memory:
128
Mbit Parallel Flash,
16
Mbit SPI Flash, 64 MByte DDR SDRAM
- Cormectors and Interfaces: Ethernet 10/100
Phy,
JTAG USB download, 2 còng 9-

pin RS-232 Serial
Port,
còng PS/2-cho mouse/keyboard, 4 nùt bàm, 8
led,
6 hàng chàn
móròng
- Hién thi: 16 character - 2 Line LCD
Digital - Analog Converter: DAC LTC2624 Linear Technology
\'ói
4 bò Digital -
Analog Converter
12-bit.
Analog - Digital Converter: DAC LTC2624 Linear Technology vói 4 bò ADC 12-bit.
3Msps.
Board mach
nà}'
hoàn toàn
co
khà nàng thù nghiém viéc xày dung mot thiét bi do tài
càu hinh dugc dùng cho càc bài thi nghiém Vat ly.
13
5. Thiét bi do
lu'òtig
su*
dung linh kièn tài cau hình
Con
ggi là thiét bi do luòng
co
khà nàng tài càu hình dugc xày dung
dira

trén linh
kien tài
càu
hình
SDÌ
- User
Define
Instruments.
a. Càc thièt bi nhièu muc dich su
duns
• • •
o
Dién hình là càc tàc già su dung chip cùa Xilinx phàt trién thiét càc thièt bi khoa hgc
thòng dung nhu trén hinh 5.1 [16].
1-h.h
I.AI-!|
Mi
MllìlUh
•.
.i:.;njl
IwA
V.',ì\.;| |
Ili
II.'
' '.lììp An.:ii '
'
lI'w.A
r*
t;\
•

I' •
1
\
1'
l'h-r
pili
•!'['.
V/.i\ i.ii
in
'
-\my
' fr i!
•
'••luri
"i:
.1-
ut
•l'i
11
unJ'.i
••t
T.>.t
!• P
Hinh 5.1 Mach phàn cùng cùa GuoRuey Tsai
va
Min Chuan Lin [16].
Vói mach phàn cùng
co
dinh này. càc thiét bj dà dugc xày dung là: mày phàt tin hieu
tùy y, bò phàn tich bàm truyén DC, bò phàn tich mang dùng,

qua
dò
va
thòi gian thuc, bò
phàt hién pha vi du
ve
bò tao
song
tùy y nhu trén hinh 5.2.
14
"T- ^^-•T- ~.T-
TJTir ~"i
+ *+
•+•.
••* **• t»»
ZZL
Hinh 5.2 Tin hièu phàt cùa bò tao
song
b.
Càc thièt bj chat
luang
cao
Bao gòm càc thiét bi nhu khuéch dai
lock-in
[21, 24], do
va
dièu khién bò dich
chuyén chinh xàc [20]. dém photon
toc
dò cao [18, 28], he do CT dùng trong y tè [23],

càc he quang hgc
co
do nhay cao [26], hay trong càc thiét bi hat nhàn [29.
31]
c.
Thù*
nghiém
vói bo phàt tin hieu cùng DDS (tòng hop so truc tièp)
Bò DDS phàt
song
Sine ó 4 tàn so khàc nhau. bién dò nhu nhau ó cà 4 tàn so. Vi
thè ta thày thang do bién dò ó cà 4 truòng hgp là nhu nhau (50mV/div.
dinh
là 2.8V.
day
là
-1.2V).
con
thang do thòi gian là khàc nhau tùy thuóc vào tàn
so
song.
Góc
thòi gian là
ó giùa vi vay ta thày thòi gian
co
già tri àm,
con
góc bién dò (ùng vói già tri 0) là ó vi tri
cuc tiéu cua dò thi
song.

Trén hinh 5.2. 5.3, 5.4
va
5.5 tuong ùng là càc minh hga ó càc
tàn so
0.1
Hz,
lOHz,
IkHzvà
lOOkHz.
P.O0S/OS/Z1
13:?3:44
yOKOGAWA •
Mnrna1
200S/S 53/diM
ift/i j
CHI
1:1!
0 500
U/diu
j
UC
Full
ì
FrìffR CHI f
ftuto
Frnq(Cl)
100
OOOGnH/.
Hinh 5.2:
Song

Sine tàn
so
O.lHz
Bò DDS
co
uu diém nói bàt
dò
là
co
thè tao ra
song
sine vói tàn
so rat
nhó. ò
day
là
0.1
Hz.
De
tao dugc tàn
so
nhó nhu vay ó càc linh kièn khàc là rat khó khan
va
phùc
tap.
Do tàn
so rat
nhó nén thòi gian
de
quét toàn

man
hinh dao dòng ky là khà
dai tu
-25s
dén 25s
tue
là màt 50s.
Già tri bién dò do dugc
tu
cuc tiéu dén cuc dai là
1.7V.
Già tri cuc tiéu ùng vói
OV,
già tri
cuc
dai ùng vói 1.7V.
Bang
càc già tri dugc luu trong ROM: cuc tiéu tuong
ùng vói già tri
so
dàu vào cùa bò DAC là
''000000000000".
cuc dai tuong ùng vói già
trj
so
là
^'011111110000'".
Nhu vay là phù hgp vói còng thùc ly thuyét tinh thè dàu ra cùa bò
DAC.
Theo còng thùc dò, thè dàu ra cùa bò DAC là:

r„„
=^tM]x(33P-±5o/.,
<"'
4096
Thay già tn
so
cuc dai là
"011111110000'".
tuong
ùng
so
a
dang thàp phàn là
2032,
ta
sé
thu
dugc
thè dàu ra cuc dai là:
VouT=
1.637V
± 0.082V
16
YOKOGAWA
•
IO'
r Virt
'
r;m;
:

ìi.
.:.^2ùl.M
Noma
1
20kS/S
SOnvau.
P-P
(CI)
i.6bb6VU
rrcqCCl»
10
OOOOOIiz
CHI
11
0.500
U/riiu
UC
Tu 11
Frìrfp CHI
f
fuito
Hình 5.3:
Song
Sine tàn
so lOHz
Vói tàn
so
lOHz,
thòi gian quan sàt là tu -250ms dén 250ms. bién dò
co

sai khàc
kbòng dàng kè. Tàn
so lOHz
cùng là mot tàn
so
thàp,
va
tàn
so
thu dugc cùng cuc ky
chinh xàc so vói thièt kè.
7009 OS/ZI
n:17:19
fif
YOKOGAWA
• 85
Nnrrifì
1
P-P
(ti)
1.6666/U
Fr(:t((Cl
)
1 .OOOOOOkflz
CHI
1:1
0.500
U/dio
UC Fu
I 1

Frir(p rm f
fiuto
r.
i TO
M
Hình 5.4:
Song
Sine tàn so
IKHz
17
.A.
HOC QUÒC GIÀ HA NO
,yNG TÀM THÒNG
T!N
THU
Vl£i_
DiMm—
;^009/0S/?1
n:1B:40
[f
YOKOGAWA •
215
-
^[|i
Mnrna 1
200MS/S Sti^diu
Oli
1:1
0.500
U/dii'

DC ru
11
Frìf|P CHI
f
ftuto
7 470 U
P-P
(ti)
1.60417U
Frrq(Cn
1O0
OOOOkli/.
Hinh 5.5:
Song
Sine tàn so
lOOKHz
Tóm lai, viéc
su
dung linh kién tài càu hình này dóng vai trò quan trgng nhàt là
trong càc thiét bi do luòng
chat
lugng cao, hon nùa
co
khà nàng bién thièt bi thành da
chùc nàng phù hgp vói nhiéu muc dich
su
dung do nguòi dùng dinh nghTa. Dò cùng
chinh là nói dung cua nghién cùu này.
6.
Ung

dung trong bài thirc hành Vat
ly
Dira
trén board mach Spartan 3AN. mot bài thi nghiém dugc xày dung vói muc dich
trién khai nhièu
"'he
thòng" con tich
hcrp
trén cùng mot chip. Bài thi nghiém dugc thuc
hién vói nói dung do vat
toc
truyén àm trong kbòng khi, so dò khòi he thòng nhu trén
hình
6.1.
Phàn cùng chinh dugc dùng là bo mach Spartan 3AN Starter Kit, chip này dugc nap
càc càu hinh khàc nhau bao gòm bò tòng hgp
so
truc tièp DDS
look-up
table,
bò chuyén
dòi sine
va
DAC
12
bit LTC2624 de tao thành mày phàt
song
sin
co tàn so
thay dòi dugc

trong khoang
2-5kHz
va
co
khà nàng thay dòi
lOHz/
buóc bang RS_W (Rotary encoder),
khoang tàn so này thich hgp vói muc dich thi nghiém. Truóc khi ra
loa.
tin hieu dugc
khuéch dai qua
IC LM385
lap theo so dò khuéch dai còng suàt àm co bàn. Àm thanb phàt
ra truyén qua òng
co
chiéu
dai
dén micro than là 0.9m
va
bi phàn xa qua lai trong òng.
Tin hieu thu dugc qua micro se phàn ành cuòng dò àm thanb trong òng. Khi còng huóng
sày ra dòng thòi vói dièu kién chiéu
dai
òng bang
so
nguyén làn nùa buóc
song,
bién dò
18
dao dòng sé dat già tri cuc dai.

De
phàt hién su kién này, tin hièu micro thu dugc se qua
bò chuyén dòi RMS (Root Mean Square) dùng AD736 cùa Analog Device
de
chi lày bién
dò cùa tin hièu.
+Vcc
Speaker
n
Microphone
Audio
Amplifier
lOk
RMS
converter
-Q
DAC
ir
ADC+AMP
ir
FPGA
with
DDS + PicoBlaze core
J.
1
[.CD
ih
R SW
Spartan 3AN Starter Kit
Hình

6.1
So dò khòi he thòng do luòng bài thi nghiém xàc dinh vàn toc àm trong
khóng khi
Sau khi qua bò RMS
converter,
tin hieu vào bò tién khuéch dai
va
ADC 12 bit
trén bo mach
va
càu hình vi
su
ly mém 8 bit PicoPlaze dugc thuc hién trén cùng chip
FPGA làm nhiem vu dièu khién toàn bò he thòng.
So
liéu
ve
tàn
so va
bién dò tai micro
bién thién trong khoang
tu
65mV dén 242mV dugc bién thi trén LCD. qua dò sinh vièn
co
thè thày tai tàn
so
nào thi còng huóng xày ra.
Bang
càch ve dò thi su phu thuóc cùa tàn
so

theo
so
làn còng
huong
ta
co
dugc duòng thàng:
19
Jn^k
- '^^
Jn
Nhu
trén hình 6.2.
4000-
Number
of Resonance k
Hinh 6.2. Két qua duòng còng hucmg theo so làn còng
\i\xàr\g
Vàn
toc
àm trong khóng khi dugc tinh qua he
so
góc cua duòng thàng tuong ùng là:
v^
= ILVàxva
Vói thi nghiém trén tai nhiet dò phòng là 20oC ta thu dugc v = 342.18 m/s,
va
chi
so
doan nhiet

y =
1.384.
Nhùng két
qua
này hoàn toàn phù hgp vói nhièu thi nghiém
su
dung nhùng thiét bi chuyén dung dàt tién,
va
thi nghiém hién dùng cho thuc hành Vat ly
tai Khoa Vat ly.
7.
Két luan:
Qua nghién cùu
ve
linh kién tài càu hình
va
ùng dung cùa nò nhàt là trong
linh
vuc do
luòng, chùng ta
co
thè thày uu diém nói tròi là khà nàng xày dung mot thièt bi van nàng
bòi khà nàng tài càu hinh theo nguyén tàc boat dòng cùa mach dién theo muc dich su
dung. Nhu vay. thièt bj do luòng
de
dàng
san
suàt hàng
loat
vói cùng mot kién trùc phàn

cùng,
co
già tri
già
tàng cao.
Day
cùng chinh là xu thè nghién cùu trién khai cùa càc thiét
bi khoa hgc ky thuàt hién dai, nhanh chóng dua vào
su
dung
va thuòng
mai. Trong viéc
20
phàt trién càc thiét bi khoa hgc trong giào
due va
dào tao, dièu này lai càng tó ra phù hgp
bòi tinh hieu qua cùa
nò.
Két
qua
dat dugc cùa nghién cùu này góp phàn dào tao 01 sinh vièn tòt nghiép dai
hgc,
01 bài bào khoa hgc gùi dàng tai tap chi khoa hgc
VNU,
va
01 bài thuc hành Vat ly
dai cuong phuc vu dào tao
va co
khà nàng trién khai ròng rài nhiéu bài thi nghiém cùng
nhu

càc he do khàc.
8. Tài liéu tham khào
[1].Xilinx
Corporation, "Programmable Logic Design - Quick Start Guide", 2006.
[2].
Kris Gaj, ECE 545 "Introduction to VHDL" Fall 2006. George Mason University.
[3].Volnei A. Pedroni, "Circuit Design With
Vhdl",
Mit-Press, 2004
[4].Xilinx
Corporation, "Xilinx
ISE
Design Suite 10.1 Software
Manuais".
2008
[5].Xilinx,
Digilent Inc., "Spartan 3E Starter Kit User's guide", 2007.
[6].
Linear Technology. LTC2624 - Quad
12-Bit Rail-to-Rail
DACs datasheet.
[7] Pong P. Chu, FPGA PROTOTYPING BY VERILOG EXAMPLES Xilinx
SpartanTM-3 Version, John
Wiley
& Sons,
Ine,
2008
[8].Dueck, Digital design with SPL applications and VHDL, 2007
[9].Roger
Woods, FPGA-based Implementation of Signal Processing Systems, John

Wiley & Sons, Ltd, 2008.
[10].
Dr Peter R. Wilson. Design Recipes for FPGAs, 2007.
[11].
Clive
"Max"
Maxfield,
The Design Warrior's Guide to FPGAs, Mentor
Graphics Corporation and Xilinx, Inc. 2004
[12].
John F. Wakerly, Digital Design Principles and practices, 3th
edition,PRENTICE HALL,
1999.
[13].
S. Velasco,a) F. L. Roma' n,b) A. Gonza'
lez.
and J. A. White. A
computer-
assìsted experiment for the
nieasurement
of the temperature
dependence
of the speed
of
sound in air. Am. J. Phys. 72, p276 (2004)
[14].
Kamran Siddiqui, Majid Nabavi, Measurement of the acoustic
velocity
characteristics in
a standing-M'ave

tube using out
ofphase
PIV.
Flow
Measurement
and Instrumentation
19 p364_369
(2008).
[15].
George S. K. Wong, Lixue Wu. and Kam Leung.
l'ariation
of measured sound
21
speeds in
gaseous
and liquid air with temperature and
pressure,
J. Acoust. Soc. Am.
108(2),p662, (2000).
[16],
Guo-Ruey
Tsai and Min-Chuan
Lin,
FPGA-Based
Reconfigurable
Measurement
Instruments with Functionality
Defined
by User, EURASIP Journal on
AppHed

Signal Processing Volume 2006, Artide
ID
84340,
Pages
1-14
[17].
Junji
Kinoshita,
Midori Matsumoto, and Tadashi
Aoki.
Wide-dynamic-range
digitai correlator using field programmable gate
arrays,
Rev. Sci. Instrum. 68
.12.,
December 1997.
[18].
P. Bergamini, G.
Bonelli,
E. G.
Tanzi,
and M. Uslenghi. A fast readout and
processing electronìcs for photon counting intensified
charge-coupled
device,
Rev.
Sci.
Instrum.,
Voi.
71,

No. 4, Aprii 2000
[19].
A. J. N.
Batista,
A. Combo, J.
Sousa,
and C. A. F.
Varandas.
A
low
cast, fuUy
integrated, event-drìven,
real-time
control and data acquisition system far fusion
experiments.
Rev. Sci. Instrum.,
Voi.
74, No. 3, March
2003.
[20].
G. Seferiadis, M.
Pouchet,
and M. P.
Gough,
Microchannel piate position
read-
out system using field programmable gate arrays Rev. Sci. Instrum. 76, 063305
2005.
[21].
A. Restelli, R. Abbiati, and A. Geraci, Digital field programmable gate array-

based lock-in amplifier for
high-performance
photon counting
applications,
Rev. Sci.
Instrum. 76. 093112. 2005.
[22].
M. Pouchet, G. Seferiadis, N. Huber. and M. P. Gough. A counterbased field
programmable gate array implementation of the one-bit autocorrelation and cross-
correlation fiinctions. Rev. Sci. Instrum. 76,
094701.
2005.
[23].
Sergio Garcia Castillo and Krikor B. Ozanyana,
Field-programmable
data
acquisition and processing
channeljor
optical tomography
systems,
Rev. Sci.
Instrum. 76.
095109
_2005.
[24].
Steven J. Lascos and Daniel T.
Cassidy.
Muhichannel digitai phase sensitive
detection using
a

field programmable gate array development
platform.
Rev. Sci.
Instrum. 79. 074702 _2008.
[25].
I. Grout, J. Ryan and T.
O'Shea,
Configuration and debug of field programmable
gate arrays using
MATLAB/SIMULINK.
Journal of Physics: Conference Series
15
22
(2005)244-249.
[26].
Jong-Ahn
Kiml,
JaeWan
Kiml,
Chu-Shik
Kangl,
Tae Bong
Eoml
and Jeongho
Ahn2,
A digitai signal processing module for
real-time
compensation of nonlinearity
in a homodyne interferometer using a field-programmable gate array, Meas. Sci.
Technol. 20 (2009) 017003 (5pp).

[27].
Xicai
Yuel
and Chris McLeod2, FPGA design and implementation for
EIT
data
acquisition Physiol. Meas. 29 (2008) 1233-1246.
[28].
Y J Ren, J G Zhu, X Y Yang and S H Ye, The Application of
Virtex-II
Pro FPGA
in
High-Speed Image
Processing Technology of Robot Vision
Sensor.
Journal of
Physics: Conference Series 48 (2006) 373-378.
[29].
Gary S. Varner, The modem FPGA as
discriminator,
TDC and
ADC,
PUBLISHED
BY INSTITUTE OF PHYSICS
PUBLISHING
AND
SISSA.
2006.
[30].
I Pappasi, V

Kalenteridisl,
N Vassiliadisl. H Pournaral,
K
Siozios2. G
Koutroumpezis2,
K Tatas2, S
Nikolaidisl.
S Siskosl, D J Soudris2 and A
Thanailakisl,
Fine-Grain reconfigurable
platform: FPGA hardware design and
softM'are
toolset
development,
Journal of Physics: Conference Series 10 (2005) 352-
356.
[31].
S B Belmontel, R S Sarthour, I S Oliveira and A P
Guimar^aes.
A
field-
programmable gate-array-based
high-resolution pulse
programmer,
Meas. Sci.
Technol. 14 (2003)
N1-N4.
23
PHU LUC
1.

Khóa luan tot
nghiép
dai hoc
2.
Bài
bào
khoa hoc
24
DAI HOC QUOC
GIÀ
HA NOI
TRLTÒNG
DAI HOC KHOA HOC
TU'
NHIÉN
KHOA VÀT LY
Nguyén Dù-c Thàng
THIÉT KÉ BÒ TÓNG HOT SO
TRlTC TIÉP
TRÉN FPGA
KHÓA LUÀN TOT NGHIÉP HE
DAI
HOC CHINH QUY
Ngành: Vat ly Vò tuyén
Càn
bó
hiróng
dàn:
Tran VTnh Thàng
ThS.

Dò Trung
Kién
Ha
Noi - 2009