Hãy phân tích nguyên lý hoạt động của bộ nhớ RAM chuẩn SDRAM

TRƯỜNG ĐẠI HỌC CÔNG NGHIỆP HÀ NỘI
KHOA CÔNG NGHỆ THÔNG TIN
MÔN KIẾN TRÚC MÁY TÍNH
BÀI TẬP LỚN
Đề tài: Hãy phân tích nguyên lý hoạt động của bộ nhớ RAM chuẩn SDRAM
Lớp KHMT1-K6
Nhóm 9: Hoàng Đức Nhất
Lê Thị Ngọc
Trịnh Mai Phương
Phạm Anh Quân
Nguyễn Văn Phú

Mục lục
Chương 1. Tổng quan về SDRAM 1
1.1. Tổng quan về RAM 1
1.1.1. Khái niệm cơ bản về RAM 1
1.1.1.1. Định nghĩa 1
1.1.1.2. Lịch sử phát triển của RAM 2
1.1.1.3. Nhiệm vụ 4
1.1.1.4. Các thông số của RAM 4
1.1.1.4.1. Dung lượng 4
1.1.1.4.2. Bus 5
1.1.1.5. Đặc trưng 6
1.1.2. Phân loại RAM 6
1.1.2.1. RAM tĩnh 7
1.1.2.2. RAM động 7
1.1.3. Hoạt động của RAM 9
1.1.3.1. Tốc độ của bộ nhớ RAM .9
1.1.3.2. Độ trễ 9
1.1.3.3. Tần số làm tươi 10
1.1.3.4. SDRAM access time 10

1.2. Tổng quan về SDRAM 11

1.2.1. Khái niệm cơ bản về SDRAM 11
1.2.1.1. Định nghĩa 11
1.2.1.2. Lịch sử phát triển của SDRAM 11
1.2.2. Phân loại SDRAM 12
1.2.2.1. SDR SDRAM 12
1.2.2.2. DDR SDRAM 13
1.2.2.3. DDR2 SDRAM 13
1.2.2.4. DDR3 SDRAM 14
Chương 2. Nguyên lý hoạt động của SDRAM 14
2.1. DRAM
………………………………………………………………………… 14
2.1.1. Sơ lược về lịch sử của DRAM
………………………………………14
2.1.2. Cấu tạo 15
2.1.3. Nguyên lý làm việc của DRAM 16
2.1.3.1. Nguyên lý hoạt động của DRAM 16
2.1.3.2. Chu kỳ đọc dữ liệu 17
2.1.3.3. Chu kỳ ghi dữ liệu 18
2.2. Chế độ làm việc của SDRAM 18
2.2.1. Chế độ trang 18
2.2.2. Chế độ cột tĩnh 19
2.2.3. Chế độ Nibble 19

2.2.4. Chế độ nối tiếp 19
2.2.5. Chế độ đan xen 20
2.3. Các loại SDRAM 21
2.3.1. SDR SDRAM 21
2.3.1.1. Khái quát 21

2.3.1.2. SDRAM tín hiệu điều khiển. 22
2.3.1.3. SDRAM hoạt động 25
2.3.1.4. Lệnh tương tác 26
2.3.2. DDR-SDRAM 27
2.3.2.1. Khái quát 27
2.3.2.2. Tốc độ 28
2.3.2.3. Điện áp 29
2.3.2.4. Thời gian trễ 30
2.3.2.5. Điểm đầu cuối trở kháng 32
2.3.2.6. Khía cạnh hình thức bên ngoài 33
Danh mục bảng
Bảng 2.1. Các lệnh dùng trong SDRAM 24
Bảng 2.2.Tốc độ của những bộ nhớ DDR,DDR2,DDR3 29
Bảng 2.3. Bảng tổng hợp giá trị CL phổ biến nhất 30
Bảng 2.4. Tốc độ xung nhịp của DDR…… 31
Bảng 2.5. Chân nối của Module 33

Danh mục hình
Hình 1.1. Một số loại RAM (từ trên xuống dưới) : DIP, SIPP, SIMM 30 chân,
SIMM 72 chân, DIMM (168 chân), DDR DIMM (184-chân). 2
Hình 1.2. Megabit con chip - một trong những mô hình phát triển bởi VEB
Carl Zeiss Jena vào năm 1989 2
Hình 1.3. Sơ đồ phân loại RAM 6
Hình 1.4. 6 transistor trong một ô nhớ của RAM tĩnh 7
Hình 1.5. 1 transistor và 1 tụ điện trong một ô nhớ của RAM động 7
Hình 1.6. Card RAM 4MB của máy tính VAX 8600 sản xuất năm 1986.
Các chip RAM nằm vào những vùng chữ nhật ở bên trái và bên phải 9
Hình 2.1. Sơ đồ cấu tạo DRAM 15
Hình 2.2. Sơ đồ nguyên lý hoạt động của DRAM 16
Hình 2.3. Chu kỳ đọc dữ liệu của DRAM 17

Hình 2.4. 64 MB bộ nhớ âm thanh của Sound Blaster X-Fi Fatal1ty Pro sử
dụng hai Micron 48LC32M8A2-75 C SDRAM chip làm việc tại 133 MHz (7,
5 ns) 8-bit 22
Hình 2.5. DDR (DDR cũng sử dụng giao diện DIMM như SDRAM, nhưng
có tới 184 chân và chỉ có 1 khe cắt. Nó cũng dùng một kênh đơn như
SDRAM nên có thể chạy độc lập, từng thanh một) 27


Chương I. Tổng quan về SDRAM
1.1. Tổng quan về RAM
1.1.1. Khái niệm cơ bản về RAM
1.1.1.1. Định nghĩa RAM
RAM (Random Access Memory) là một loại bộ nhớ chính của máy
tính. RAM được gọi là bộ nhớ truy câp ngẫu nhiên vì nó có đặc tính : thời
gian thực hiện thao tác đọc hoặc ghi đối với mỗi ô nhớ là như nhau, cho dù
đang ở bất kỳ vị trí nào trong bộ nhớ là một byte (8 bit) ; tuy nhiên hệ thống
lại có thể đọc ghi vào nhiều byte (2, 4, 8 byte).
RAM khác biệt với các thiết bị bộ nhớ tuần tự (sequential memory
device) chẳng hạn như các băng từ, đĩa; mà các loại thiết bị này bắt buộc
máy tính phải di chuyển cơ học một cách tuần tự để truy cập dữ liệu. Có
thể lấy ví dụ có 100 ngôi nhà được đánh địa chỉ từ 1 đến 100m lần lượt
theo chiều dọc. Với cách truy cập tuần tự muốn đi tới nhà thứ 99, cần phải
đi qua từng nhà từ nhà 1, 2, 3……. cho đến nhà thứ 99. Nhưng với
phương thức truy cập ngẫu nhiên, có thể đi ngay đến ngôi nhà thứ 99 mà
không cần phải đi qua các ngôi nhà trước đó.
Bởi vì các chip RAM có thể đọc ghi dữ liệu nên thuật ngữ RAM cũng
được hiểu như là một bộ nhớ đọc ghi, trái ngược với bộ nhớ chỉ đọc ROM
(read-only memory).
RAM thông thường được sử dụng cho bộ nhớ chính (main memory)
trong máy tính để lưu trữ các thông tin thay đổi, và các thông tin được sử

dụng hiện hành. Cũng có những thiết bị sử dụng một vài loại RAM như là
một thiết bị lưu trữ thứ cấp (secondary storage).
Thông tin lưu trên RAM chỉ tạm thời, chúng sẽ mất đi khi mất nguồn
điện cung cấp.
Bài tập lớn môn kiến trúc máy tính- Nhóm 9
7
Hình 1.1. Một số loại RAM (từ trên xuống dưới) : DIP, SIPP, SIMM 30
chân, SIMM 72 chân, DIMM (168 chân), DDR DIMM (184-chân).
1.1.1.2. Lịch sử phát triển RAM.
Hình 1.2. 1 Megabit con chip - một trong những mô hình phát triển bởi VEB
Carl Zeiss Jena vào năm 1989
Bài tập lớn môn kiến trúc máy tính- Nhóm 9
8
Máy tính đầu sử dụng chuyển tiếp, hoặc đường chậm trễ cho các
chức năng bộ nhớ "chính". Đường chậm trễ siêu âm chỉ có thể sao chép
dữ liệu theo thứ tự nó đã được viết. bộ nhớ trống có thể được mở rộng với
chi phí thấp nhưng thu hồi các mặt hàng bộ nhớ không liên tục yêu cầu
kiến thức về cách bố trí vật lý của trống để tối ưu hóa tốc độ. Latches xây
dựng của triodes ống chân không, và sau đó, trong bóng bán dẫn rời rạc,
được sử dụng cho những kỷ niệm nhỏ hơn và nhanh hơn chẳng hạn như
ngân hàng đăng ký truy cập ngẫu nhiên và đăng ký. Đăng ký như vậy là
tương đối lớn, thèm khát quyền lực và quá tốn kém để sử dụng cho một
lượng lớn dữ liệu, thường chỉ vài trăm hoặc vài ngàn bit của bộ nhớ như
vậy có thể được cung cấp.
Đầu tiên thực hiện hình thức của bộ nhớ truy cập ngẫu nhiên là các ống
Williams bắt đầu vào năm 1947. Nó lưu trữ dữ liệu như điện-điện tích điểm
trên khuôn mặt của một ống tia âm cực. Kể từ khi chùm tia điện tử của
màn hình CRT có thể đọc và ghi điểm trên ống theo thứ tự bất kỳ, bộ nhớ
truy cập ngẫu nhiên. Năng lực của ống Williams là một vài trăm đến
khoảng một ngàn bit, nhưng nó nhỏ hơn nhiều, nhanh hơn, và nhiều hơn

nữa năng lượng hiệu quả hơn bằng cách sử dụng ống chân không cá
nhân chốt.
Bộ nhớ từ cốt lõi được phát minh vào năm 1947 và đã phát triển lên cho
đến giữa năm 1970 đã trở thành một hình thức phổ biến của bộ nhớ truy
cập ngẫu nhiên. Nó dựa trên một loạt các vòng từ hoá bằng cách thay đổi
ý nghĩa của từ hóa, dữ liệu có thể được lưu trữ, với mỗi bit đại diện thể
chất bởi một vòng. Vì mỗi vòng có một sự kết hợp của dây địa chỉ để lựa
chọn và đọc hoặc viết nó, truy cập vào bất kỳ vị trí bộ nhớ theo thứ tự bất
kỳ là có thể.
Bộ nhớ từ cốt lõi là hình thức tiêu chuẩn của hệ thống bộ nhớ cho đến
khi nhà cửa của bộ nhớ trạng thái rắn trong các mạch tích hợp, bắt đầu từ
đầu những năm 1970. Robert H. Dennard. phát minh ra bộ nhớ truy cập
ngẫu nhiên động vào năm 1968, điều này thay thế cho phép một chốt 4
hoặc 6 bóng bán dẫn mạch bởi một bóng bán dẫn duy nhất cho mỗi bit bộ
Bài tập lớn môn kiến trúc máy tính- Nhóm 9
9
nhớ, giúp tăng mật độ bộ nhớ với chi phí của voltatility. Dữ liệu được lưu
trữ trong điện dung nhỏ của mỗi bóng bán dẫn, và phải được định kỳ làm
mới trong một vài mili giây trước khi phí có thể bị rò rỉ.
1.1.1.3. Nhiệm vụ của RAM
Ram là nơi hệ điều hành, ứng dụng lưu trữ dữ liệu để CPU có thể
nhanh chóng truy xuất. Tăng dụng lượng RAM đồng nghĩa với việc giảm
số lần CPU phải lấy dữ liệu từ Hard Dick, Smột quá trình mất nhiều thời
gian hơn đọc dữ liệu trực tiếp từ RAM.
Máy tính cá nhân cần một dung lượng RAM nhất định cho mỗi ứng dụng
càng nhiều ứng dụng bạn mở, lượng RAM cần dung càng nhiều. Vậy điều
gì sẽ xảy ra khi RAM đầy. Rất may là hệ điều hành của chúng được thiết
kế để xử lý trường hợp này. Khi RAM gần đầy hệ điều hành sẽ lấy bớt một
phần dữ liệu từ RAM và ghi vào ổ cứng, thường là phần ít được dung nhất.
Phần HD dung để ghi dữ liệu tạm thời này được gọi là Page file hay Swap

file dịch sang tiếng việt có nghĩa là “tập tin tráo đổi”. RAM của chúng vì thế
sẽ không bao giờ bị đầy nhưng cái giá phải trả sẽ là việc hệ thống hoạt
động ì ạch vì CPU phải lấy quá nhiều dữ liệu từ ổ cứng.
1.1.1.4. Các thông số của RAM.
Được phân loại theo chuẩn của JEDEC.
1.1.1.4.1. Dung lượng
Dung lượng RAM được tính bằng MB và GB, thông thường RAM được
thiết kế với các dung lượng 8, 16, 32, 64, 128, 256, 512 MB, 1 GB, 2 GB
Dung lượng của RAM càng lớn càng tốt cho hệ thống, tuy nhiên không
phải tất cả các hệ thống phần cứng và hệ điều hành đều hỗ trợ các loại
RAM có dung lượng lớn, một số hệ thống phần cứng của máy tính cá
nhân chỉ hỗ trợ đến tối đa 4 GB và một số hệ điều hành (như phiên bản 32
bit của Windows XP) chỉ hỗ trợ đến 3 GB.
1.1.1.4.2. BUS
Bài tập lớn môn kiến trúc máy tính- Nhóm 9
10
- SDR SDRAM được phân loại theo bus speed như sau:
+ PC-66: 66 MHz bus.
+ PC-100: 100 MHz bus.
+PC-133: 133 MHz bus.
- DDR SDRAM được phân loại theo bus speed và bandwidth như
sau:
+ DDR-200: Còn được gọi là PC-1600. 100 MHz bus với 1600 MB/s
bandwidth.
+ DDR-266: Còn được gọi là PC-2100. 133 MHz bus với 2100 MB/s
bandwidth.
+ DDR-333: Còn được gọi là PC-2700. 166 MHz bus với 2667 MB/s
bandwidth.
+ DDR-400: Còn được gọi là PC-3200. 200 MHz bus với 3200 MB/s
bandwidth.

-DDR2 SDRAM được phân loại theo bus speed và bandwidth như
sau:
+ DDR2-400: Còn được gọi là PC2-3200. 100 MHz clock, 200 MHz
bus với 3200 MB/s bandwidth.
+ DDR2-533: Còn được gọi là PC2-4200. 133 MHz clock, 266 MHz
bus với 4267 MB/s bandwidth.
+ DDR2-667: Còn được gọi là PC2-5300. 166 MHz clock, 333 MHz
bus với 5333 MB/s bandwidth.
+ DDR2-800: Còn được gọi là PC2-6400. 200 MHz clock, 400 MHz
bus với 6400 MB/s bandwidth.
1.1.1.5. Đặc trưng
Bộ nhớ RAM có 4 đặc trưng sau:
+ Dung lượng bộ nhớ :Tổng số byte của bộ nhớ (nếu tính theo byte) hoặc
là tổng số bit trong bộ nhớ nếu tính theo bit.
+ Tổ chức bộ nhớ :Số ô nhớ và số bit cho mỗi ô nhớ.
Bài tập lớn môn kiến trúc máy tính- Nhóm 9
11
+ Thời gian thâm nhập:Thời gian từ lúc đưa ra địa chỉ của ô nhớ đến lúc
độc được nội dung của ô nhớ đó.
+ Chu kỳ bộ nhớ : Thời gian giữa hai lần liên tiếp thâm nhập bộ nhớ.
1.1. 2. Phân loại RAM

Hình 1.3. Sơ đồ phân loại RAM
Tùy theo công nghệ chế tạo, người ta phân biệt thành 2 loại:
- SRAM (static RAM) : RAM tĩnh
- DRAM (dynamic RAM) : RAM động
1.1. 2.1. RAM tĩnh (SRAM)
Bài tập lớn môn kiến trúc máy tính- Nhóm 9
12
Hình 1.4. 6 transistor trong một ô nhớ của RAM tĩnh

RAM tĩnh được chế tạo theo công nghệ ECL (CMOS và BICMOS). Mỗi
bit nhớ gồm có các cổng logic với 6 transistor MOS. SRAM là bộ nhớ
nhanh, việc đọc không làm hủy nội dung của ô nhớ và thời gian thâm nhập
bằng chu kỳ của bộ nhớ.
1.1.2.2. RAM động (DRAM)
Hình 1.5. 1 transistor và 1 tụ điện trong một ô nhớ của RAM động
RAM động dùng kỹ thuật MOS. Mỗi bit nhớ làm nội dung bit này bị hủy.
Do vậy sau mỗi lần đọc một ô nhớ, bộ phận điều khiển bộ nhớ phải viết lại
nội dung ô nhớ đó. Chu kỳ bộ nhớ cũng theo đó mà ít nhất là gấp đôi thời
gian thâm nhập ô nhớ.
Bài tập lớn môn kiến trúc máy tính- Nhóm 9
13
Việc lưu trữ thông tin trong bit nhớ chỉ là tạm thời vì tụ điện sẽ phóng
hết diện tích đã nạp và như vậy phải làm tươi bộ nhớ sau khoảng thời gian
2. Việc làm tươi được thực hiện với tất cả các ô nhớ trong bộ nhớ. Công
việc này được thực hiện tự động bởi một vi mạch bộ nhớ.
*** Bộ nhớ DRAM chậm nhưng rẻ tiền hơn SRAM.
Các loại DRAM
+ SDRAM (viết tắt từ Synchronous Dynamic RAM) được gọi là DRAM
đồng bộ. SDRAM gồm 3 phân loại: SDR, DDR, và DDR2.
- SDR SDRAM(single data rate DSRAM),thường được giới chuyên
môn gọi tắt là “SDR”.Có 168 chân ,được dùng trong các máy vi
tính cũ,Busspeed chạy cùng vận tốc với clock speed của memory
chip,nay đã lỗi thời.
- DDR SDRAM(double data rate DSRAM),thường được giới
chuyên môn gọi tắt là “DDR”.Có 184 chân .DDR SDRAM là cải
tiến của bộ nhớ SDR với tốc độ truyền tải gấp đôi SDR nhờ vào
việc truyền tải hai lần trong một chu kỳ bộ nhớ .Đã được thay thế
bởi DDR2.
- DDR2 SDRAM(Double Data rate 2 SDRAM) thường được giới

chuyên môn gọi tắt là “DDR2”.Là thế hệ thứ 2 của DDR với 240
chân,lợi thế lớn nhất của nó so với ĐR là có bus speed cao gấp
đôi clock speed.
+ RDRAM (viết tắt từ Rambus Dynamic RAM), thường được giới chuyên
môn gọi tắt là “rambus”. Đây là một loại DRAM được thiết kế kỹ thuật hoàn
toàn mới so với kỹ thuật SDRAM. RDRAM hoạt động đồng bộ theo một hệ
thống lặp và truyền dữ liệu theo một hướng. Một kênh bộ nhớ RDRAM có
thể hỗ trợ đến 32 chip DRAM. Mỗi chip được ghép nối tuần tự trên một
module gọi là RIMM (rambus inline memory module) nhưng việc truyền dữ
liệu được thực hiện giữa các mạch điều khiển và từng chip riêng biệt chứ
không truyền giữa các chip với nhau. Bus bộ nhớ RDRAM là đường dẫn
Bài tập lớn môn kiến trúc máy tính- Nhóm 9
14
liên tục đi qua các chip và module trên bus, mỗi module có các chân vào
và ra trên các đầu đối diện. Do đó, nếu các khe cắm không chứa RIMM sẽ
phải gắn một module liên tục để đảm bảo đường truyền được nối liền. Tốc
độ Rambus đạt từ 400-800MHz.
Rambus tuy không nhanh hơn SDRAM là bao nhưng lại đắt hơn rất
nhiều nên có rất ít người dùng. RDRAM phải cắm thanh cặp và ở những
khe trống phải cắm những thanh RAM giả (còn gọi là C-RIMM) cho đủ.
Hình 1.6. Card RAM 4MB của máy tính VAX 8600 sản xuất năm 1986.
Các chip RAM nằm vào những vùng chữ nhật ở bên trái và bên phải.
1.1.3. Hoạt động của RAM.
1.1.3.1. Tốc độ của bộ nhớ RAM (ram bus).
Tốc độ của bộ nhớ RAM là tốc độ truy cập dữ liệu vào RAM

1.1.3.2. Độ trễ(latency).
CAS Latency là khái niệm mà người dùng thắc mắc nhiều nhất.Trước
đây ,khi đi mua RAM người dung thường chỉ quan tâm đến tốc độ hoạt
động như 100MHz hay 133 MHz nhưng gần đây khái niệm CAS đang dần

Bài tập lớn môn kiến trúc máy tính- Nhóm 9
15
được người dùng để ý đến bởi vì nó đòng vai trò khá quan trọng vào tốc
độ xử lý tổng thể của hệ thống ,đặc biệt là ép xung.Vậy CAS là gì?
CAS là viết tắt của (Column Addrerss Strobe-địa chỉ cột).Một thanh
DRAM được coi như một ma trận của các ô nhớ và dĩ nhiên mỗi ô nhớ sẽ
có tọa độ (ngang, dọc).
1.1.3.3. Tần số làm tươi (refresh).
Thường thì khi nhắc tới khái niệm tần số làm tươi(RAM refresh
rate),người ta thường nghĩ ngay đến màn hình máy tính ,tuy nhiên bộ nhớ
DRAM (dynamic Ramdom Access Memory) cũng có khái niệm này.Như
bạn đã biết module DRAM được tạo nên bởi nhiều tế bào điện tử,mỗi tế
bào này phải được nạp lại điện hàng nghìn mỗi giây vì nếu không dữ liệu
chứa trong chúng sẽ bị mất.Một số loại DRAM có khả năng tự làm tươi dữ
liệu độc lập với bộ xử lí thường được sử dụng trong những thiết bị di động
để tiết kiệm điện năng.
1.1.3.4. SDRAM access time.
Việc cho ra đời cách đọc dữ liệu theo từng chuỗi (Burst Mode) đã
giúp khắc phục nhiều nhược điểm và tăng hiệu năng cho RAM.
Chu kỳ của chuỗi ngắn hơn rất nhiều chu kỳ trang của RAM loại cũ. Chu
kì của chuỗi cũng được coi như là chu kỳ xung nhịp của SDRAM và chính
vì thế nó được coi như thang xác định cho tốc độ của RAM bởi đó là
khoảng thời gian cần thiết giữa các lần truy xuất dữ liệu theo chuỗi của
RAM.Những con số -12,-10,-8… ghi trên các chip RAM bởi đó là khoảng
thời gian tối thiểu giữa mỗi lần truy xuất dữ liệu: nhãn -12 xác định chu kì
truy cập dữ liệu của RAM là 12ns(nano giây) đồng nghĩa với việc tốc độ
hoạt động tối đa của RAM sẽ là 83MHz.Thường RAM có tốc độ cao sẽ xử
dụng chip RAM có chu kỳ truy xuất thấp nhưng với chu kỳ truy xuất thấp
nhưng chưa chắc RAM đã có thể hoạt động ở tốc độ cao do còn phụ thuộc
vào nhiều yếu tố khác.Do đó đôi khi bạn sẽ gặp trường hợp thanh RAM có

tốc độ thấp nhưng khi đem vào ‘thử lửa’ ép xung thì lên được tốc độ cao
hơn nhiều so với những loại RAM mặc định đính dán nhãn tốc độ cao.
Bài tập lớn môn kiến trúc máy tính- Nhóm 9
16
1.2. Tổng quan về SDRAM
1.2.1. Khái niệm cơ bản về SDRAM
1.1.1.1. Định nghĩa
Ngoài những đặc điểm chung về RAM, SDRAM còn có các đặc điểm
riêng. SDRAM (viết tắt từ Synchronous Dynamic RAM) được gọi là DRAM
đồng bộ. SDRAM gồm 4 phân loại: SDR SDRAM, DDR SDRAM, DDR2
SDRAM, DDR3 SDRAM.
1.1.1.2. Lịch sử phát triển của SDRAM
Mặc dù khái niệm của DRAM đồng bộ đã được biết đến ít nhất là từ
những năm 1970 và đã được sử dụng với bộ vi xử lý intel đầu, nhưng chỉ
vào năm 1993 SDRAM mới bắt đầu con đường của mình để được dùng
phổ biến trong ngành công nghiệp điện tử. Năm 1993, Samsung giới thiệu
KM48SL2000 DRAM đồng bộ của nó và vào năm 2000, SDRAM đã thay
thế hầu như tất cả các loại khác của DRAM trong máy tính hiện đại, bởi vì
hiệu suất cao hơn của nó.
SDRAM độ trễ không thấp hơn (nhanh hơn) so với DRAM không đồng
bộ. Những lợi ích của bộ đệm DSRAM giúp interleave có khả năng hoạt
động bank nhiều bộ nhớ, do đó tang hiệu quả bang thông.
Ngày nay, hầu như tất cả SDRAM được sản xuất phù hợp với tiêu chuẩn
JEDEC, hiệp hội ngành công nghiệp điện tử thông qua các tiêu chuẩn mở
để tạo điều kiện thuận lợi cho khả năng tương tác của các thành phần điện
tử. JEDEC lkachính thức thông qua SDRAM đầu tiên đạt tiêu chuẩn vào
năm 1993 và sau đó thông qua các tiêu chuẩn khác của các loại SDRAM,
bao gồm DDR, DDR2, và DDR3 SDRAM.
SDRAM cũng có những khả năng cho phép các hệ thống đòi hỏi khả
năng mở rộng lớn hơn như máy chủ và máy trạm.

Bài tập lớn môn kiến trúc máy tính- Nhóm 9
17
Tính đến năm 2007, SDRAM DIMM 167-pin không sử dụng trong các hệ
thống máy tính mới, và bộ nhớ DDR 184 –pin đã chủ yếu là thay thế.
DDR2 SDRAM là loại phổ biến nhất được sử dụng với các máy tính mới,
và bo mạch chủ và bộ nhớ DDR3 là phổ biến rộng rãi, và ít tốn kém hơn so
với sản phẩm DDR2 vẫn còn phổ biến.
Ngày nay, các nhà sản xuất DSRAM lớn nhất thế giới là: Samsung
Electronics, Panasonic, Công nghệ Micron và Hynix.
1.1.2. Phân loại SDRAM.
1.1.2.1. SDR SDRAM (Singer Data Rate SDRAM).
Đây là loại SDRAM chậm hơn so với các biến thế DDR, bởi vì chỉ có
một dữ liệu được truyền tải trên mỗi chu kỳ đồng hồ (tốc độ dữ liệu duy
nhất). Tuy nhiên, loại này cũng nhanh hơn so với loại đầu tiên EDO-RAM
và FPM-RAM thường 2 hoặc 3 đồng hồ để chuyển một dữ liệu.
1.1.2.2. DDR SDRAM ( Double Data Rate 1 SDRAM).
Trong khi độ trễ truy cập bộ nhớ DRAM về cơ bản giới hạn bởi các
mảng DRAM, DRAM có băng thông rất tiềm năng bởi vì mỗi lần đọc nội
dung thực sự là một ngàn bit. Để làm cho nhiều băng thông có sẵn cho
người dùng dữ liệu, tốc độ giao diện được phát triển. Điều này cũng sử
dụng cho các lệnh tương tự, chấp nhận một lần trên mỗi chu kỳ, nhưng
đọc hoặc viết hai dữ liệu trên mỗi chu kỳ đồng hồ. Giao diện DDR hoàn
thành điều này bằng cách đọc ghi dữ liệu trên () của tín hiệu đồng hồ.
Ngoài ra, một số thay đổi nhỏ về thời gian giao diện DSR đã được thực
hiện trong nhận thức muộn màng và cung cấp điện áp giảm từ 3, 3 đến 2,
5 V. Kết quả là, DDR SDRAM là không tương thích ngược với SDR
SDRAM.
DDR SDRAM (đôi khi được gọi là DDR1 cho rõ ràng hơn) tăng gấp đôi
mức tối thiểu đọc hoặc ghi đơn vị, truy cập mỗi đề cập đến ít nhất hai từ
liên tiếp.

Bài tập lớn môn kiến trúc máy tính- Nhóm 9
18
Điển hình DDR SDRAM tốc độ đồng hồ là 133, 166 và 200 MHz (7, 5, 6,
và 5 ns / chu kỳ), thường được mô tả là DDR-266, DDR-333 và DDR-400
(3. 75, 3, và ns 2, 5 mỗi nhịp). Tương ứng với 184-pin DIMM được gọi là
PC-2100, PC-2700 và PC-3200. Hiệu suất lên DDR-550 (PC-4400) có sẵn
cho một mức giá.
1.1.2.3. DDR2 SDRAM ( Double Data Rate 2 SDRAM).
DDR2 SDRAM là rất tương tự như DDR SDRAM, nhưng tăng gấp đôi
mức tối thiểu đọc hoặc ghi đơn vị một lần nữa, 4 từ liên tiếp. Giao thức Bus
cũng đã được đơn giản hóa để cho phép hoạt động hiệu suất cao hơn.
(Đặc biệt, "bùng nổ chấm dứt" lệnh sẽ bị xóa) Điều này cho phép tốc độ
Buscủa SDRAM được tăng gấp đôi mà không làm tăng tỷ lệ đồng hồ hoạt
động RAM nội bộ, thay vào đó, hoạt động nội bộ được thực hiện trong đơn
vị 4 lần rộng như SDRAM. Ngoài ra, một bank thêm địa chỉ pin (BA2) đã
được bổ sung để cho phép 8 bank trên các con chip RAM lớn.
Điển hình DDR2 SDRAM tốc độ đồng hồ là 200, 266, 333 hoặc 400 MHz
(giai đoạn 5, 3, 75, 3 và 2, 5 ns), thường được mô tả là DDR2-400, DDR2-
533, DDR2-667 và DDR2-800 (thời kỳ là 2, 5, 1, 875, 1. 5 và ns 1.
25).Tương ứng với 240-pin DIMMS được gọi là PC2-3200 thông qua PC2-
6400. DDR2 SDRAM bây giờ đã có đồng hồ tốc độ 533 MHz thường được
mô tả như là DDR2-1066 DIMMs tương ứng được gọi là PC2-8500 (cũng
được đặt tên PC2-8600 tùy thuộc vào nhà sản xuất). Hiệu suất lên DDR2-
1250 (PC2-10000) có sẵn cho một mức giá.
*** Lưu ý rằng bởi vì các hoạt động nội bộ là 1/2 tốc độ đồng hồ, DDR2-
400 bộ nhớ (nội bộ đồng hồ tốc độ 100 MHz) có độ trễ cao hơn DDR-400
(nội bộ đồng hồ tốc độ 200 MHz).
1.1.2.4. DDR3 SDRAM ( Double Data Rate 3 SDRAM).
DDR3 tiếp tục xu hướng, tăng gấp đôi mức tối thiểu đọc hoặc viết
đơn vị đến 8 từ liên tiếp. Điều này cho phép một tăng gấp đôi băng thông

và tốc độ Busbên ngoài mà không cần phải thay đổi tỷ lệ đồng hồ hoạt
động nội bộ, chiều rộng. Để duy trì 800-1600 chuyển M / s (cả hai cạnh của
một chiếc đồng hồ 400-800 MHz), mảng RAM nội bộ để thực hiện 100-200
M lấy một giây.
Bài tập lớn môn kiến trúc máy tính- Nhóm 9
19
Một lần nữa, tăng gấp đôi mỗi nhược điểm là gia tăng độ trễ. Như với tất
cả các thế hệ DDR SDRAM, lệnh còn nhiều hạn chế một cạnh đồng hồ và
thời gian trễ lệnh được đưa ra trong các chu kỳ đồng hồ, mà là một nửa
tốc độ của tốc độ truyền tải thường được trích dẫn (một 8 với DDR3-800 là
8 / (400 MHz) = 20 ns, chính xác cùng một độ trễ của CAS2 trên
PC100 SDR SDRAM).
Chip DDR3 bộ nhớ đang được thực hiện thương mại, và các hệ thống
máy tính sử dụng chúng đã có sẵn từ nửa cuối năm 2007, với việc sử
dụng đáng kể từ năm 2008 trở đi. tốc độ đồng hồ ban đầu là 400 và 533
MHz, được mô tả DDR3-800 và DDR3-1066 (PC3-6400 và PC3-8500 mô-
đun), nhưng 667 và 800 MHz, được mô tả như DDR3-1333 và DDR3-1600
(PC3-10600 và PC3-12800 module) đang phổ biến. Hiệu suất lên tới
DDR3-2200 (PC3 17600 modules) có sẵn cho một mức giá.
Chương ll. Nguyên lý hoạt động của SDRAM
2.1. DRAM
2.1.1. Sơ lược về lịch sử DRAM
DRAM được phát minh đầu tiên bởi tiến sĩ Robert Dennard tại trung
tâm Thomas J.Ưatson IBM năm 1966.Đầu năm 1970, Intel chế tạo thành
cộng DRAM dùng 1 cell 3 transistor có tên Intel 1102. Đến 10/1970 Intel
cho ra đời Intel 1103 có cell 1 transistor. Năm 1973 bộ nhớ DRAM đầu tiên
có nhiều địa chỉ hàng /cột là Mostek MK 4096(4096x1).
2.1.2. Cấu tạo
Bài tập lớn môn kiến trúc máy tính- Nhóm 9
• DRAM được cấu tạo bởi hàng triệu tế bào nhớ được khắc lên một bánh

silicon theo các cột (bitlines) và hàng (wordlines). Điểm giao của bitline
và wordlines tạo thành địa chỉ tế bào nhớ
• DRAM có cấu tạo nhỏ hơn SRAM nhờ vào cấu tạo đơn giản của tế bào
nhớ. Cùng kích thước nhưng DRAM có dung lượng lớn hơn nhiều so
với SRAM
• Các thành phần chính: bộ điều khiển, bộ tiền nạp, bộ khuếch đại, bộ
đệm(đệm đỉa chỉ, đệm dữ liệu), bộ giải mã địa chỉ(giải mã hàng và cột)
và ma trận nhớ
20
Hinh 2.1. Sơ đồ cấu tạo của DRAM
2.1.3. Nguyên lý
Bài tập lớn môn kiến trúc máy tính- Nhóm 9
2.1.3.1.
Nguyên lý hoạt động
:
Dữ liệu trong DRAM được đọc ghi dựa vào mức điện áp được lưu
trong tụ điện của tế bào nhớ. Để đọc ghi dữ liệu, ta căn cứ tín hiệu điều
khiển và hai tín hiệu RAS và CAS để mã hóa địa chỉ bằng bộ mã hóa dữ
21


Hình 2.2. Sơ đồ nguyên lý hoạt động của DRAM
2.1.3.2. Chu kỳ đọc dữ liệu
Bài tập lớn môn kiến trúc máy tính- Nhóm 9
• Giả sử RW đang ở mức cao trong suốt hoạt động đọc. Sau đây là phần
mô tả từng bước hoạt động xảy ra tại những thời điểm trong sơ đồ tín
hiệu.
• t0: MUX bị đưa xuống mức thấp nhất để áp các bit địa chỉ hàng vào đầu
địa chỉ của DRAM
• t1: RAS bị đưa xuống mức thấp nhất để nạp địa chỉ hàng vào DRAM

• t2: MUX lên mức cao để đặt địa chỉ cột tại các đầu vào địa chỉ của
DRAM
• t3: CAS xuống thấp để nạp địa chỉ cột vào DRAM
• t4: DRAM đáp ứng lại bằng cách đặt dữ liệu hợp lệ từ vào ô nhớ được
chọn lên đương dữ liệu ra
• t5: MUX, RAS, CAS và đường dữ liệu ra trở về trạng thái ban đầu
22
Hình 2.3. Chu kỳ đọc dữ liệu của DRAM
2.1.3.3. Chu kỳ ghi dữ liệu.
Bài tập lớn môn kiến trúc máy tính- Nhóm 9
t1: RAS = NGT nạp địa chỉ hàng vào DRAM
t2: MUX lên mức cao để dặt địa chỉ cột (A7-A13) tại các đầu vào địa chỉ của
DRAM
t3: CAS = NGT để nạp địa chỉ cột vào DRAM
t4: Dữ liệu cần ghi được đạt lên đường dữ liệu vào
t5: RW bị kích xuống thấp để ghi dữ liệu vào ô nhớ được chọn
t6: Dữ liệu vào bị loại bỏ khỏi dữ liệu vào
t7: MUX, CAS, CAS và đường dữ liệu trạng thái ban đầu
23
2.2. Chế độ làm việc của DRAM.
2.2.1. Chế độ trang.
Trong chế độ này, quá trình thâm nhập ô nhớ chỉ có địa chỉ cột được
thay đổi nhưng địa chỉ hàng giừ nguyên. Như vậy một trang phù hợp chính
xác với một hàng trong ma trận nhớ. Thông thường, để khởi phát quá trình
đọc, mạch điều khiển nhớ trước hết kích hoạt tín hiệu RAS như thường lệ
cho qua địa chỉ hàng. Lúc đó một đường tư W được chọn . tiếp đó tín hiệu
CAS được kích hoạt và cho qua địa chỉ cột của ô nhớ định xâm nhập. lúc
đó giá trị từ cặp dây bit được truyến tới bộ đệm ra. Mạch điều khiển sau đó
sẽ làm cấm cả các rín hiệu (nâng lên 1) và quá trình xâm nhập một ô nhớ
thế là xong. Trong chế độ thường, muốn thâm nhập ô nhớ khác thì phải lặp

lạo quá trình như vậy. nhưng trong chế độ trang, nếu ô nhớ tiếp theo nằm
ngay trong cùng một hàng (cung một trang nhớ) thì tín hiệu RAS sau đó
không bị cấm mà vẫn liên tục được giữ ở mức thấp tích cực. chỉ có tín hiệu
CAS bị cấm trong một thời gian ngắn và sau đó lại được kích hoạt để
thông báo cho bộ điều khiển DRAM biết rằng địa chỉ hàng được giải mã
vẫn còn có hiệu lực mà chỉ có địa chỉ cột thì mới cần nhân những giá trị
mới thôi. Trong chế độ này, thời gian thâm nhập giảm xuống 50% so với
chế độ thường. tuy vậy, do những vấn đề liên quan đến tính ổn định,
khoảng thời gian trong đó tín hiệu RAS giữ nguyên không thể vô hạn
được; điển hình là cỡ 200 lần thâm nhập có thể được thực hiện với địa chỉ
cùng một trang trước khi RAS phải bị cấm. số liệu cũng có thể được viết
trong chế độ trang, hoặc có thể vừa đọc cừ viết.
2.2.2. Chế độ cột tĩnh.
Chế độ này có quan hệ chăt chẽ với chế độ trang. Ở đây tín hiệu
CAS trong giai đoạn sau giữ nguyên không đổi ở mức thấp. mạch điều
khiển DRAM đủ thông minh để phát hiện ra sự thay đổi địa chỉ cột trong
Bài tập lớn môn kiến trúc máy tính- Nhóm 9
24
một thời gian ngắn không thấy CAS thay đổi. điều này cũng tiết kiệm thời
gian phản ứng và chuyển mạch. Do đó hoạt động thâm nhập ô nhớ ở chế
độ này thậm chí nhanh hơn chế độ trang
2.2.3. Chế độ Nibble.
Bằng cách chuyển mạch tín hiệu CAS bốn lần cho bốn bt số liệu ra hỏi
một địa chỉ hhangf. Bit số liệu đầu tiên được chỉ định bởi địa chỉ cột đặt vào
chip nhớ, và ba bit khác ngay lập tức theo địa chỉ này. Bên trong DRAM
dùng chế độ này cho một bộ đếm số liệu 4 bit. Trong hầu hết trường hợp,
bộ đếm này sắp đặt 4 bít và dịch chúng lần lượt tới lối ra. Điều này được
thực hiên rất nhanh vid tất cả 4 bit sô liệu của địa chỉ (một rã ràng và ba
không cần rõ ràng) được truyền vào bộ đệm trung gian ngay đồng thời. Ba
bit liên tiếp chỉ cần được dịch mà không cần đọc lại. chế độ này hiếm được

dùng trong máy vi tính.
2.2.4. Chế độ nối tiếp.
Có thể coi như đây là chế độ Nibble mở rộng. các bit số liệu bên trong
một hàng được in ra bởi xung nhịp CAS. Khác chế độ nibble, số chuyển
trạng thái CAS (cũng là số bit số liệu) không hạn chế chỉ có 4. Về nguyên
tắc, toàn bộ hàng có thể được đưa ra một cách nối tiếp. do đó tổ chức bên
trong của chip đóng vai trò quan trọng bởi một hàng có thể bao gồm, ví dụ
1024 hoặc 2048 cột trong một chip 1Mbit. Các địa chỉ hàng và cột cấp đặc
tính chỉ lúc ban đầu qua trình thâm nhập. với mỗi xung CAS, chip DRAM
đếm lên địa chỉ cột bên trong một cách tự động. chế độ này dùng chính
cho việc đọc các bộ nhớ video hoặc nạp các dường cache như các thâm
nhập đọc bởi màn hình hoặc bộ điều khiển cache chung có đặc tính nối
tiếp trên một vùng đại chỉ nhớ rộng.
2.2.4. Chế độ đan xen.
Là chế độ cho phép tránh trễ do thời gian tiền nạp RAS. Bộ nhớ được
chia làm thành vài băng đang xen nhau thao một tỉ lệ xác định. Thí dụ, bộ
nhớ đan xen 2 hàng dùng với vi xử lý 80386. Vì bus địa chỉ ở đây là 32 bit
Bài tập lớn môn kiến trúc máy tính- Nhóm 9
25