Đề tài THERMAL OXIDATION Si -SiO2 INTERFACE

Khoa Công Nghệ Điện Tử
Môn: Công Nghệ Vi Điện Tử
Đề tài: THERMAL OXIDATION
Si/SiO2 INTERFACE
Thực hiện: Nhóm 10
GVHD: Th.S Phan Vinh Hiếu
CHƯƠNG 6 OXI HÓA NHIỆT
MẶT PHÂN CÁCH Si/SiO2
1. VÕ HOÀNG HẢI
2.FFAFEAFEFAEEE
3. VÕ HOÀNG HẢI
4. VÕ HOÀNG HẢI
6.1 Introduction
6.2 Historical Development and Basic Concepts
6.3 Manufacturing Methods and Equipment
6.4 Measurement Methods
6.5 Models and Simulation
6.6 Limits and Future Trends in Technologies and
Models
6.7 Summary of Key Ideas
Giới thiệu
Lịch sử phát triển và các khái niệm cơ bản
Phương pháp chế tạo và trang thiết bị
Các phương pháp đo
Những hạn chế và xu hướng tương lai trong
Công nghệ và Mô hình
Các mô hình và mô phỏng
Tóm tắt các ý chính
6.1 Introduction
Các Chip và IC hiện nay tạo từ transistor, transitor thường dùng là

MOSFET. Tích hợp nhiều trans trên 1 đv S.
Planar
Node
3D-FinFet
Bắt đầu với cát Tạo Wafer
In lito
Cấy Ion
Khắc acid
Làm cổng “tạm” Tạo cổng HKMG “thật”
Lắng kim loại Liên kết các transistor
Kiểm định và loại bỏ chip lổi
Đóng gói và phân loại hoàn chỉnh
OXI HOÁ NHIỆT
Trong quá trình chế tạo mạch tích hợp người ta
thường phải dùng lớp SiO2 trên bề mặt tinh thể Si
Lớp SiO2 làm cực (gate) cửa cho transistor, cổng tạm,
Bảo vệ bề mặt các linh kiện bán dẫn dưới tác dụng của
môi trường bên ngoài, che chắn bề mặt Si trong quá
trình khuếch tán.
Là mặt nạ rất tốt đối với khuếch tán các tạp chất thông
dụng
10 nm
0.1 µm
1 µm
1 nm
Masking Oxides
Gate Oxides
Tunne ling Oxide s
Fie ld Oxides
Pad Oxide s

Che mical Oxide s from Cleaning
Native Oxide s
Thermally Grown Oxide s
Oxide
Thickne ss
De posite d Oxide s
Backend Insulato rs
Be twee n Me tal Layers
Masking Oxides
Ôxit SiO2 là chất vô định hình
Khối lượng riêng = 2,2 gm/cm3
Mật độ phân tử = 2,3E22 phân tử / cm
Là chất cách điện lý tưởng
Điệntrở suất> 1E20 Ohm-
cm
Độ rộng vùng cấm ~ 9 eV
Có giá trị điệntrường
đánh thủng cao Ebr >
10 MV/cm
TÍNH CHẤT CỦA SIO2
Tính chất của Si,mặt phân cách Si/SiO2
có ảnh hưởng quyết định tới các thông
số và sự hoạt động của các linh kiện
trong IC
13
L p oxit phát tri n ớ ể
b ng cách s d ng c ằ ử ụ ơ
ch xác nh ng v ế đị đồ ị
O 16 và O18
Phân t O2 và H2O ử

ho c OH thì chi m u ặ ế ư
th trong quá trình Oxi ế
hoá, không ph i là ả
nguyên t hay ion O, ử
O- , O2-,
Quá trình oxi hoá của Silic
6.2 l ch s phát tri n và các khái ni m c b nị ử ể ệ ơ ả
Kh i l ng c a SiO2 l n h n g n hai l n so v i Si, nên ố ượ ủ ớ ơ ầ ầ ớ
sau khi x lý l p nhô lên phía trên và d i b m t ử ớ ướ ề ặ
Silicon nguyên thu .ỷ
1
1
1 .3
1
1
1
1 .2
1
1
1
1 .3
1 .3
S i s ubs tra te
S i s ubs tra te
15
Silicon bị hao hụt trong quá trình Oxi hoá
Hình thành vùng
m r ng t i giao ở ộ ạ
di n Si/Si3N4 ệ
Si O

2
D e po site d Po l y si l i co n
Si Substrate
O ri g i nal Si Surface
V o lume
Ex p ansi o n
L
o
c
a
t
i
o
n

o
f

S
i
3
N
4

M
a
s
k
16
Cấu trúc của thuỷ tinh Silica

SiO2 là chất vô định hình
mặc dù nó phát triển trên
chất nền tinh thể
Có 4 loại điện tích:
• Qf – điện tích cố định
• Qit – bị bẫy trên bề mặt phân
cách
• Qm – điện tích linh động
• Qot điện tích bị bẫy trong lớp
SiO2
++++ +
x
xxxxx
+
++
-
-
-
K
+
T ra n s i ti o n
Re g i o n
N a
+
S i O
2
Q
m
Q
o t

Q
f
Q
it
S i l i c o n
Qm khó bị loại trừ . Biện pháp là giữ sạch và sử dụng hiệu
ứng gettering (OXH khí có chứa halogen).
Để giảm Qf ta sử dụng môi trường khí trơ Ar hoặc N2 để
làm nguội mẫu sau khi OXH tạo lớp SiO2.
Bước ủ mẫu cuối cùng ở 450 – 500 ºC trong môi trường
10% H2 + 90% N2 (forming gaz) sau khi phủ lớp kim
loại làm đường dẫn sẽ giúp giảm thiểu Qit.
19
• Oxidation systems are conceptually
very simple.
• In practice today, vertical furnaces,
RTO systems and fast ramp furnaces
all find use.
• Thermal oxidation can
potentially be used in many
places in chip fabrication.
In practice, deposited SiO2
layers are increasingly being
used (lower Dt).
Gate Oxides
LOCOS
or STI
DRAM Dielectrics
Quartz
Tube

Wafe rs
Quartz Carrie r
Resistance He ating
H
2
O
2
20
T m wafer ấ
c a vào lò đượ đư
nhi t oxi hoá ệ để
t o l p ạ ớ SiO2
Tu t l ỳ ỉ ệ
khu ch tán ế
O2 và H2
Cho vào mà
có chi u dày ề
l p ớ SiO2
khác nhau .
+ 0.5 ° C
Có th thêm HCl vào lo i b ể đẻ ạ ỏ
các t p ch t kim lo iạ ấ ạ
3 zones
dx/dt = C/x
6.3 Phương pháp thiết kế và thiết bị
Các thông số cần quan tâm với các lớp oxit thường
là: độ dày, hằng số điện môi, chỉ số khúc xạ, độ
bền,mật độ…
Các kĩ thuật đo lường thường dùng ; đo lường vật
lý, kỹ thuật quang học, đo lường điện

6.4 Phương pháp đo lường
KỸ THUẬT ĐO VẬT LÝ
Khắc axit (HF cho lớp SiO2 )
Transmission electron microscopy (TEM)
(Kính hiển vi điện tử truyền qua)
Scanning electron microscope (SEM)
(Kính hiển vi điện tử quét)
Atomic Force Microscope (AFM)
(Kính hiển vi lực nguyên tử)
Cấu tạo và Nguyên lý của AFM
Bộ phận chính của AFM là một mũi nhọn được gắn trên một thanh
rung (cantilever).làm bằng Si và SiN,kich thước là 1 nguyên tử.
Khi mũi nhọn quét gần bề mặt mẫu vật, sẽ xuất hiện lực Van der
Waals giữa các nguyên tử tại bề mặt mẫu và nguyên tử tại đầu
mũi nhọn (lực nguyên tử) làm rung thanh cantilever
Lực này phụ thuộc k/c đầu mũi dò và bề mặt của mẫu, dao
động của thanh rung làm thay đổi góc lệch của tia lase và được
detector ghi lại.
Việc ghi lại lực tương tác trong quá trình thanh rung
quét trên bề mặt sẽ cho hình ảnh cấu trúc bề mặt của
mẫu vật.
Cấu tạo và nguyên lý của TEM
Đối tượng của TEM là chùm điện tử có năng lượng cao, vì thế
các cấu tạo chính của TEM được đặt trong cột chân không siêu
cao (bơm turbo, bơm iôn ).
Trong TEM, điện tử được sử dụng thay cho ánh sáng. Điện tử
được phát ra từ súng phóng điện tử. Có hai cách để tạo ra
chùm điện tử:
Sử dụng nguồn phát xạ nhiệt điện tử
Sử dụng súng phát xạ trường (Field

Emission Gun)