iv
IC
(Programmable Logic Device) và FPGA (Field Programmable Gate Array) ngày
chúng
HDL (Hardwave
.
M
, xâ
ng Neural
m và
, c
HDL) là
. N
.
Neural
v
ABSTRACT
Today, with the development of increasingly powerful in IC engineering.
The design companies have tended to be more integrated various fuctions on an IC.
Hence, the companies have designed PLD (Programmable Logic Device) and
FPGA (Field Programmable Gate Array) chip. To use the function that this chip, we
have to bring up the idea to chip in our design. Along with the advent of the PLD
and FPGA chip is hardware description language (HDL Hardwave Description
Language) that the design of the circuit used to describe and design digital circuits
on the chip.
Artificial Neural Network application in various areas: Aerospace,
transportation, banking, military, electronics, entertainment, construction, finance,
medicine, industry, oil and gas, robotics, language, information. . . . Hence, the
construction of neural network on chip architecture, implemented via FPGA or
ASIC with 180nm and 65nm technology is a big challenge. The adaptation of the
algorithm, the high-level programming language (Matlab, C + + ) to the hardware
architecture languages (Verilog / HDL) is one of the recent study. So building
successful micro architecture for Neural network is an important prerequisite for
promoting the development of other sectors.
Thesis approaches Neural network applications to build micro architecture
and application assessment is done through micro architecture of the neural network
backpropagation algorithm. Neural network after construction will be able to
develop other applications easily, such as: increasing Neural per layer and the
number of layers in the neural network
vi
TRANG
i
ii
iii
iv
ABSTRACT v
vi
ix
xii
1
1
3
4
4
5
6
7
7
10
10
quát 11
12
14
15
15
16
vii
19
20
22
22
24
2.6.3 26
2.6.4 Các 28
2.7 29
2.8 29
2.9 32
2.10 36
2.11 37
39
39
41
49
3.3.1 Hàm Sigmoid 49
3.32 Hàm Tansig 50
52
52
4.2 H 54
55
57
58
4.4.2 Tính hàm E 59
k
60
h1
h2
61
62
4.5 63
viii
65
65
66
66
5.4 Tính Net 67
5.5 Tính Tansig 1 68
5.6 Tính Tansig 2 68
5.7 Tính Net 3 69
5.8 Tính Sigmoid 69
5.9 Tính E 70
5.10 70
5.11
k
71
5.12
h1
71
5.13
h2
72
5.14 72
5.15 -Backpropagation 76
5.16 77
5.17 -register 78
5.18 79
81
82
ix
HÌNH
Hình 1.1
TRANG
4
Hình 2.1
7
Hình 2.2
8
Hình 2.3
8
Hình 2.4
9
Hình 2.5
Hình 2.6
9
Mô hì 10
Hình 2.7
10
Hình 2.8
11
Hình 2.9
Hình 2.10
12
13
Hình 2.11
Hình 2.12
Hình 2.13
Hình 2.14
Hình 2.15
Hình 2.16
Hình 2.17
Hình 2.18
Hình 2.19
Hình 2.20
Hình 2.21
Hình 2.22
Hình 2.23
Hình 3.1
Hình 3.2
13
-sigmod 14
14
15
16
17
17
19
19
20
ra 22
Verilog Abstraction Level 30
Mô hình kit DE2 37
39
40
x
Hình 3.3
Hình 3.4
Hình 3.5
Hình 4.1
Hình 4.2
Hình 4.3
Hình 4.4
Hình 4.5
Hình 4.6
Hình 4.7
Hình 4.8
Hình 5.1
Hình 5.2
Hình 5.3
Hình 5.4
Hình 5.5
Hình 5.6
Hình 5.7
Hình 5.8
Hình 5.9
Hình 5.10
Hình 5.11
Hình 5.12
Hình 5.13
Hình 5.14
Hình 5.15
Hình 5.16
Hình 5.17
Hình 5.18
Backpropagation 44
Hàm Sigmoid 50
Hàm Tansig 50
52
58
S 59
60
k
61
hi
61
62
63
65
66
67
Tính Net 67
Tính Tansig 1 68
Tính Tansig 2 68
Tính Net 3 69
Tính Sigmoid 69
Tính E 70
70
k
71
h1
71
h2
72
1
) 72
2
) 73
3
) 73
(w
4
) 74
5
) 74
xi
Hình 5.19
Hình 5.20
Hình 5.21
Hình 5.22
Hình 5.23
Hình 5.24
6
) 75
-Backpropagation 76
77
-register 78
79
80
xii
-
Input
Ngõ vào
Output
Ngõ ra
System on Chip
SoC
Memory
I/O
Ngõ vào ra
I/O
Comunication
Altera
Công ty Altera
Field Programable Gate Array
FPGA
Mentor
Công ty Mentor Graphic
Bus
Place and Route
P & R
Routing
Simulate
ModelSim
Register Transfer Level
RTL
Dendrite
Synapse
Perceptron
Feedforward
Axon
Clock_50
Register
Thanh ghi
Error
Weight
xiii
Verilog HDL
Backpropagation
Block Diagram
System C
Place &Router
Classic Timing Analyzer
Analysis & Synthesis
GVHD: TS. Hoàng Trang 1
1.1 T
.
.
.
.
.
.
:
.
Thông tin: x
.
GVHD: TS. HOÀNG TRANG 2
,
.
khí . . .
6). Ngày
này
Tuy nhiên
toán Backpropagati.
NETtalk (Sejnowski và Rosenberg,1987): ,
() ác
chúng.
Neuralgammon (Tesauro 1989)
1989
.
Handwriting recognition (LE Cun et al 1990)
hìn
.
e.
GVHD: TS. HOÀNG TRANG 3
ALVINN (Pomerleau 1993)
vào
laser).
Improving Performance and Capacity of CDMA Mobile System Using
Multi-User Detectors Based on Neural Networks (
CDMA.
.
on Chip-SoC).
.
.
.
GVHD: TS. HOÀNG TRANG 4
HDL-IEEE.
Hình 1.1:
kh:
p
.
.
Neural.
Backpropagation.
FPGA Verilog.
DE2 do công ty Altera .
.
GVHD: TS. HOÀNG TRANG 5
o trình nghiên
o
.
o
g
.
o
.
.
ural
nhiên, Ttoán
là
cao. Tuy
trúc vi
Ba .
software không t
.
GVHD: TS. HOÀNG TRANG 6
g bài
báo và nghiên g
.
Neural khácgiá cao.
1.6 .
:tài.
: .
g 3 :tài.
:Tìm h.
: Kv.
:
GVHD: TS. HOÀNG TRANG 7
2.1 .
-
Hình 2.1:M
GVHD: TS. HOÀNG TRANG 8
.
Hình 2.2:
Hình 2.3:
GVHD: TS. HOÀNG TRANG 9
Hình 2.4:
bào
.
,
Hình 2.5:
GVHD: TS. HOÀNG TRANG 10
So sánh vi t bào thn kinh sinh hc, t bào thn kinh nhân to, trng s w
c liên kt ca các khp (synapse), phc
bi
ng
và hàm chuyi f. Vi ngõ ra a là tín hiu ra
trên trc (axon).
2.
.
Hình 2.6:
)x.w(fo
Hình 2.7:
x w.
Sau khi qua hàm o= f(w.x).Trên hình (2.7), ngoài
o=f(wx+
),
.
x
w
o=f(w.x)
(2.1)
o
X
o
H
GVHD: TS. HOÀNG TRANG 11
f
, f, nó
Hof
và w
cách khác thì
2.2.2 Mô hình .
.
.
.
.
-1;1].
Hình 2.8: Mô hình Neural R ngõ vào và có h s bias
Mt Nng có nhi có duy nht mt ngõ ra.
Mt neuron vc th hin trên hình(2.8). Các ngõ vào riêng bit X
1
, X
2
GVHD: TS. HOÀNG TRANG 12
X
R
c nhân vi các thành phn nhân t trng s ng w
1,1
, w
1,2
1,R
ca ma
trn trng s W. Lúc này H và o s c biu din:
j
R
1j
j,1
x.wH
( 2.1)
)x.w((fo
R
1j
jj,1
( 2.2 )
H là tng trng s ca Neural
O là tín hiu ngõ ra ca Neural
W
1,j
là trng s kt ni t ngõ vào th n Neural
X
j
là các tín hiu vào ca Neural
2.3 Hàm kích hot.
Hàm kích hot có nhim v gii hn giá tr output ca Neural, và tùy theo tng yêu cu
mà hàm kích hot có th ng hàm thông dng nht.
Hình 2.9:
-
Hàm
1
GVHD: TS. HOÀNG TRANG 13
Hình 2.10:
-
H)H(f
(2.3)
Hình 2.11:
.
-sigmod
H
e1
1
)H(f
(2.4)
i
2
GVHD: TS. HOÀNG TRANG 14
Hình 2.12: -sigmod
ý và
- sigmod
H2
H2
e1
e1
)H(f
(2.5)
Hình 2.13:
-1 1]
-forward.
2.4 .
u:
GVHD: TS. HOÀNG TRANG 15
2..
.
(2.14)
Training Data
input
Desired Output
Target
Objective
Function
Error
Training
Algorithm
Network
weight
Changes
Hình 2.14:
2.4.1.1
l). Chúng ta không tính