trắc nghiệm môn vi xử lý

1. Chip vi điều khiển 8051 được sản xuất lần đầu tiên vào năm nào? Do nhà
sản xuất nào c. 1980 - Hãng Intel
2. Mã lệnh từ bộ nhớ chương trình bên ngoài, sau khi được CPU đọc vào sẽ
được chứa tại b. Thanh ghi IR
3. Bộ phận nào trong CPU dùng để lưu giữ địa chỉ của lệnh kế tiếp trong bộ
nhớ chương b. Thanh ghi IR
4. Nhiệm vụ của CPU là: d. Cả hai câu a và b đều đúng.
5. Mã BCD nén là: c. Số BCD dài 1 byte.
6. Mã bù 2 của 1 số nhị phân được tạo ra bằng cách: b. Cộng thêm 1 vào mã
bù 1
7. Mã bù 1 của 1 số nhị phân được tạo ra bằng cách: a. Đảo trạng thái tất cả
các bit của số nhị phân.
8. Giao tiếp song song là phương thức giao tiếp (so sánh với giao tiếp nối
tiếp): c. Truyền từ hai bit trở lên, tốc độ truyền nhanh, khoảng cách truyền gần
9. Giao tiếp nối tiếp là phương thức giao tiếp (so sánh với giao tiếp
songsong): b. Truyền từng bit, tốc độ truyền chậm, khoảng cách truyền xa.
10. ROM là loại bộ nhớ bán dẫn có đặc tính: b. Cho phép đọc dữ liệu từ ROM,
không cho phép ghi dữ liệu vào ROM, không mất dữ liệu khi mất nguồn điện.
11. RAM là loại bộ nhớ bán dẫn có đặc tính: c. Cho phép đọc dữ liệu từ RAM,
cho phép ghi dữ liệu vào RAM, mất dữ liệu khi mất nguồn điện.
12. Loại bộ nhớ ROM cho phép ta ghi dữ liệu vào và xoá dữ liệu đi bằng tia
cực tím: c. UV-EPROM .
13. Loại bộ nhớ ROM cho phép ta ghi dữ liệu vào và xoá dữ liệu đi bằng tín
hiệu điện: d. Flash ROM
14. Loại bộ nhớ bán dẫn có thể mất dữ liệu ngay khi vẫn còn nguồn điện cung
cấp: b. DRAM .
15. Loại bộ nhớ ROM cho phép ta có thể ghi dữ liệu vào và xoá dữ liệu: c.
EPROM .
16. Quá trình làm tươi (Refresh) dữ liệu là quá trình cần thiết đối với loại bộ nhớ
bán dẫn: b. DRAM
17. Bộ nhớ bán dẫn 8 bit có mã số 62512 cho biết dung lượng của bộ nhớ

này: b. 512
18. Bộ nhớ bán dẫn 8 bit có mã số 62256 cho biết dung lượng của bộ nhớ
0/06/2014 PhaoVi XU Ly- Trang 1- Wattpad
www.wattpad.com/433127-phao-vi-xu-ly 2/3
này: c. 256 Kbit
19. Bộ nhớ bán dẫn 8 bit có mã số 62128 cho biết dung lượng của bộ nhớ
này: c. 128 Kbit
20. Bộ nhớ bán dẫn 8 bit có mã số 6264 cho biết dung lượng của bộ nhớ này:
a. 64 Kbit
21. Bộ nhớ bán dẫn 8 bit có mã số 6232 cho biết dung lượng của bộ nhớ này:
d. 32 Kbit
22. Bộ nhớ bán dẫn 8 bit có mã số 6116 cho biết dung lượng của bộ nhớ này:
c. 16 Kbit
23. Bộ nhớ bán dẫn 8 bit có mã số 27512 cho biết dung lượng của bộ nhớ
này: b. 64 KB .


24. Bộ nhớ bán dẫn 8 bit có mã số 27256 cho biết dung lượng của bộ nhớ
này: c. 32 KB
25. Bộ nhớ bán dẫn 8 bit có mã số 27128 cho biết dung lượng của bộ nhớ
này: d. 16 KB .
26. Bộ nhớ bán dẫn 8 bit có mã số 2764 cho biết dung lượng của bộ nhớ này:
c. 8 KB
27. Bộ nhớ bán dẫn 8 bit có mã số 2732 cho biết dung lượng của bộ nhớ này:
b. 4 KB
28. Bộ nhớ bán dẫn 8 bit có mã số 2716 cho biết dung lượng của bộ nhớ này:
a. 2 KB
29. Bộ nhớ bán dẫn 8 bit có mã số 6116 cho biết số chân địa chỉ của bộ nhớ
này: c. 11 chân
30. Bộ nhớ bán dẫn 8 bit có mã số 2732 cho biết số chân địa chỉ của bộ nhớ

này: d. 12 chân
31. Bộ nhớ bán dẫn 8 bit có mã số 2764 cho biết số chân địa chỉ của bộ nhớ
này: a. 13 chân
32. Bộ nhớ bán dẫn 8 bit có mã số 61128 cho biết số chân địa chỉ của bộ nhớ
này: b. 14 chân
33. Bộ nhớ bán dẫn 8 bit có mã số 61256 cho biết số chân địa chỉ của bộ nhớ
này: c. 15 chân
34. Bộ nhớ bán dẫn 8 bit có mã số 62512 cho biết số chân địa chỉ của bộ nhớ
này: d. 16 chân
35. Bộ nhớ bán dẫn 8 bit có mã số 2716 cho biết số chân dữ liệu của bộ nhớ
này: a. 8 chân b
36. Bộ nhớ bán dẫn 8 bit có mã số 2732 cho biết số chân dữ liệu của bộ nhớ
này: d. 8 chân
37. Bộ nhớ bán dẫn 8 bit có mã số 61128 cho biết số chân dữ liệu của bộ nhớ
c. 8 chân
38. Bộ nhớ bán dẫn 8 bit có mã số 62512 cho biết số chân dữ liệu của bộ nhớ
này: c. 8 chân
39. Trong hệ thống bus của máy tính, loại bus nào là bus 2 chiều: a. Bus dữ liệu
.
40. Trong hệ thống bus của máy tính, bus địa chỉ có chiều di chuyển thông tin
địa chỉ đi từ: a. Từ CPU đến bộ nhớ và thiết bị ngoại vi.
41. Trong hệ thống bus của máy tính, bus dữ liệu có chiều di chuyển thông tin
dữ liệu đi từ: c. Cả hai câu a và b đều đúng.
42. Một bộ vi xử lý có 20 đường dây địa chỉ. Cho biết số lượng vị trí nhớ mà bộ
vi xử lý đó có khả năng truy xuất: b. 1024 K
43. Số lượng bộ đếm/bộ định thời (Timer) có trong chip vi điều khiển 8051 là:
b. 2
44. Dung lượng bộ nhớ dữ liệu có trong chip 8051 là: d. 4 KB
45. Dung lượng bộ nhớ chương trình có trong chip 8051 là: a. 128 byte
46. Chip vi điều khiển 8051 có bao nhiêu port xuất nhập dữ liệu: d. 4

47. Dung lượng bộ nhớ chương trình ngoài và bộ nhớ dữ liệu ngoài tối đa mà
chip 8051 có khả năng truy xuất là: b. 64 KB
48. Trong chip vi điều khiển 8051, các port xuất nhập có hai công dụng là: c.


P0, P2, P3
49. Trong chip vi điều khiển 8051, port ch? có chức năng xuất nhập cơ bản là:
b. P1
50. Khi các port xuất nhập của 8051 đóng vai trò là port xuất nhập dữ liệu thì
port nào cần phải có điện trở kéo lên bên ngoài: a. P0
51. Khi chip 8051 sử dụng bộ nhớ bên ngoài thì port nào đóng vai trò là bus
địa chỉ byte thấp và bus dữ liệu đa hợp ( AD0.. AD7 ): a. P0
52. Khi chip 8051 sử dụng bộ nhớ bên ngoài thì port nào đóng vai trò là bus
địa chỉ byte cao: c. P2
53. Khi chip 8051 sử dụng bộ nhớ bên ngoài hay các chức năng đặc biệt thì
port nào đóng vai trò là các tín hiệu điều khiển: d. P3
54. PSEN là tín hiệu điều khiển: a. Cho phép truy xuất (đọc) bộ nhớ chương
trình bên ngoài.
55. EA là tín hiệu điều khiển: b. Cho phép truy xuất (sử dụng) bộ nhớ chương
trình bên ngoài.
56. ALE là tín hiệu điều khiển: c. Cho phép chốt địa chỉ để thực hiện việc giải
đa hợp.
57. RST là tín hiệu điều khiển: d. Cho phép thiết lập lại chế độ hoạt động cuả
chip 8051.
58. WR là tín hiệu điều khiển: b. Cho phép ghi thông tin vào bộ nhớ dữ liệu
ngoài.
59. RD là tín hiệu điều khiển: a. Cho phép đọc thông tin từ bộ nhớ dữ liệu
ngoài. .
60. Tần số phổ dụng của thạch anh sử dụng cho hầu hết các chip vi điều khiển
họ MCS-51 là: c. 12 MHZ

61. Chân PSEN của chip 8051 thường đựơc nối với chân nào của bộ nhớ
chương trình bên ngoài: d.OE\
62. Nếu tần số xung clock của mạch dao động trong chip là 12 MHZ thì tần số
của tín hiệu tại chân ALE là bao nhiêu: c. 2 MHZ
63. Khi dùng mạch dao động TTL bên ngoài tạo tín hiệu xung clock cho chip
8051 thì tín hiệu xung clock phải được đưa vào chân: c. XTAL1
64. Các dãy thanh ghi (bank) của chip 8051 nằm trong: c. Bộ nhớ dữ liệu bên
trong.
65. Không gian bộ nhớ chương trình bên trong của chip 8051 có dung lượng
tối đa là: c. 4 KB
66. Không gian bộ nhớ dữ liệu bên trong của chip 8051 có dung lượng tối đa
là: a. 128 byte
67. Trong không gian bộ nhớ dữ liệu bên trong của chip 8051, các dãy thanh
ghi có địa chỉ: a. 00H - 1FH
68. Trong không gian bộ nhớ dữ liệu bên trong của chip 8051, vùng RAM định
địa chỉ bit có địa chỉ: b. 20H - 2FH
69. Trong không gian bộ nhớ dữ liệu bên trong của chip 8051, vùng RAM đa
chức năng có địa chỉ: c. 30H -7FH
70. Trong không gian bộ nhớ dữ liệu bên trong của chip 8051, các thanh ghi
chức năng đặc biệt (SFR) có địa chỉ: d. 80H - FFH
71. Khi thực hiện phép nhân 2 số 8 bit với nhau thì byte cao của kết quả sẽ


được chứa trong thanh ghi nào? b. Thanh ghi B
72. Khi thực hiện phép nhân 2 số 8 bit với nhau thì byte thấp của kết quả sẽ
được chứa trong thanh ghi nào? a. Thanh ghi A
73. Khi thực hiện phép chia 2 số 8 bit với nhau thì thương số của phép chia sẽ
được chứa trong thanh ghi nào? c. Thanh ghi A
74. Khi thực hiện phép chia 2 số 8 bit với nhau thì số dư của phép chia sẽ
được chứa trong thanh ghi nào? d. Thanh ghi B

75. Khi CPU thực hiện phép tính số học có nhớ thì chip 8051 đặt cờ nào lên
mức 1 ? a. Cờ nhớ CY
76. Để báo 4 bit thấp của kết quả tính toán thuộc khoảng OH - 9H hay thuộc
khoảng AH - FH thì chip 8051 sử dụng cờ nào? b. Cờ nhớ phụ AC
77. Để báo kết quả tính toán chứa trong thanh ghi A bằng 0 hay khác 0 thì chip
8051 sử dụng cờ nào? c. Cờ F0
78. Để báo kết quả tính toán của phép toán số học (phép toán có dấu) có nằm
trong khoảng từ d. Cờ tràn OV
79. Để báo số chữ số 1 trong thanh ghi A là số chẳn hay lẻ thì chip 8051 sử
dụng cờ nào? c. Cờ P
80. Để chọn dãy thanh ghi tích cực là dãy 2 thì các bit RS0, RS1 phải có giá trị
là bao nhiêu? b. RS0 = 0, RS1 = 1
81. Để chọn dãy thanh ghi tích cực là dãy 1 thì các bit RS0, RS1 phải có giá trị
là bao nhiêu? c. RS0 = 1, RS1 = 0
82. Để chọn dãy thanh ghi tích cực là dãy 3 thì các bit RS0, RS1 phải có giá trị
là bao nhiêu?d. RS0 = 1, RS1 = 1
83. Để chọn dãy thanh ghi tích cực là dãy 0 thì các bit RS0, RS1 phải có giá trị
là bao nhiêu?a. RS0 = 0, RS1 = 0
84. Đối với chip 8051 thì vùng nhớ được dùng làm ngăn xếp (stack) được lưu
giữ trong: c. Bộ nhớ dữ liệu bên trong.
85. Vùng nhớ được dùng làm ngăn xếp (stack) có địa chỉ kết thúc là: a. 7FH
86. Nếu không khởi động thanh ghi SP thì vùng nhớ của ngăn xếp (stack) có
địa chỉ bắt đầu là: b. 08H
87. Nếu thanh ghi SP có giá trị là 5FH thì vùng nhớ của ngăn xếp (stack) có địa
chỉ bắt đầu: a. 5EH
88. Nếu thanh ghi SP có giá trị là 21H thì vùng nhớ của ngăn xếp (stack) có địa
chỉ bắt đầu: a. 20H
89. Nếu thanh ghi SP có giá trị là 59H thì vùng nhớ của ngăn xếp (stack) có địa
chỉ bắt đầu: b. 58H
90. Nếu người lập trình không khởi động thanh ghi SP thì khi 8051 hoạt động

nó sẽ tự động nạp vào trong thanh ghi SP một giá trị là bao nhiêu ? b. 08H
91. Thanh ghi DPTR được dùng để chứa địa chỉ của ô nhớ cần truy xuất thuộc
bộ nhớ: d. RAM ngoài
92. Thanh ghi DPTR là một thanh ghi: c. 16 bit
93. Chip 8051 có bao nhiêu port xuất nhập dữ liệu dưới dạng song song: d. 4
94. Chân nhận dữ liệu của port nối tiếp: b. RXD
95. Khi bộ định thời trong chip 8051 đóng vai trò là bộ đếm sự kiện (Counter)
thì nó sẽ nhận xung nhịp từ chân nào ? d. T0
96. Chân phát dữ liệu của port nối tiếp: a. TXD


97. Để nhận biết có tín hiệu ngắt từ nguồn bên ngoài hay không thì chip 8051
sử dụng chân nào ? c. INT0
98. Thanh ghi điều khiển chế độ hoạt động của bộ định thời trong chip 8051: c.
TMOD
99. Thanh ghi điều khiển trạng thái và quá trình hoạt động của bộ định thời
trong chip 8051: d. TCON
100. Ở chế độ nguồn giãm (Power down) thì điện áp chân Vcc của chip 8051
là bao nhiêu volt? a. 2V
101. Ở chế độ nghĩ(Idle) thì điện áp chân Vcc của chip 8051 là bao nhiêu volt?
d. 5V
102. Nếu thạch anh dao động gắn bên ngoài chip 8051 có tần số là 12MHz thì
một chu kỳ máy dài: d. 1 µs
103. Lệnh nhảy nào trong số các lệnh sau đây có tầm nhảy đến phải ở trong
cùng khối 2KB của bộ nhớ chương trình: b. AJMP
104. Lệnh nhảy nào trong số các lệnh sau đây có tầm nhảy đến là bất cứ nơi
nào trong không gian bộ nhớ chương trình 64KB. c. LJMP
105. Lệnh nhảy nào trong số các lệnh sau đây có tầm nhảy đến là 128 byte
trước lệnh và 127 byte sau lệnh: SJMP
106. Lệnh nào trong số các lệnh sau đây là lệnh sai: d. DEC DPTR

107. Lệnh nhảy đến địa chỉ rel nếu nội dung thanh chứa (thanh ghi A) khác 0: a. JNZ rel
08. Lệnh nhảy đến địa chỉ rel nếu nội dung cờ 0 (cờ zero) bằng 0: b. JZ rel
109. Lệnh nhảy đến địa chỉ rel nếu nội dung cờ 0 (cờ zero) bằng 1: a. JNZ rel
110. Lệnh nhảy đến địa chỉ rel nếu nội dung thanh chứa (thanh ghi A) bằng 0: b.
JZ rel
111. Lệnh nhảy đến địa chỉ rel nếu nội dung cờ nhớ bằng 0: c. JNC rel
112. Lệnh nhảy đến địa chỉ rel nếu nội dung cờ nhớ khác 0: d. JC rel
113. Lệnh nào trong số các lệnh sau đây sử dụng kiểu định địa chỉ trực tiếp
cho toán hạng nguồn: b. MOV 00H, R0
114. Lệnh nào trong số các lệnh sau đây sử dụng kiểu định địa chỉ gián tiếp
cho toán hạng nguồn: d. MOV 00H, @R0
115. Lệnh nào trong số các lệnh sau đây sử dụng kiểu định địa chỉ thanh ghi
cho toán hạng nguồn: a. MOV R0, #00H
116. Lệnh nào trong số các lệnh sau đây sử dụng kiểu định địa chỉ tức thời cho
toán hạng a. MOV R0, #00H
117. Lệnh nào trong số các lệnh sau đây sử dụng kiểu định địa chỉ tương đối:
a. SJMP rel
118. Lệnh nào trong số các lệnh sau đây sử dụng kiểu định địa chỉ tuyệt đối: b.
ACALL rel
119. Lệnh nào trong số các lệnh sau đây sử dụng kiểu định địa chỉ dài: c.
LCALL rel
120. Lệnh nào trong số các lệnh sau đây sử dụng kiểu định địa chỉ chỉ số: d.
MOV A, #FF0H
122. Lệnh nào trong số các lệnh sau đây là lệnh sai: c. MOV #255, A
123. Lệnh nào trong số các lệnh sau đây là lệnh sai: d. MOV A, SBUF
124. Lệnh nào trong số các lệnh sau đây là lệnh sai: d. POP R0
125. Lệnh nào trong số các lệnh sau đây thuộc nhóm lệnh số học của chip


8051: a. INC

126. Lệnh nào trong số các lệnh sau đây thuộc nhóm lệnh logic của chip 8051:
d. CPL , SWAP
127. Lệnh nào trong số các lệnh sau đây thuộc nhóm lệnh di chuyển dữ liệu của chip
8051: b. SWAP
128. Lệnh nào trong số các lệnh sau đây thuộc nhóm lệnh xử lý bit của chip
8051: c. XCH
129. Lệnh nào trong số các lệnh sau đây thuộc nhóm lệnh rẽ nhánh của chip
8051: c. CJNE
130. Lệnh nào trong số các lệnh sau đây là lệnh sai: c. MOV #0B0H, A
131. Lệnh di chuyển nội dung của thanh ghi R0 vào thanh ghi A: b. MOV A, R0
132. Lệnh so sánh nội dung của ô nhớ 3FH với nội dung của thanh ghi A và
nhảy đến địa chỉ c. CJNE A,3FH, rel
133. Lệnh so sánh nội dung của ô nhớ 00H với một hằng số có giá trị 00H và
nhảy đến địa a. CJNE R0, #00H, rel
134. Lệnh giãm nội dung của thanh ghi R0 và nhảy đến địa chỉ rel nếu nội dung
của thanh b. DJNZ R0, rel
135. Lệnh so sánh nội dung của thanh ghi R0 với một hằng số có giá trị 00H và
nhảy đến địa a. CJNE R0, #00H, rel
136. Lệnh cất dữ liệu vào vùng nhớ ngăn xếp (Stack): b. PUSH
137. Lệnh lấy dữ liệu ra từ vùng nhớ ngăn xếp (Stack): a. POP
138. Lệnh hoán chuyển nội dung của hai nibble (hai nửa 4 bit) của thanh ghi A:
d. SWAP
139. Lệnh di chuyển giá trị 7FH vào ô nhớ có địa chỉ 7FH: c. MOV 7FH, #7FH
140. Cho biết trạng thái các cờ sau khi chip 8051 thực hiện phép toán số học
(52H + 12H) a. CY= 0, AC = 0
141. Cho biết trạng thái các cờ sau khi chip 8051 thực hiện phép toán số học
(89H + 57H) b. CY= 0, AC = 1
142. Cho biết trạng thái các cờ sau khi chip 8051 thực hiện phép toán số học
(C3H + AAH) c. CY= 1, AC = 0
143. Cho biết trạng thái các cờ sau khi chip 8051 thực hiện phép toán số học

(C5H + B6H) c. CY= 1, AC = 0
144. Cho biết trạng thái các cờ sau khi chip 8051 thực hiện phép toán số học
(00H - 01H) d. CY= 1, AC = 1
145. Cho biết trạng thái các cờ sau khi chip 8051 thực hiện phép toán số học
(83H + 49H) a. AC = 0, OV = 0
146. Cho biết trạng thái các cờ sau khi chip 8051 thực hiện phép toán số học
(B4H + 8BH) b. AC = 0, OV = 1
1. Bộ vi xử lý là: Hệ thống các vi mạch số hoạt động theo chương trình.
2. Bảng vecter ngắt trong hệ thống 8086 bắt đầu tại địa chỉ : 00000H
3. Bảng vecter ngắt trong hệ thống 8086 sử dụng để : Chứa địa chỉ chương
trình ngắt
4. Bao nhiêu bit nhị phân được viết gọn lại thành một số Hex?: 4
5. Bộ nhớ có thể truy cập ngẫu nhiên là: Bộ nhớ ROM và bộ nhớ RAM


6. Bus địa chỉ là: Các ngõ ra của vi xử lý
7. Bus điều khiển của bộ nhớ là: Ngõ vào của bộ nhớ
8. Bus dữ liệu là: Các đường hai chiều của bộ vi xử lý
9. Các chương trình của 8086 quản lý địa chỉ: Logic
10. Các địa chỉ logic nào có thể sử dụng cho địa chỉ vật lý 12345H?:
1234H:0005H , 1230H:0045H , 1200H:0345H
11. Các khai báo dữ liệu sau, khái báo nào không bị lỗi: Anh DB 9,3,8,7,0
12. Các lệnh nào sau đây là các lệnh chỉ dẫn hợp dịch: .Model, .Stack , .Data,
.Code
13. Các thanh ghi nào giữ địa chỉ Offset khi 8086 truy cập vùng nhớ ngăn xếp?:
Chỉ có SP
14. Các thanh ghi nào giữ kết quả trong các lệnh nhân chia 16 bit ?: AX và DX
15. Các thiết bị ngoại vi được nối tới bộ vi xử lý: Thông qua các cổng vào ra
16. Các yếu tố để lựa chọn bộ vi xử lý bao gồm: Tốc độ, Độ lớn BUS dữ liệu,
Độ lớn BUS địa chỉ

17. Cần bao nhiêu đường địa chỉ để giải mã cho 13 chip nhớ trong một hệ
thống Vi xử lý ?:4
18. Chương trình của hệ thống vi xử lý là: Là tập hợp các lệnh được sắp xếp
theo giải thuật của một bài toán hay một công việc nào đó.
19. Chương trình phần mềm là yếu tố ảnh hưởng tới tốc độ hoạt động của hệ
thống vi xử lý như thế nào?: Có ảnh hưởng nhưng không phải là yếu tố quan
trọng nhất.
20. Cờ dấu SF của 80286 sẽ được lập lên 1 khi: Kết quả phép tính có bit MSB
bằng 1
21. Cờ định hướng (DF) cần phải quan tâm tới khi thực hiện các lệnh: Xử lý
chuỗi dữ liệu
22. Cờ nhớ (CF) của CPU 8086 được lập lên 1 khi: Kết quả các phép tính tràn
khỏi dụng lượng chứa của toán hạng đích
23. Cờ phụ của CPU 80286 sử dụng cho các lệnh: Thực hiện với số BCD
24. Cờ zero (ZF) của CPU 8086 được lập lên 1 khi: Kết quả các phép tính
bằng 0
25. Cổng nối tiếp của 8051 có bao nhiêu chế độ hoạt động? 4
26. CPU 8086 có bao nhiêu chu kỳ máy truy xuất bộ nhớ và vào ra : 4
27. CPU 8086 có bao nhiêu cờ trạng thái?: 6
28. CPU, bộ nhớ và vào ra nằm trong một chip
29. Để đảo trạng thái các bit trong một thanh ghi có thể: XOR nó với FFH
30. Để lập một bit trong một thanh ghi lên 1 mà không làm thay đổi các bit khác
có thể sử dụng lệnh: OR
31. Để truy cập bộ nhớ CPU cung cấp địa chỉ gì cho bộ nhớ : Vật lý.
32. Địa chỉ của CPU cung cấp sẽ được chuyển qua các bộ chốt (Latch) khi tín
hiệu nào tác động tích cực: ALE
33. Giả sử AH=02; AL=03 sau lệnh MUL AH sẽ được: AH=0
34. Giả sử AL chứa mã ASCII của một số từ 0 tới 9 sau lệnh AND AL,0FH thì:
AL là mã BCD của số đó
35. Giả sử AL=35H, CL=4 sau lệnh SHR AL,CL sẽ được: AL=3; CL=4

36. Giả sử AX =9; BX=12 sau lệnh CMP AX,BX sẽ có: CF=1; ZF=0


37. Giả sử AX=2; BX=3 sau lệnh ADC AX,BX thì: AX=5 hoặc 6; BX=3
38. Giả sử có AL = 61H, CL = 4 sau lệnh ROL AL,CL sẽ được : AL=16; CF=0
39. Giả sử có CX=00F0H; DX=0007H, sau lệnh CMP CX,DX lệnh nào sau
đây chuyển điều khiển chương trình tới nhãn N: JG N
40. Giả sử có khai báo biến String DB 'Hoc vien CNBCVT' thì sau lệnh LEA
BP,String sẽ được: BP chứa địa chỉ của ô nhớ chứa ký tự 'H'
41. Hàm 02 ngắt 21H của DOS là hàm : Hiện một ký tự lên màn hình
42. Hãy cho biết trình tự ưu tiên ngắt sau khi thực hiện lệnh MOV IP,#0000
1100B?: INT1, TF1, INT0, TF0
43. Hệ thống vi xử lý bao gồm bao nhiêu khối chức năng chính? : 3
44. Hệ thống vi xử lý chuyên dụng có cấu hình phần cứng: Đơn giản nhất để có
thể thực hiện được nhiệm vụ yêu cầu.
45. Khác lệnh JMP trước khi chuyển điều khiển chương trình qua vị trí mới lệnh
CALL sẽ: Cất địa chỉ của lệnh kế tiếp vào đỉnh ngăn xếp.
46. Khi các tín hiệu điều khiển đọc và điều khiển ghi bộ nhớ không tích cực thì
BUS dữ liệu của bộ nhớ sẽ ở trạng thái : High Z
47. Khi có bộ giải mã lệnh (điều khiển EU): Mã các lệnh sẽ ngắn hơn.
48. Khi có hai đường địa chỉ không sử dụng (bỏ trống) thì mỗi ô nhớ sẽ có ít
nhất bao địa chỉ mà CPU có thể truy cập được?: 4
49. Khi có hàng đợi lệnh chương trình sẽ thực hiện nhanh hơn do: Quá trình lấy
lệnh thực hiện đồng thời với quá trình thực hiện lệnh
50. Khi đọc bộ nhớ CPU thực hiện các công việc : Cấp địa chỉ, cấp tín hiệu
điều khiển đọc bộ nhớ, nhận dữ liệu.
51. Khi IC giải mã (decoder) có 3 ngõ vào địa chỉ, số ngõ ra của nó sẽ là: 8
52. Khi không được chọn Bus dữ liệu của bộ nhớ ở trạng thái: High Z
53. Khi không được chọn, ngõ ra của mạch cài (chốt): Giống trạng thái ngõ vào
trước đó.

54. Khi nào thì giá trị của thanh ghi CS và IP có thể bị thay đổi: Khi thực hiện
các lệnh nhảy , Khi thực hiện các chương trình con , Khi xảy ra ngắt.
55. Khi tín hiệu cho phép không tích cực, ngõ ra của cổng đệm 3 trạng thái sẽ :
High Z
56. Khi toàn bộ dung lượng nhớ mà CPU có thể quản lý được nằm trong một
chip nhớ thì tín hiệu chọn mạch: Luôn tích cực
57. Khi xảy ra ngắt CPU 8086 sẽ: Chuyển qua thực hiện chương trình ngắt.
58. Lệnh JNBE chuyển điều khiển chương trình khi: Lớn hơn
59. Lệnh JPE M chuyển điều khiển chương trình tới nhãn M khi : PF = 1
60. Mã ASCII của ESC (escape) là: 1BH
61. Mã ASCII của số 5 là: 35H
62. Mạch điện tử cộng một bit bất kỳ trong một mạch cộng hai số nhị phân
nhiều bit sẽ có: Ba ngõ vào hai ngõ ra.
63. Mạch giải mã địa chỉ nào có thể sử dụng cho việc giải mã địa chỉ bộ nhớ
của hệ thống của một hệ thống vi xử lý 8086 bao gồm 1 bộ nhớ EPROM 4M và
2 bộ nhớ SRAM 2M: Cả 03 mạch trên đều có thể sử dụng được.
64. Một lệnh của bộ vi xử lý là: Chuỗi các bit 0 và 1 cung cấp cho vi xử lý để nó
thực hiện được một chức năng số cơ bản.
65. Nếu có khai báo dữ liệu: BX=1000H; AL= 1BH


66. Nếu địa chỉ đầu của một vùng nhớ 642KB là 0 thì địa chỉ cuối của vùng nhớ
này là (mỗi ô nhớ chứa 1 byte): A07FFH
67. Nếu địa chỉ đầu của vùng nhớ 2K bằng 0 thì địa chỉ cuối của vùng nhớ này
tính theo Hex sẽ là: 07FFH
68. Nếu tính cả các thanh ghi thì vùng nhớ RAM của 8051 sẽ bao gồm: 256
byte
69. Nhóm các thanh ghi nào sau đây đều có thể sử dụng giữ địa chỉ độ dời khi
truy cập bộ nhớ dữ liệu? : BX, BP, DI, SI
70. Sau khi gọi hàm 01 của ngắt 21H sẽ được: AL chứa mã ASCII của phím

nhấn.
71. Sau khi thực hiện lệnh MOV AL,0 sẽ xác định được: Không cờ nào bị thay
đổi.
72. Sau lệnh LOOP các giá trị nào có thể bị thay đổi: CX và ZF
73. Số thanh ghi đoạn của 8086 là: 4
74. Thanh ghi BX có thể sử dụng để : Chứa một dữ liệu, Chứa một địa chỉ độ
dời.
75. Thanh ghi DX là một thanh ghi : Đa năng
76. Thanh ghi ES sử dụng để truy cập : Vùng nhớ dữ liệu, Vùng nhớ ngăn xếp
77. Thanh ghi nào được mặc định giữ số đếm trong các lệnh lặp ?: CX
78. Thanh ghi nào giữ địa chỉ đoạn khi CPU 8086 truy cập vùng nhớ lệnh ?:
CS
79. Thanh ghi nào sử dụng cấp địa chỉ độ dời (offset) khi CPU lấy lệnh: IP
80. Thứ tự các thành phần trong dòng lệnh trong chương trình hợp ngữ từ trái
qua sẽ là: Nhãn, lệnh, các toán hạng, chú thích
81. Tốc độ của hệ thống vi xử lý phụ thuộc vào các yếu tố nào sau đây: Tốc độ
CPU , Tốc độ truy xuất của bộ nhớ, Chương trình.
82. Trong các chuỗi ký tự sau, chuỗi nào có thể làm nhãn đúng trong dòng lệnh
hợp ngữ?: @49N
83. Trong các lệnh nhân và chia, 8051 sử dụng các thanh ghi nào?: Thanh ghi
A và thanh ghi B
84. Trong chế độ 1 tín hiệu OBF là một tín hiệu: Ra
85. Trong chế độ địa chỉ gián tiếp thanh ghi dữ liệu là: Giá trị nằm trong một ô
nhớ có địa chỉ giữ trong một thanh ghi.
86. Trong chế độ địa chỉ tương đối chỉ số, dữ liệu sử dụng trong lệnh nằm
trong một ô nhớ có địa chỉ bằng: Giá trị chứa trong thanh ghi DI hoặc SI cộng
với một số độ dời.
87. Trong chế độ thanh ghi dịch, cổng nối tiếp của 8051 sẽ truyền nhận dữ liệu
theo kiểu: Đơn công
88. Trong CPU 8086 BIU có chức năng: Giao tiếp với các thiết bị bên ngoài

CPU
89. Trong hệ nhị phân một byte bằng: 8 bit
90. Trong hệ nhị phân số âm 1 biểu diễn bằng tổ hợp 16 bit sẽ bằng: 1111
1111 1111 1111B
91. Trong hệ nhị phân số âm có: Bit MSB bằng 1
92. Trong hệ nhị phân số âm sẽ bằng: Là số bù hai của số dương tương ứng
93. Trong hệ thống 80286, các bộ transceiver có thể truyền: Dữ liệu theo hai


chiều
94. Trong hệ thống 8086 sau khi lấy dữ liệu từ ngăn xếp thanh ghi con trỏ ngăn
xếp sẽ: Tự động tăng
95. Trong hệ thống vi xử lý Bus điều khiển dùng để: Xác định các chế độ hoạt
động của HT vi xử lý
96. Trong hệ thống vi xử lý Bus là: Đường truyền thông tin giữa các khối mạch
của hệ thống vi xử lý.
97. Trong hệ thống vi xử lý trước khi thực hiện chương trình được chứa trong:
Trong bộ nhớ bán dẫn.
98. Trong khung truyền cận đồng bộ bit Stop có thể chiếm: 1 bit, 1.5 bit, 2 bit
99. Trong lệnh MOVSB thì: Cả hai thanh ghi DI và SI sẽ thay đổi giá trị
100. Trong lệnh XLAT toán hạng nguồn nằm trong: Bộ nhớ
101. Trong mã lệnh phần chỉ thị toán hạng (Operand) sử dụng để mã hoá: Vị trí
chứa dữ liệu sử dụng trong lệnh
102. Trước khi thực hiện chương trình ngắt, CPU 8086 sẽ thực hiện các công
việc: Lưu giá trị trong các thanh ghi CS, IP và thanh ghi cờ vào đỉnh ngăn xếp.
103. Với mã BCD không nén thì có thể sử dụng bao nhiêu bit biểu diễn cho
một số thập phân?: Không xác định.
104. Với mã BCD số 80 thập phân có thể biểu diễn bằng ít nhất: 8 bit
105. Với tần số thạnh

1. Chip vi điều khiển 8051 được sản xuất lần đầu tiên vào năm nào? Do nhà
sản xuất nào chế tạo? c. 1980 - Hãng Intel
2. Mã lệnh từ bộ nhớ chương trình bên ngoài, sau khi được CPU đọc vào sẽ
được chứa tại bộ phận nào trong CPU. b. Thanh ghi IR
3.Bộ phận nào trong CPU dùng để lưu giữ địa chỉ của lệnh kế tiếp trong bộ
nhớ chương trình mà CPU cần thực hiện. b. Thanh ghi IR
4. Nhiệm vụ của CPU là: d. Cả hai câu a và b đều đúng.
5. Mã BCD nén là: c. Hai Số BCD dài 1 byte.
6. Mã bù 2 của 1 số nhị phân được tạo ra bằng cách: b. Cộng thêm 1 vào mã
bù 1
7. Mã bù 1 của 1 số nhị phân được tạo ra bằng cách: a. Đảo trạng thái tất cả
các bit của số nhị phân.
8. Giao tiếp song song là phương thức giao tiếp (so sánh với giao tiếp nối
tiếp): c. Truyền từ hai bit trở lên, tốc độ truyền nhanh, khoảng cách truyền gần.
9. Giao tiếp nối tiếp là phương thức giao tiếp (so sánh với giao tiếp song
song): b. Truyền từng bit, tốc độ truyền chậm, khoảng cách truyền xa.
10. ROM là loại bộ nhớ bán dẫn có đặc tính: b. Cho phép đọc dữ liệu từ ROM,
không cho phép ghi dữ liệu vào ROM, không mất dữ liệu khi mất nguồn điện.
11. RAM là loại bộ nhớ bán dẫn có đặc tính: c. Cho phép đọc dữ liệu từ RAM,
cho phép ghi dữ liệu vào RAM, mất dữ liệu khi mất nguồn điện.
12. Loại bộ nhớ ROM cho phép ta ghi dữ liệu vào và xoá dữ liệu đi bằng tia
cực tím: c. PROM
13. Loại bộ nhớ ROM cho phép ta ghi dữ liệu vào và xoá dữ liệu đi bằng tín


hiệu điện: d. Flash ROM
14. Loại bộ nhớ bán dẫn có thể mất dữ liệu ngay khi vẫn còn nguồn điện cung
cấp: b. DRAM
15. Loại bộ nhớ ROM cho phép ta có thể ghi dữ liệu vào và xoá dữ liệu: c.
EPROM

16. Quá trình làm tươi (Refresh) dữ liệu là quá trình cần thiết đối với loại bộ nhớ
bán dẫn: b. DRAM
17. Bộ nhớ bán dẫn 8 bit có mã số 62512 cho biết dung lượng của bộ nhớ
này: b. 512 Kbit
18. Bộ nhớ bán dẫn 8 bit có mã số 62256 cho biết dung lượng của bộ nhớ
này: c. 256 Kbit
19. Bộ nhớ bán dẫn 8 bit có mã số 62128 cho biết dung lượng của bộ nhớ
này: c. 128 Kbit
20. Bộ nhớ bán dẫn 8 bit có mã số 6264 cho biết dung lượng của bộ nhớ này:
a. 64 Kbit
21. Bộ nhớ bán dẫn 8 bit có mã số 6232 cho biết dung lượng của bộ nhớ này
d. 32 Kbit
22. Bộ nhớ bán dẫn 8 bit có mã số 6116 cho biết dung lượng của bộ nhớ này:
c. 16 Kbit
23. Bộ nhớ bán dẫn 8 bit có mã số 27512 cho biết dung lượng của bộ nhớ
này: b. 64 KB
24. Bộ nhớ bán dẫn 8 bit có mã số 27256 cho biết dung lượng của bộ nhớ
này: c. 32 KB
25. Bộ nhớ bán dẫn 8 bit có mã số 27128 cho biết dung lượng của bộ nhớ
này: d. 16 KB .
26. Bộ nhớ bán dẫn 8 bit có mã số 2764 cho biết dung lượng của bộ nhớ này:
c. 8 KB
27. Bộ nhớ bán dẫn 8 bit có mã số 2732 cho biết dung lượng của bộ nhớ này:
b. 4 KB
28. Bộ nhớ bán dẫn 8 bit có mã số 2716 cho biết dung lượng của bộ nhớ này:
a. 2 KB
29. Bộ nhớ bán dẫn 8 bit có mã số 6116 cho biết số chân địa chỉ của bộ nhớ
này: c. 11 chân
30. Bộ nhớ bán dẫn 8 bit có mã số 2732 cho biết số chân địa chỉ của bộ nhớ
này: d. 12 chân

31. Bộ nhớ bán dẫn 8 bit có mã số 2764 cho biết số chân địa chỉ của bộ nhớ
này: a. 13 chân
32. Bộ nhớ bán dẫn 8 bit có mã số 61128 cho biết số chân địa chỉ của bộ nhớ
này: b. 14 chân
33. Bộ nhớ bán dẫn 8 bit có mã số 61256 cho biết số chân địa chỉ của bộ nhớ
này: c. 15 chân
34. Bộ nhớ bán dẫn 8 bit có mã số 62512 cho biết số chân địa chỉ của bộ nhớ
này: d. 16 chân
35. Bộ nhớ bán dẫn 8 bit có mã số 2716 cho biết số chân dữ liệu của bộ nhớ
này: a. 8 chân
36. Bộ nhớ bán dẫn 8 bit có mã số 2732 cho biết số chân dữ liệu của bộ nhớ


này: b. 12 chân
37. Bộ nhớ bán dẫn 8 bit có mã số 61128 cho biết số chân dữ liệu của bộ nhớ
này: b. 14 chân
38. Bộ nhớ bán dẫn 8 bit có mã số 62512 cho biết số chân dữ liệu của bộ nhớ
này:
a. 14 chân b. 10 chân c. 8 chân d. 12 chân
39. Trong hệ thống bus của máy tính, loại bus nào là bus 2 chiều: a. Bus dữ liệu
40. Trong hệ thống bus của máy tính, bus địa chỉ có chiều di chuyển thông tin
địa chỉ đi từ: a. Từ CPU đến bộ nhớ và thiết bị ngoại vi.
41. Trong hệ thống bus của máy tính, bus dữ liệu có chiều di chuyển thông tin
dữ liệu đi từ: c. Cả hai câu a và b đều đúng.
42. Một bộ vi xử lý có 20 đường dây địa chỉ. Cho biết số lượng vị trí nhớ mà bộ
vi xử lý đó có khả năng truy xuất: b. 1024 K
43. Số lượng bộ đếm/bộ định thời (Timer) có trong chip vi điều khiển 8051 là: b.2
44. Dung lượng bộ nhớ dữ liệu có trong chip 8051 là: d. 4 KB
45. Dung lượng bộ nhớ chương trình có trong chip 8051 là: a. 128 byte
46. Chip vi điều khiển 8051 có bao nhiêu port xuất nhập dữ liệu: d. 4

47. Dung lượng bộ nhớ chương trình ngoài và bộ nhớ dữ liệu ngoài tối đa mà
chip 8051 có khả năng truy xuất là: b. 64 KB
48. Trong chip vi điều khiển 8051, các port xuất nhập có hai công dụng là: c.
P0, P2, P3
49. Trong chip vi điều khiển 8051, port ch? có chức năng xuất nhập cơ bản là:
b. P1
50. Khi các port xuất nhập của 8051 đóng vai trò là port xuất nhập dữ liệu thì
port nào cần phải có điện trở kéo lên bên ngoài: a. P0
51. Khi chip 8051 sử dụng bộ nhớ bên ngoài thì port nào đóng vai trò là bus
địa chỉ byte thấp và bus dữ liệu đa hợp ( AD0.. AD7 ): a. P0
52. Khi chip 8051 sử dụng bộ nhớ bên ngoài thì port nào đóng vai trò là bus
địa chỉ byte cao: c. P2
53. Khi chip 8051 sử dụng bộ nhớ bên ngoài hay các chức năng đặc biệt thì
port nào đóng vai trò là các tín hiệu điều khiển: d. P3
54. PSEN là tín hiệu điều khiển: a. Cho phép truy xuất (đọc) bộ nhớ chương
trình bên ngoài.
55. EA là tín hiệu điều khiển: b. Cho phép truy xuất (sử dụng) bộ nhớ chương
trình bên ngoài.
56. ALE là tín hiệu điều khiển: c. Cho phép chốt địa chỉ để thực hiện việc giải
đa hợp.
57. RST là tín hiệu điều khiển: d. Cho phép thiết lập lại chế độ hoạt động cuả
chip 8051.
58. WR là tín hiệu điều khiển: b. Cho phép ghi thông tin vào bộ nhớ dữ liệu
ngoài.
59. RD là tín hiệu điều khiển: a. Cho phép đọc thông tin từ bộ nhớ dữ liệu
ngoài.
60. Tần số phổ dụng của thạch anh sử dụng cho hầu hết các chip vi điều khiển
họ MCS-51 là: c. 12 MHZ
61. Chân PSEN của chip 8051 thường đựơc nối với chân nào của bộ nhớ

chương trình bên ngoài: d.OE\
62. Nếu tần số xung clock của mạch dao động trong chip là 12 MHZ thì tần số
của tín hiệu tại chân ALE là bao nhiêu: c. 2 MHZ
63. Khi dùng mạch dao động TTL bên ngoài tạo tín hiệu xung clock cho chip
8051 thì tín hiệu xung clock phải được đưa vào chân: c. XTAL1
64. Các dãy thanh ghi (bank) của chip 8051 nằm trong: c. Bộ nhớ dữ liệu bên
trong.
65. Không gian bộ nhớ chương trình bên trong của chip 8051 có dung lượng
tối đa là: c. 4 KB
66. Không gian bộ nhớ dữ liệu bên trong của chip 8051 có dung lượng tối đa
là: a. 128 byte
67. Trong không gian bộ nhớ dữ liệu bên trong của chip 8051, các dãy thanh
ghi có địa chỉ: a. 00H - 1FH
68. Trong không gian bộ nhớ dữ liệu bên trong của chip 8051, vùng RAM định
địa chỉ bit có địa chỉ: b. 20H - 2FH69. Trong không gian bộ nhớ dữ liệu bên
trong của chip 8051, vùng RAM đa chức năng có địa chỉ: c. 30H -7FH
70. Trong không gian bộ nhớ dữ liệu bên trong của chip 8051, các thanh ghi
chức năng đặc biệt (SFR) có địa chỉ: d. 80H - FFH
71. Khi thực hiện phép nhân 2 số 8 bit với nhau thì byte cao của kết quả sẽ
được chứa trong thanh ghi nào? b. Thanh ghi B
72. Khi thực hiện phép nhân 2 số 8 bit với nhau thì byte thấp của kết quả sẽ
được chứa trong thanh ghi nào? a. Thanh ghi A
73. Khi thực hiện phép chia 2 số 8 bit với nhau thì thương số của phép chia sẽ
được chứa trong thanh ghi nào? c. Thanh ghi A
74. Khi thực hiện phép chia 2 số 8 bit với nhau thì số dư của phép chia sẽ
được chứa trong thanh ghi nào? d. Thanh ghi B
75. Khi CPU thực hiện phép tính số học có nhớ thì chip 8051 đặt cờ nào lên
mức 1 ? a. Cờ nhớ CY
76. Để báo 4 bit thấp của kết quả tính toán thuộc khoảng OH - 9H hay thuộc

khoảng AH - FH thì chip 8051 sử dụng cờ nào? b. Cờ nhớ phụ AC
77. Để báo kết quả tính toán chứa trong thanh ghi A bằng 0 hay khác 0 thì chip
8051 sử dụng cờ nào? c. Cờ F0
78. Để báo kết quả tính toán của phép toán số học (phép toán có dấu) có nằm
trong khoảng từ -127 đến +128 hay không thì chip 8051 sử dụng cờ nào? d.
Cờ tràn OV
79. Để báo số chữ số 1 trong thanh ghi A là số chẳn hay lẻ thì chip 8051 sử
dụng cờ nào? c. Cờ P
80. Để chọn dãy thanh ghi tích cực là dãy 2 thì các bit RS0, RS1 phải có giá trị
là bao nhiêu? b. RS0 = 0, RS1 = 1
81. Để chọn dãy thanh ghi tích cực là dãy 1 thì các bit RS0, RS1 phải có giá trị
là bao nhiêu? c. RS0 = 1, RS1 = 0
82. Để chọn dãy thanh ghi tích cực là dãy 3 thì các bit RS0, RS1 phải có giá trị
là bao nhiêu? d. RS0 = 1, RS1 = 1
83. Để chọn dãy thanh ghi tích cực là dãy 0 thì các bit RS0, RS1 phải có giá trị
là bao nhiêu? a. RS0 = 0, RS1 = 0
84. Đối với chip 8051 thì vùng nhớ được dùng làm ngăn xếp (stack) được lưu


giữ trong: c. Bộ nhớ dữ liệu bên trong.
85. Vùng nhớ được dùng làm ngăn xếp (stack) có địa chỉ kết thúc là: a. 7FH
86. Nếu không khởi động thanh ghi SP thì vùng nhớ của ngăn xếp (stack) có
địa chỉ bắt đầu là: b. 08H
87. Nếu thanh ghi SP có giá trị là 5FH thì vùng nhớ của ngăn xếp (stack) có địa
chỉ bắt đầu: a. 5EH
88. Nếu thanh ghi SP có giá trị là 21H thì vùng nhớ của ngăn xếp (stack) có địa
chỉ bắt đầu: a. 20H
89. Nếu thanh ghi SP có giá trị là 59H thì vùng nhớ của ngăn xếp (stack) có địa
chỉ bắt đầu: b. 58H
90. Nếu người lập trình không khởi động thanh ghi SP thì khi 8051 hoạt động

nó sẽ tự động nạp vào trong thanh ghi SP một giá trị là bao nhiêu? b. 08H
91. Thanh ghi DPTR được dùng để chứa địa chỉ của ô nhớ cần truy xuất thuộc
bộ nhớ: d. RAM ngoài
92. Thanh ghi DPTR là một thanh ghi: c. 16 bit
93. Chip 8051 có bao nhiêu port xuất nhập dữ liệu dưới dạng song song: d. 4
94. Chân nhận dữ liệu của port nối tiếp: b. RXD
95. Khi bộ định thời trong chip 8051 đóng vai trò là bộ đếm sự kiện (Counter)
thì nó sẽ nhận xung nhịp từ chân nào ? d. T0
96. Chân phát dữ liệu của port nối tiếp: a. TXD
97. Để nhận biết có tín hiệu ngắt từ nguồn bên ngoài hay không thì chip 8051
sử dụng chân nào? c. INT0
98. Thanh ghi điều khiển chế độ hoạt động của bộ định thời trong chip 8051: c.
TMOD
99. Thanh ghi điều khiển trạng thái và quá trình hoạt động của bộ định thời
trong chip 8051: d. TCON
100. Ở chế độ nguồn giãm (Power down) thì điện áp chân Vcc của chip 8051
là bao nhiêu volt? a. 2V
101. Ở chế độ nghĩ(Idle) thì điện áp chân Vcc của chip 8051 là bao nhiêu volt?
d. 5V
102. Nếu thạch anh dao động gắn bên ngoài chip 8051 có tần số là 12MHz thì
một chu kỳ máy dài: d. 1 µs
103. Lệnh nhảy nào trong số các lệnh sau đây có tầm nhảy đến phải ở trong
cùng khối 2KB của bộ nhớ chương trình: b. AJMP
104. Lệnh nhảy nào trong số các lệnh sau đây có tầm nhảy đến là bất cứ nơi
nào trong không gian bộ nhớ chương trình 64KB. c. LJMP
105. Lệnh nhảy nào trong số các lệnh sau đây có tầm nhảy đến là 128 byte
trước lệnh và 127 byte sau lệnh: a. SJMP
106. Lệnh nào trong số các lệnh sau đây là lệnh sai: d. DEC DPTR
107. Lệnh nhảy đến địa chỉ rel nếu nội dung thanh chứa (thanh ghi A) khác 0: a.
JNZ rel

108. Lệnh nhảy đến địa chỉ rel nếu nội dung cờ 0 (cờ zero) bằng 0: b. JZ rel
109. Lệnh nhảy đến địa chỉ rel nếu nội dung cờ 0 (cờ zero) bằng 1: a. JNZ rel
110. Lệnh nhảy đến địa chỉ rel nếu nội dung thanh chứa (thanh ghi A) bằng 0: b.
JZ rel
111. Lệnh nhảy đến địa chỉ rel nếu nội dung cờ nhớ bằng 0: c. JNC rel


112. Lệnh nhảy đến địa chỉ rel nếu nội dung cờ nhớ khác 0: d. JC rel
113. Lệnh nào trong số các lệnh sau đây sử dụng kiểu định địa chỉ trực tiếp
cho toán hạng nguồn: c. MOV R0, 00H
114. Lệnh nào trong số các lệnh sau đây sử dụng kiểu định địa chỉ gián tiếp
cho toán hạng nguồn: d. MOV 00H, @R0
115. Lệnh nào trong số các lệnh sau đây sử dụng kiểu định địa chỉ thanh ghi
cho toán hạng nguồn: b. MOV 00H, R0
116. Lệnh nào trong số các lệnh sau đây sử dụng kiểu định địa chỉ tức thời cho
toán hạng nguồn: a. MOV R0, #00H
117. Lệnh nào trong số các lệnh sau đây sử dụng kiểu định địa chỉ tương đối:
a. SJMP rel
118. Lệnh nào trong số các lệnh sau đây sử dụng kiểu định địa chỉ tuyệt đối: b.
ACALL rel
119. Lệnh nào trong số các lệnh sau đây sử dụng kiểu định địa chỉ dài: c.
LCALL rel
120. Lệnh nào trong số các lệnh sau đây sử dụng kiểu định địa chỉ chỉ số: d.
MOV A, @A+DPTR
121. Lệnh nào trong số các lệnh sau đây là lệnh sai: d. MOV A, #FF0H
122. Lệnh nào trong số các lệnh sau đây là lệnh sai: c. MOV #255, A
123. Lệnh nào trong số các lệnh sau đây là lệnh sai: d. MOV A, SBUF
124. Lệnh nào trong số các lệnh sau đây là lệnh sai: b. POP DPL
125. Lệnh nào trong số các lệnh sau đây thuộc nhóm lệnh số học của chip
8051: a. INC

126. Lệnh nào trong số các lệnh sau đây thuộc nhóm lệnh logic của chip 8051:
d. CPL, SWAP
127. Lệnh nào trong số các lệnh sau đây thuộc nhóm lệnh di chuyển dữ liệu của
chip 8051: c. XCH
128. Lệnh nào trong số các lệnh sau đây thuộc nhóm lệnh xử lý bit của chip
8051: d. CPL
129. Lệnh nào trong số các lệnh sau đây thuộc nhóm lệnh rẽ nhánh của chip
8051:c. CJNE
130. Lệnh nào trong số các lệnh sau đây là lệnh sai: c. MOV #0B0H, A
131. Lệnh di chuyển nội dung của thanh ghi R0 vào thanh ghi A: b. MOV A, R0
132. Lệnh so sánh nội dung của ô nhớ 3FH với nội dung của thanh ghi A và
nhảy đến địa chỉ rel nếu nội dung của chúng không bằng nhau: c. CJNE A,3FH,
rel
133. Lệnh so sánh nội dung của ô nhớ 00H với một hằng số có giá trị 00H và
nhảy đến địa chỉ rel nếu nội dung của chúng không bằng nhau (ởø chế độ mặc
định): a. CJNE R0, #00H, rel
134. Lệnh giãm nội dung của thanh ghi R0 và nhảy đến địa chỉ rel nếu nội dung
của thanh ghi R0 khác 0 (ởø chế độ mặc định): b. DJNZ R0, rel
135. Lệnh so sánh nội dung của thanh ghi R0 với một hằng số có giá trị 00H và
nhảy đến địa chỉ rel nếu nội dung của chúng không bằng nhau (ởø chế độ mặc
định): a. CJNE R0, #00H, rel
136. Lệnh cất dữ liệu vào vùng nhớ ngăn xếp (Stack): b. PUSH
137. Lệnh lấy dữ liệu ra từ vùng nhớ ngăn xếp (Stack): a. POP


138. Lệnh hoán chuyển nội dung của hai nibble (hai nửa 4 bit) của thanh ghi A:
d. SWAP
139. Lệnh di chuyển giá trị 7FH vào ô nhớ có địa chỉ 7FH: c. MOV 7FH, #7FH
140. Cho biết trạng thái các cờ sau khi chip 8051 thực hiện phép toán số học
(52H + 12H) a. CY= 0, AC = 0

141. Cho biết trạng thái các cờ sau khi chip 8051 thực hiện phép toán số học
(89H + 57H) b. CY= 0, AC = 1
142. Cho biết trạng thái các cờ sau khi chip 8051 thực hiện phép toán số học
(C3H + AAH) c. CY= 1, AC = 0
143. Cho biết trạng thái các cờ sau khi chip 8051 thực hiện phép toán số học
(C5H + B6H) c. CY= 1, AC = 0
144. Cho biết trạng thái các cờ sau khi chip 8051 thực hiện phép toán số học
(00H - 01H) d. CY= 1, AC = 1
145. Cho biết trạng thái các cờ sau khi chip 8051 thực hiện phép toán số học
(83H + 49H) a. AC = 0, OV = 0
146. Cho biết trạng thái các cờ sau khi chip 8051 thực hiện phép toán số học
(B4H + 8BH) b. AC = 0, OV = 1
147. Cho biết trạng thái các cờ sau khi chip 8051 thực hiện phép toán số học
(A7H + 2FH) c. AC = 1, OV = 0
148. Cho biết trạng thái các cờ sau khi chip 8051 thực hiện phép toán số học
(25H + 7DH) d. AC = 1, OV = 1
149. Cho biết trạng thái các cờ sau khi chip 8051 thực hiện phép toán số học
(78H + 87H) a. AC = 0, P = 0
150. Cho biết trạng thái các cờ sau khi chip 8051 thực hiện phép toán số học
(AAH + BDH) d. AC = 1, P = 1
151. Cho biết trạng thái các cờ sau khi chip 8051 thực hiện phép toán số học
(FFH + 01H) c. AC = 1, P = 0
152. Cho biết trạng thái các cờ sau khi chip 8051 thực hiện phép toán số học
(56H + AAH) c. AC = 1, P = 0
153. Cho biết trạng thái các cờ sau khi chip 8051 thực hiện phép toán số học
(22H + B5H) a. OV = 0, CY= 0
154. Cho biết trạng thái các cờ sau khi chip 8051 thực hiện phép toán số học
(F7H + C5H) b. OV = 0, CY= 1
155. Cho biết trạng thái các cờ sau khi chip 8051 thực hiện phép toán số học
(5FH + 5BH) c. OV = 1, CY= 0

156. Cho biết trạng thái các cờ sau khi chip 8051 thực hiện phép toán số học
(C3H + AAH) d. OV = 1, CY= 1
157. Cho biết trạng thái các cờ sau khi chip 8051 thực hiện phép toán số học
(53H+12H) a. CY= 0, AC = 0
158. Cho biết trạng thái các cờ sau khi chip 8051 thực hiện phép toán số học
(92H+89H) c. CY= 1, AC = 0
159. Cho biết trạng thái các cờ sau khi chip 8051 thực hiện phép toán số học
(12H+25H) a. CY= 0, AC = 0
160. Cho biết trạng thái các cờ sau khi chip 8051 thực hiện phép toán số học
(24H-89H) d. CY= 1, AC = 1
161. Cho biết trạng thái các cờ sau khi chip 8051 thực hiện phép toán số học


(12H+ACH) a. CY= 0, OV = 0
162. Cho biết trạng thái các cờ sau khi chip 8051 thực hiện phép toán số học
(56H+6FH) b. CY= 0, OV = 1
163. Cho biết trạng thái các cờ sau khi chip 8051 thực hiện phép toán số học
(89H-FEH) b. CY= 0, OV = 1
164. Cho biết trạng thái các cờ sau khi chip 8051 thực hiện phép toán số học
(1FH+CDH) a. CY= 0, OV = 0
165. Cho biết trạng thái các cờ sau khi chip 8051 thực hiện phép toán số học
(FFH+01H) d. CY= 1, AC = 1
166. Cho biết trạng thái các cờ sau khi chip 8051 thực hiện phép toán số học
(56H+9FH) b. CY= 0, AC = 1
167. Cho biết trạng thái các cờ sau khi chip 8051 thực hiện phép toán số học
(4DH+B3H) d. CY= 1, AC = 1
168. Cho biết trạng thái các cờ sau khi chip 8051 thực hiện phép toán số học
(92H+6EH) d. CY= 1, AC = 1
169. Cho biết trạng thái các cờ sau khi chip 8051 thực hiện phép toán số học
(ADH+45H) b. CY= 0, P = 1

170. Cho biết trạng thái các cờ sau khi chip 8051 thực hiện phép toán số học
(56H-DAH) d. CY= 1, P = 1
171. Cho biết trạng thái các cờ sau khi chip 8051 thực hiện phép toán số học
(69H-96H) c. CY= 1, P = 0
172. Cho biết trạng thái các cờ sau khi chip 8051 thực hiện phép toán số học
(12H+FEH) d. CY= 1, P = 1
173. Cho biết trạng thái các cờ sau khi chip 8051 thực hiện phép toán số học
(12H-65H) c. AC = 1, OV = 0
174. Cho biết trạng thái các cờ sau khi chip 8051 thực hiện phép toán số học
(65H+99H) a. AC = 0, OV = 0
175. Cho biết trạng thái các cờ sau khi chip 8051 thực hiện phép toán số học
(77H+98H) a. AC = 0, OV = 0
176. Cho biết trạng thái các cờ sau khi chip 8051 thực hiện phép toán số học
(92H+89H) b. AC = 0, OV = 1
177. Cho biết trạng thái các cờ sau khi chip 8051 thực hiện phép toán số học
(35H-56H) d. AC = 1, P = 1
178. Cho biết trạng thái các cờ sau khi chip 8051 thực hiện phép toán số học
(65H+01H) a. AC = 0, P = 0
179. Cho biết trạng thái các cờ sau khi chip 8051 thực hiện phép toán số học
(12H+55H) b. AC = 0, P = 1
180. Cho biết trạng thái các cờ sau khi chip 8051 thực hiện phép toán số học
(02H-89H) d. AC = 1, P = 1
181. Cho biết trạng thái các cờ sau khi chip 8051 thực hiện phép toán số học
(23H+56H) a. AC = 0, OV = 0
182. Cho biết trạng thái các cờ sau khi chip 8051 thực hiện phép toán số học
(65H+89H) a. AC = 0, OV = 0
183. Cho biết trạng thái các cờ sau khi chip 8051 thực hiện phép toán số học
(13H+45H) a. AC = 0, OV = 0
184. Cho biết trạng thái các cờ sau khi chip 8051 thực hiện phép toán số học

(54H+89H) a. AC = 0, CY= 0
185. Cho biết trạng thái các cờ sau khi chip 8051 thực hiện phép toán số học
(ADH-8FH) b. OV = 0, AC = 1
186. Cho biết trạng thái các cờ sau khi chip 8051 thực hiện phép toán số học
(89H+CBH) d. OV = 1, AC = 1
187. Cho biết trạng thái các cờ sau khi chip 8051 thực hiện phép toán số học
(94H+89H) c. OV = 1, AC = 0
188. Cho biết trạng thái các cờ sau khi chip 8051 thực hiện phép toán số học
(65H+89H) a. OV = 0, CY= 0
189. Cho biết trạng thái các cờ sau khi chip 8051 thực hiện phép toán số học
(DFH-54H) a. OV = 0, P = 0
190. Cho biết trạng thái các cờ sau khi chip 8051 thực hiện phép toán số học
(68H-DEH) d. OV = 1, P = 1
191. Cho biết trạng thái các cờ sau khi chip 8051 thực hiện phép toán số học
(12H+45H) a. OV = 0, P = 0
192. Cho biết trạng thái các cờ sau khi chip 8051 thực hiện phép toán số học
(21H-68H) b. OV = 0, P = 1
193. Cho biết trạng thái các cờ sau khi chip 8051 thực hiện phép toán số học
(BCH+AAH) c. CY= 1, P = 0
194. Cho biết trạng thái các cờ sau khi chip 8051 thực hiện phép toán số học
(CDH-98H) a. CY= 0, P = 0
195. Cho biết trạng thái các cờ sau khi chip 8051 thực hiện phép toán số học
(65H-DCH) d. CY= 1, P = 1
196. Cho biết trạng thái các cờ sau khi chip 8051 thực hiện phép toán số học
(FFH+01H) c. CY= 1, P = 0
197. Khả năng fanout của các port 1, 2 và 3 trong chip 8051 là: c. 4 tải TTL
198. Khả năng fanout của các port 0 trong chip 8051 là: d. 8 tải TTL
199. Các cờ được dùng để chỉ thị tình trạng nhớ của CPU: d. Cờ TFO, TF1
200. Công dụng của thanh ghi SP: a. Chứa địa chỉ của dữ liệu hiện đang ở

đỉnh ngăn xếp.
201. Phương pháp xác định hình thức truy xuất của một toán hạng được gọi là:
b. Địa chỉ assembler.
202. Một lệnh đầy đủ của ngôn ngữ assembly gồm các phần (xếp theo thứ tự):
d. Nhãn lệnh, mã lệnh, toán hạng và ghi chú.
203. Trình biên dịch cho ngôn ngữ Assembler có chức năng: d. Cả hai câu a và
b đều đúng.
204. Cho biết cỡ bộ nhớ gọi địa chỉ được của bộ vi xử lý với 12 đường địa
chỉ: c. 4KB
205. Cho biết cỡ bộ nhớ gọi địa chỉ được của bộ vi xử lý với 16 đường địa
chỉ: a. 64KB
206. Cho biết cỡ bộ nhớ gọi địa chỉ được của bộ vi xử lý với 20 đường địa
chỉ: b. 1MB
207. Cho biết cỡ bộ nhớ gọi địa chỉ được của bộ vi xử lý với 18 đường địa
chỉ: d. 256KB
208. Các cờ được dùng để chỉ thị tình trạng tràn của thanh ghi A là: b. Cờ tràn
OF


209. Chức năng của thanh ghi PSW: a. Dùng để lưu giữ thông tin về các trạng
thái hoạt động của ALU
210. Đối với chip 8051, khi reset thì việc thi hành chương trình luôn bắt đầu ở
địa chỉ: a. 0000H
211. Nếu dùng một thiết bị ngoại vi có dung lượng là8 KB thì cần phải truy xuất
bao nhiêu đường địa chỉ: c. A0.. A12
212. Nếu dùng một thiết bị ngoại vi có dung lượng là4 KB thì cần phải truy xuất
bao nhiêu đường địa chỉ: b. A0.. A11
213. Nếu dùng một thiết bị ngoại vi có dung lượng là2 KB thì cần phải truy xuất
bao nhiêu đường địa chỉ: a. A0.. A10
214. Nếu dùng một thiết bị ngoại vi có dung lượng là16 KB thì cần phải truy

xuất bao nhiêu đường địa chỉ: d. A0.. A13
215. Công dụng của con trỏ lệnh là: c. Trỏ vào 1 địa chỉ trong bộ nhớ.
216. Kiểu định địa chỉ của chip 8051, trong đó các toán hạng đều là thanh ghi
Rn được gọi là: b. Địa chỉ thanh ghi
217. Lệnh sau MOV@DPTR, A sử dụng mode địa chỉ: a. Địa chỉ gián tiếp bộ
nhớ
218. Lệnh assembly của 8051 "INC A" sẽ cộng thêm 1 vào: a. Thanh ghi tích
luỹ A
219. Lệnh assembly của 8051 "MOV A, B" sẽ: d. Sao chép nội dung của thanh
ghi B vào thanh ghi A
220. Lệnh assembly của 8051 dùng để copy nội dung của ô nhớ có địa chỉ
85H vào thanh ghi A. c. MOV A, 85H
221. Lệnh assembly của 8051 "MOV DPTR, #1000H" sẽ: b. Nạp giá trị 10H
vào thanh ghi DPH và 00H vào thanh ghi DPL
222. Lệnh đọc bộ nhớ dữ liệu ngoài: a. MOVX A, @DPTR
223. Lệnh ghi ra bộ nhớ dữ liệu ngoài: b. MOVX @DPTR, A
224. Các đường tín hiệu dùng để xác định vị trí của một ô nhớ: d. A0..A15
225. Các đường tính hiệu sau của chip 8051 là loại multiplex:d. Cả hai câu a
và c đều đúng
226. Để đặt bit 67H (làm cho bit 67H nhận giá trị 1) ta dùng lệnh: a. SETB 67H
227. Bộ nhớ RAM trên chip 8051 gồm có: (RAM đa chức năng, Các dãy thanh
ghi, RAM định địa chỉ bit) d. Cả ba câu a, b, c đều đúng.
228. Lệnh MOV A, #0H làm cho cờ: b. AC = 0
229. Các tín hiệu vào của mạch giải mã địa chỉ gồm có:
b. Các đường của P0, P2
230. Trong mode địa chỉ tức thời có toán hạng là giá trị dữ liệu nằm ở:a. Toán
hạng thứ nhất
231. Chương trình con là: d. Cả hai câu a và c đều đúng.
232. Các cờ được dùng để chỉ thị tình tràn của Timer là: d. Cờ TFO, TF1
233. Lệnh MOV A, B dùng: a. Mode địa chỉ thanh ghi

234. Mạch giải mã địa chỉ là: c. Mạch tạo xung chọn chip (CS), xác định vùng
địa chỉ bộ nhớ hay ngoại vi trong hệ vi
xử lý
235. Vi điều khiển 8051 có các port xuất nhập sau: a. P0, P1, P2, P3
279. Khi lập trình cho ROM bên trong chip 8051, nguồn điện Vpp cung cấp là:a.


Vpp = 5V
354. Để khởi động con trỏ ngăn xếp (SP) bắt đầu tại địa chỉ 49H ta dùng lệnh:
c. MOV SP, #48H
355. Cho đoạn mã Assembler sau:
MOV A, #76H
MOV DPTR, #1050H
MOVX @DPTR,A
Kết quả:
a. Ô nhớ địa chỉ 1050H chứa 76H
b. Thanh ghi DPH chứa 10H
c. Thanh ghi DPL chứa 50H
d. Tất cả các câu đều đúng. (Dap an)
378. Trong các lệnh sau chỉ ra lệnh không hợp lệ: d. DEC DPTR
382.KhithựchiệnlệnhCJNEA,#40H,relthìcờnhớC=0nếu:a.Giátrịthanh
ghiAlớnhơn40H
383.KhithựchiệnlệnhCJNEA,#40H,relthìcờnhớC=1nếu:c.Giátrịthanh
ghiAnhỏhơn40H
384.KhithựchiệnlệnhCJNEA,40H,relthìcờnhớC=0nếu:a.Giátrịônhớ
40HnhỏhơngiátrịthanhghiA
385.KhithựchiệnlệnhCJNEA,40H,relthìcờnhớC=1nếu:c.Giátrịônhớ
40HlớnhơngiátrịthanhghiA
393.SốTimervàsốmodehoạtđộngcủa8051/8031là:b.2,4
394.NguồnxungnhịpchocácTimerlàxungvuôngcótầnsốbằng...tầnsốdao

độngthạchb.1/12
395.NgườitasửdụngTimerđể:d.Cả3đềuđúng
396.ChếđộTimertựđộngnạplạilàchếđộ:c.2(8bit)
397.ChếđộTimer16bitlàchếđộ:b.1
398.Khilậptrìnhđịnhthìvớikhoảngthờigiantừ256 65536µs(giảsửdùng
thạchanhlà12MHz)tadùngkỹthuật:c.Timer16bit
399.Khilậptrìnhđịnhthìvớikhoảngthờigiantừ10 256µs(giảsửdùng
thạchanhlà12Mhz)tadùngkỹthuật:b.Timer8bittựđộngnạplạigiátrịđầu
400.Khilậptrìnhđịnhthìvớikhoảngthờigiannhỏhơn10µs(giảsửdùng
thạchanhlà12Mhz)tadùngkỹthuật:a.Điềuchỉnhbằngphầnmềm
401.Khilậptrìnhđịnhthìvớikhoảngthờigianlớnhơn65536µs(giảsửdùng
thạchanhlà12Mhz)tadùngkỹthuật:d.Timer16bitkếthợpvớicácvònglặp
402.CờbáotràncủaTimer(TF)sẽđượcsetlên1nếusốđếmtừ:d.FFFFH
0000H
403.Bitđiềukhiểnchạy/dừngcủaTimer1làbit:a.TR1
404.Khitachọnmodehoạtđộnglàmode1tacầnthiếtlậphaibitM1M0có
giátrị:b.01
405.Khitachọnmodehoạtđộnglàmode0tacầnthiếtlậphaibitM1M0có
giátrị:a.00
406.Khitachọnmodehoạtđộnglàmode3tacầnthiếtlậphaibitM1M0có
giátrị:d.11
407.Khitachọnmodehoạtđộnglàmode2tacầnthiếtlậphaibitM1M0có
giátrị:c.10


408.KhitamuốnsửdụngTimer0ởmode2tacầnkhởiđộngthanhghi
TMOD:a.MOVTMOD,#02H
409.KhitamuốnsửdụngTimer1ởmode1tacầnkhởiđộngthanhghi
TMOD:d.MOVTMOD,#10H
414. Khi sử dụng Timer và để điều khiển Timer dừng, ta cần thiết lập bit: c. TR

=0