GV. LÊ TIẾN DŨNG
Bộ môn Tự ñộng hóa – Khoa ðiện
Trường ðại học Bách khoa – ðại học ðà Nẵng
Email:
CHƯƠNG 2:
TÓM TẮT PHẦN CỨNG CHÍP VI ðIỀU KHIỂN
NỘI DUNG CHƯƠNG 2
2.1 Tổng quát.
2.2 Các chân
2.3 Cấu trúc của port xuất nhập.
2.4 Tổ chức bộ nhớ.
2.5 Các thanh ghi chức năng ñặc biệt (SFR).
2.6 Dao ñộng và hoạt ñộng reset.
2.7 Truy cập bộ nhớ ngoài
GV. Lê Tiến Dũng. Automation Department, Faculty of Electrical Engineering – DUT / 2007
CHƯƠNG 2:
TÓM TẮT PHẦN CỨNG CHÍP VI ðIỀU KHIỂN
2.1 Tổng quát.
GV. Lê Tiến Dũng. Automation Department, Faculty of Electrical Engineering – DUT / 2007
CHƯƠNG 2:
TÓM TẮT PHẦN CỨNG CHÍP VI ðIỀU KHIỂN
2.1 Tổng quát.
Bộ nhớ chương trình
trên chip.
8031
8051
8751
8951
8052
8752
0K
4K
ROM
4K
ROM
4K
ROM
8K
ROM
4K
EPROM
128
128
128
256
256
128
Bộ nhớ dữ liệu trên chip. Bytes
Bộ ñịnh thời.
2
2
2
2
3
3
Số chân vào/ra
32
32
32
32
32
32
Cổng nối tiếp.
1
1
1
1
1
1
Nguồn ngắt.
5
5
5
5
6
6
GV. Lê Tiến Dũng. Automation Department, Faculty of Electrical Engineering – DUT / 2007
CHƯƠNG 2:
TÓM TẮT PHẦN CỨNG CHÍP VI ðIỀU KHIỂN
- Sơ ñồ chân
- Chức năng các chân.
- Các thanh ghi chức năng ñặc
biệt.
- Giản ñồ thời gian hoạt ñộng của
CPU.
- Cấu trúc của cổng vào/ra.
- Cấu trúc bộ nhớ.
- Truy xuất bộ nhớ ngoài.
GV. Lê Tiến Dũng. Automation Department, Faculty of Electrical Engineering – DUT / 2007
CHƯƠNG 2:
TÓM TẮT PHẦN CỨNG CHÍP VI ðIỀU KHIỂN
2.2 Các chân
GV. Lê Tiến Dũng. Automation Department, Faculty of Electrical Engineering – DUT / 2007
CHƯƠNG 2:
TÓM TẮT PHẦN CỨNG CHÍP VI ðIỀU KHIỂN
Mốc ñể xác ñịnh
số thứ tự chân
40 chân của chip 8051:
-Port 1: Chân số 1 – 8.
- Reset: Chân số 9.
- Port 3: Chân số 10 – 17.
- Mạch dao ñộng: Chân số 18&19.
- Chân ñất (GND): Chân số 20.
GV. Lê Tiến Dũng. Automation Department, Faculty of Electrical Engineering – DUT / 2007
CHƯƠNG 2:
TÓM TẮT PHẦN CỨNG CHÍP VI ðIỀU KHIỂN
- Port 2: Chân số 21 – 28.
- PSEN: Chân số 29.
- ALE/PROG: Chân số 30.
- EA/VPP: Chân số 31.
- Port 0: Chân số 32 - 39.
- Nguồn VCC: Chân số 40.
GV. Lê Tiến Dũng. Automation Department, Faculty of Electrical Engineering – DUT / 2007
CHƯƠNG 2:
TÓM TẮT PHẦN CỨNG CHÍP VI ðIỀU KHIỂN
2.2 Các chân
•Port 0 (chân 32 ñến 39): Có 2 công dụng.
Trong các thiết kế có tối thiểu thành phần,
Port 0 ñược sử dụng làm nhiệm vụ xuất/
nhập.
Trong các thiết kế lớn hơn có bộ nhớ ngoài,
Port 0 trở thành bus dữ liệu và bus ñịa chỉ ña
hợp (byte thấp của bus ñịa chỉ).
GV. Lê Tiến Dũng. Automation Department, Faculty of Electrical Engineering – DUT / 2007
CHƯƠNG 2:
TÓM TẮT PHẦN CỨNG CHÍP VI ðIỀU KHIỂN
2.2 Các chân
•Port 1 (chân từ 1 ñến 8): Chỉ có một công dụng là
xuất/nhập, ñể giao tiếp với các thiết bị ngoại vi.
•Port 2 (chân từ 21 ñến 28): Có 2 công dụng, hoặc
làm nhiệm vụ xuất/nhập hoặc là byte ñịa chỉ cao
của bus ñịa chỉ 16-bits cho các thiết kế có bộ nhớ
chương trình ngoài hoặc các thiết kế có nhiều hơn
256 byte bộ nhớ dữ liệu ngoài.
GV. Lê Tiến Dũng. Automation Department, Faculty of Electrical Engineering – DUT / 2007
CHƯƠNG 2:
TÓM TẮT PHẦN CỨNG CHÍP VI ðIỀU KHIỂN
2.2 Các chân
• Port 3(chân từ 10 ñến 17): Port 3 có hai tác dụng. Nó làm nhiệm
vụ như một cổng xuất nhập thông thường. Khi không hoạt ñộng xuất
nhập, mỗi chân của port 3 ñều có một chức năng riêng.
Bit
Tên
ðịa chỉ
Chức năng
P3.0
RxD
B0H
Chân nhận dữ liệu của Port nối tiếp
P3.1
TxD
B1H
Chân phát dữ liệu của Port nối tiếp
P3.2
/INT0
B2H
Ngõ vào ngắt ngoài 0
P3.3
/INT1
B3H
Ngõ vào ngắt ngoài 1
P3.4
T0
B4H
Ngõ vào của bộ ñịnh thời/ñếm 0
P3.5
T1
B5H
Ngõ vào của bộ ñịnh thời/ñếm 1
P3.6
/WR
B6H
ðiều khiển ghi bộ nhớ dữ liệu ngoài
P3.7
/RD
B7H
ðiều khiển ñọc bộ nhớ dữ liệu ngoài
GV. Lê Tiến Dũng. Automation Department, Faculty of Electrical Engineering – DUT / 2007
CHƯƠNG 2:
TÓM TẮT PHẦN CỨNG CHÍP VI ðIỀU KHIỂN
2.2 Các chân
8 chân còn lại:
+ 2 chân nguồn (VCC và GND).
+ 6 chân chức năng:
/PSEN
RESET (RST)
ALE
XTAL1 và XTAL2
/EA
GV. Lê Tiến Dũng. Automation Department, Faculty of Electrical Engineering – DUT / 2007
CHƯƠNG 2:
TÓM TẮT PHẦN CỨNG CHÍP VI ðIỀU KHIỂN
2.2 Các chân
* Chân cho phép bộ nhớ ngoài /PSEN (chân 29):
Chân này thường ñược nối với chân cho phép xuất /OE (Output
Entable) của EPRROM (hoặc của ROM) ñể cho phép ñọc các
byte lệnh. Tín hiệu /PSEN ở lôgic 0 trong suốt thời gian tìm nạp
lệnh. Các mã nhị phân của chương trình (opcode) ñược ñọc từ
EPROM, qua bus dữ liệu và ñược chốt vào thanh ghi lệnh IE của
8051 ñể ñược giải mã. Khi thực thi một chương trình trong ROM
nội, /PSEN ở lôgic 1 (logic không tích cực).
GV. Lê Tiến Dũng. Automation Department, Faculty of Electrical Engineering – DUT / 2007
CHƯƠNG 2:
TÓM TẮT PHẦN CỨNG CHÍP VI ðIỀU KHIỂN
2.2 Các chân
*Chân cho phép chốt ñịa chỉ ALE (chân 30):
Là tín hiệu xuất ra ñể giải ña hợp bus ñịa chỉ và bus dữ liệu.
Trong 1/2 chu kỳ ñầu bộ nhớ, chân ALE xuất tín hiệu ñể chốt ñịa chỉ
(byte thấp của bus ñịa chỉ 16 bit) vào thanh ghi ngoài khi ta sử dụng
port 0 làm byte thấp ñịa chỉ. Trong 1/2 chu kỳ bộ nhớ còn lại port 0
sẽ xuất/nhập dữ liệu. Tín hiệu ALE có tần số bằng 1/2 tần số của
mạch dao ñộng bên trong chip vi ñiều khiển và có thể làm xung
clock cho các phần còn lại của hệ thống.
GV. Lê Tiến Dũng. Automation Department, Faculty of Electrical Engineering – DUT / 2007
CHƯƠNG 2:
TÓM TẮT PHẦN CỨNG CHÍP VI ðIỀU KHIỂN
2.2 Các chân
* Chân truy xuất ngoài /EA (chân 31):
Chân này ñược nối lên 5V khi thực thi chương trình
trong ROM nội. Chân này ñược nối ñất khi thực thi
chương trình bộ nhớ ngoài. Chú ý ñối với các chip không
có ROM nội /EA phải ñược nối ñất. Các chip họ 8051 có
EPROM còn nhận chân /ALE làm chân nhận ñiện áp cấp
ñiện 12V cho việc lập trình EPROM nội.
GV. Lê Tiến Dũng. Automation Department, Faculty of Electrical Engineering – DUT / 2007
CHƯƠNG 2:
TÓM TẮT PHẦN CỨNG CHÍP VI ðIỀU KHIỂN
2.2 Các chân
* Chân RESET (RST) (Chân 9):
Dùng ñể thiết lập lại trạng thái ban ñầu của hệ thống
hay gọi tắt là reset hệ thống khi ñược treo ở mức logic 1 ít
nhất 2 chu kỳ máy. Các thanh ghi bên trong của 8051 ñược
nạp các giá trị thích hợp cho việc khởi ñộng lại hệ thống.
GV. Lê Tiến Dũng. Automation Department, Faculty of Electrical Engineering – DUT / 2007
CHƯƠNG 2:
TÓM TẮT PHẦN CỨNG CHÍP VI ðIỀU KHIỂN
2.2 Các chân
* Các chân XTAL1 và XTAL2
(chân 18 và chân 19):
Mạch dao ñộng bên trong chip 8051 ñược ghép
với thạch anh bên ngoài ở 2 chân XTAL1 và
XTAL2. Thường tần số là 12MHz và các tụ ổn
ñịnh có giá trị trong khoảng 30pF ÷ 33 pF.
GV. Lê Tiến Dũng. Automation Department, Faculty of Electrical Engineering – DUT / 2007
CHƯƠNG 2:
TÓM TẮT PHẦN CỨNG CHÍP VI ðIỀU KHIỂN
2.3 Cấu trúc của port xuất nhập.
GV. Lê Tiến Dũng. Automation Department, Faculty of Electrical Engineering – DUT / 2007
CHƯƠNG 2:
TÓM TẮT PHẦN CỨNG CHÍP VI ðIỀU KHIỂN
2.3 Cấu trúc của port xuất nhập.
Sơ ñồ mạch tổng quát bên trong cho các
chân của port xuất/nhập ñược cho như hình
vẽ ở slide tiếp theo. Việc ghi ñến 1 chân của
port sẽ nạp dữ liệu vào bộ chốt của port, ngõ
ra Q của bộ chốt ñiều khiển một transistor
trường và transistor này nối với chân của
port.
GV. Lê Tiến Dũng. Automation Department, Faculty of Electrical Engineering – DUT / 2007
CHƯƠNG 2:
TÓM TẮT PHẦN CỨNG CHÍP VI ðIỀU KHIỂN
2.3 Cấu trúc của port xuất nhập.
D-FF ñồng bộ theo sườn
lên của xung nhịp.
GV. Lê Tiến Dũng. Automation Department, Faculty of Electrical Engineering – DUT / 2007
CHƯƠNG 2:
TÓM TẮT PHẦN CỨNG CHÍP VI ðIỀU KHIỂN
2.3 Cấu trúc của port xuất nhập.
Lưu ý là ñiện trở kéo lên (pull up) sẽ không
có ở port 0 (trừ khi port này làm nhiệm vụ của
bus dữ ñịa chỉ/dữ liệu ña hợp), do vậy một ñiện
trở kéo lên ở bên ngoài sẽ phải ñược cần ñến.
Giá trị của ñiện trở này phụ thuộc vào ñặc tính
ngõ vào của thành phần ghép nối với chân của
port.
GV. Lê Tiến Dũng. Automation Department, Faculty of Electrical Engineering – DUT / 2007
CHƯƠNG 2:
TÓM TẮT PHẦN CỨNG CHÍP VI ðIỀU KHIỂN
2.3 Cấu trúc của port xuất nhập.
-Internal bus:
Bus nội, giao
tiếp với CPU.
- P1.x latch: D
Flip-Flop, lưu
giữ giá trị của
chân.
GV. Lê Tiến Dũng. Automation Department, Faculty of Electrical Engineering – DUT / 2007
CHƯƠNG 2:
TÓM TẮT PHẦN CỨNG CHÍP VI ðIỀU KHIỂN
2.3 Cấu trúc của port xuất nhập.
Ghi giá trị 1 ra chân P1.
GV. Lê Tiến Dũng. Automation Department, Faculty of Electrical Engineering – DUT / 2007
CHƯƠNG 2:
TÓM TẮT PHẦN CỨNG CHÍP VI ðIỀU KHIỂN
2.3 Cấu trúc của port xuất nhập.
Ghi giá trị 0 ra chân P1.
GV. Lê Tiến Dũng. Automation Department, Faculty of Electrical Engineering – DUT / 2007
CHƯƠNG 2:
TÓM TẮT PHẦN CỨNG CHÍP VI ðIỀU KHIỂN
2.3 Cấu trúc của port xuất nhập.
ðọc từ chân input.
ðể cổng là
input, thì phải lập
trình tất cả các bit
của cổng phải
ñược ghi bằng
"1".
GV. Lê Tiến Dũng. Automation Department, Faculty of Electrical Engineering – DUT / 2007