Vi điều khiển 8051
NỘI DUNG KHÓA HỌC
•
Bài 1: Tổng quan về 8051+NN Lập Trình
•
Bài 2: Lập trình I/0 với Led đơn
•
Bài 3: Điều khiển Led 7_SEG +Phím bấm
•
Bài 4: Lập trình sử dụng LCD
•
Bài 5: Ngắt ngoài của 8051(INT)
•
Bài 6: Ngát Bô Định Thời (Timer)
•
Bài 7: Bộ đếm của 8051 (Counter)
•
Bài 8: Đk động cơ DC+Tổng Kết khoá học
GIỚI THIỆU VỀ VI ĐIỀU KHIỂN 8051
Một số dòng thuộc họ 8051
•
AT89C51
•
AT89C52
•
AT89S51
•
AT89S52
•
AT89S53
•
…………
•
P89C51RA2xx
•
P89V51RD, P89V51RC…
GIỚI THIỆU VỀ VI ĐIỀU KHIỂN 8051
Bảng các đặc tính của 8051
Đặc tính 8051 8052
ROM trên
Chip(byte)
4k 8k
RAM(byte) 128 256
Bộ định thời 2 3
Kiến trúc Von Neuman và kiến trúc Havard
•
PIC , AVR có kiến trúc Havard , 8051 Neuman
•
Tập lệnh trong kiến trúc Havard có thể được tối ưu
tùy theo yêu cầu kiến trúc của vi điều khiển mà không
phụ thuộc vào cấu trúc dữ liệu
RISC và CISC
•
RISC( Reduced Instruction Set Computer)
Tập lệnh rút gọn
Các lệnh có kích cỡ 12, 14, 16… bit
•
CISC (Complex Instruction Set Computer)
Tập lệnh phức tạp : số lệnh lớn
Các lệnh có kích cỡ bội của 8 bit
SƠ ĐỒ CHÂN
U 1
A T 8 9 C 5 1
3 1
1 9
1 8
9
1 2
1 3
1 4
1 5
1
2
3
4
5
6
7
8
3 9
3 8
3 7
3 6
3 5
3 4
3 3
3 2
2 1
2 2
2 3
2 4
2 5
2 6
2 7
2 8
1 7
1 6
2 9
3 01 1
1 0
4 0
2 0
E A / V P
X 1
X 2
R E S E T
I N T 0
I N T 1
T 0
T 1
P 1 . 0
P 1 . 1
P 1 . 2
P 1 . 3
P 1 . 4
P 1 . 5
P 1 . 6
P 1 . 7
P 0 . 0
P 0 . 1
P 0 . 2
P 0 . 3
P 0 . 4
P 0 . 5
P 0 . 6
P 0 . 7
P 2 . 0
P 2 . 1
P 2 . 2
P 2 . 3
P 2 . 4
P 2 . 5
P 2 . 6
P 2 . 7
R D
W R
P S E N
A L E / PT X D
R X D
V C C
V S S
SƠ ĐỒ MẠCH RESET
U 3
8 0 5 1
9
4 0
2 0
R E S E T
V C C
V S S
5 V D C
+
C 4
C A P A C I T O R P O L
R 1
R
MẠCH DAO ĐỘNG
T a n s o
1 2 M h z
3 3 p
T u g o m
T h a c h a n h
3 3 p
T u g o m
U 1
8 0 5 1
1 9
1 8
2 0
X 1
X 2
V S S
MẠCH VĐK ĐƠN GIẢN NHẤT
U3
8051
31
19
18
9
39
38
37
36
35
34
33
32
20
40
EA/VP
X1
X2
RESET
P0.0
P0.1
P0.2
P0.3
P0.4
P0.5
P0.6
P0.7
GND
VCC
R1
10K
5VDC
C1
33p
+
C3
10uF/25V
C2
33p
R7
R4
10Kx9
R9
12Mhz
Nguồn cho Chip
Dùng IC LM7805 :
U 6
L M 7 8 0 5 / T O
1 3
2
V I N V O U T
G N D
Nguồn cho Chip
U 1
L M 7 8 0 5 / T O
1
2
3
V I N
G N D
V O U T
+
C 3
1 0 u F / 2 5 V
1 2 V D C I n
C 2
1 0 4
5 V D C O u t
C 1
1 0 4