Bài giảng môn kỹ thuật số 2 chương 3 GV nguyễn hữu chân thành

Bài giảng môn Kỹ thuật số 2

Chương 3

CÁC THIẾT BỊ LOGIC LẬP TRÌNH

Giảng viên: NguyễnHữu Chân Thành

1


Bi ging mụn K thut s 2

1. GII THIU

Caực choùn lửùa cho vieọc thửùc hieọn maùch:

Ging viờn: NguynHu Chõn Thnh

2


Bài giảng mơn Kỹ thuật số 2

1. GIỚI THIỆU (tt)

PLD là tên gọi chung cho các vi mạch số có thể lập trình để cung
cấp các chức năng khác nhau.

Một PLD có thể được xem như một “hộp đen” (black box).

Hình 3.1 PLD như một hộp đen.
Giảng viên: NguyễnHữu Chân Thành

3


Bài giảng mơn Kỹ thuật số 2

1. GIỚI THIỆU (tt)



Hình 3.2 Một cấu trúc lập trình đơn giản.
Có thể chia thành 3 họ PLD chính: SPLD (Simple PLD), CPLD
(Complex PLD) và FPGA (Field Programmable Gate Array).




SPLD: ROM, PLA, PAL, GAL …
CPLD
FPGA
Giảng viên: NguyễnHữu Chân Thành

4


Bài giảng mơn Kỹ thuật số 2

1. GIỚI THIỆU (tt)


Các công nghệ lập trình:

Cầu chì (fusible link)







Làm đứt (nóng chảy - blowing) cầu chì để ngắt một kết nối
giữa các đường.
Chỉ có thể lập trình một lần.
Có thể tích hợp với mật độ rất cao.

Hình 3.3 Công nghệ cầu chì.
Giảng viên: NguyễnHữu Chân Thành

5


Bài giảng môn Kỹ thuật số 2

1. GIỚI THIỆU (tt)


Caàu chì nghòch (antifuse)

Hình 3.4 Coâng ngheä caàu chì nghòch.

Giảng viên: NguyễnHữu Chân Thành

6


Bài giảng mơn Kỹ thuật số 2

1. GIỚI THIỆU (tt)

Công nghệ EPROM-Based






Các transistor nMOS được dùng để chuyển mạch cho các kết
nối giữa các đường.
Có thể tích hợp với mật độ tương đối cao.

a. PROM

b. EPROM

Hình 3.5 Công nghệ EPROM-Based.
Giảng viên: NguyễnHữu Chân Thành

7

Bài giảng mơn Kỹ thuật số 2

1. GIỚI THIỆU (tt)

Công nghệ SRAM-Based







Một bit bộ nhớ sẽ điều khiển một phần tử chuyển mạch.
Có thể lập trình hay lập trình lại trên mạch (in-circuit
programming).
Không giữ thông tin khi tắt nguồn (volatile).

Hình 3.6 Công nghệ SRAM-Based.
Giảng viên: NguyễnHữu Chân Thành

8


Bài giảng mơn Kỹ thuật số 2

2. THIẾT KẾ MẠCH DÙNG PLA (Programmable Logic Array)

Bao gồm hai tầng cổng logic: một mảng cổng AND lập trình theo
sau là một mảng cổng OR lập trình.


Các thông số:




Số ngõ vào (n)
Số ngõ ra (m)
Số hạng tích (k)

Hình 3.7 Cấu trúc tổng quát của một PLA.
Giảng viên: NguyễnHữu Chân Thành

9


Bài giảng mơn Kỹ thuật số 2

2. THIẾT KẾ MẠCH DÙNG PLA (tt)

Ví dụ 3.1: Hình 3.8 là sơ đồ chi tiết của một PLA nhỏ với 3 ngõ vào,
4 số hạng tích và 2 ngõ ra.

Hình 3.8 Sơ đồ mức cổng của 1 PLA.

Hình 3.9 Sơ đồ nguyên lý của PLA hình 3.8
Giảng viên: NguyễnHữu Chân Thành

10

Bài giảng mơn Kỹ thuật số 2

2. THIẾT KẾ MẠCH DÙNG PLA (tt)

Ngoài ra, cực tính ngõ ra cũng có thể lập trình bằng cách nối thêm
một cổng EX-OR vào mỗi ngõ ra.

Hình 3.10 Cấu trúc của PLA 4x8x4 với cực tính ngõ ra lập trình được.
Giảng viên: NguyễnHữu Chân Thành

11


Bài giảng mơn Kỹ thuật số 2

2. THIẾT KẾ MẠCH DÙNG PLA (tt)

Ví dụ 3.2: Thực hiện mạch cộng đủ dùng PLA 4x8x4 trên hình 3.10.

Hình 3.11 Mạch cộng đủ dùng PLA.
Giảng viên: NguyễnHữu Chân Thành

12


Bài giảng mơn Kỹ thuật số 2

2. THIẾT KẾ MẠCH DÙNG PLA (tt)

Ví dụ 3.3: Thực hiện hàm sau dùng PLA 4x8x4 trên hình 3.10:

Hình 3.12 Mạch cho ví dụ 3.3

Giảng viên: NguyễnHữu Chân Thành

13


Bài giảng mơn Kỹ thuật số 2

2. THIẾT KẾ MẠCH DÙNG PLA (tt)

Ví dụ 3.3: (tt) Một cách khác để thực hiện hàm trên là rút gọn hàm
trước. Hàm sau khi rút gọn:

Hình 3.13 Mạch dạng khác cho ví dụ 3.3.
Giảng viên: NguyễnHữu Chân Thành

14


Bài giảng mơn Kỹ thuật số 2

2. THIẾT KẾ MẠCH DÙNG PLA (tt)

Trường hợp thực hiện nhiều hàm trên một PLA → cố gắng dùng lại
các số hạng tích trùng lặp → các hàm có thể ở dạng không tối giản.

Ví dụ 3.4: Xét bốn hàm 4 biến được mô tả ở hình 3.14:

Hình 3.14 Các hàm cần thực hiện trên PLA.
Giảng viên: NguyễnHữu Chân Thành

15


Bài giảng mơn Kỹ thuật số 2

2. THIẾT KẾ MẠCH DÙNG PLA (tt)

Ví dụ 3.4: (tt) → cần 14 số hạng tích (cho cả 2 trường hợp)

Hình 3.15 Lập trình với: (a) Các minterm; (b) Các thành phần rút gọn.
Giảng viên: NguyễnHữu Chân Thành

16


Bài giảng mơn Kỹ thuật số 2

2. THIẾT KẾ MẠCH DÙNG PLA (tt)

Ví dụ 3.4: (tt) Dùng chung các số hạng tích trùng lặp :

Hình 3.16 Phủ bốn hàm với 11 thành phần tích.
Giảng viên: NguyễnHữu Chân Thành

17

Bi ging mụn K thut s 2

2. THIT K MCH DNG PLA (tt)

Baứi taọp: Xaực ủũnh haứm F1 vaứ F2 trong caứi ủaởt PLA hỡnh sau:

Hỡnh 3.17
Ging viờn: NguynHu Chõn Thnh

18


Bài giảng mơn Kỹ thuật số 2

2. THIẾT KẾ MẠCH DÙNG PLA (tt)

Trường hợp thực hiện mạch tuần tự: dùng PLA thực hiện mạch
logic tổ hợp trạng thái kế tiếp và ngõ ra, kết hợp với các FF để làm
các phần tử nhớ.

Hình 3.18 Sơ đồ khối thực hiện mạch tuần tự dùng PLA và D-FF.
Giảng viên: NguyễnHữu Chân Thành

19


Bài giảng mơn Kỹ thuật số 2

2. THIẾT KẾ MẠCH DÙNG PLA (tt)


Ví dụ 3.5: Thực hiện ASM cho ở ví dụ 2.4 dùng PLA và D-FF:

Hình 3.20 Dùng trực tiếp các đường nối từ lưu đồ.
Hình 3.19 Dùng các biểu thức đơn giản hóa.
Giảng viên: NguyễnHữu Chân Thành

20


Bài giảng mơn Kỹ thuật số 2

3. THIẾT KẾ MẠCH DÙNG PAL (Programmable Array Logic)

Cấu trúc của PAL tương tự như PLA nhưng chỉ có mảng AND lập
trình được, mảng OR thì cố đònh.

Ưu điểm:





Mảng OR nhanh hơn và nhỏ hơn
Giá thành giảm
Thường có sẵn các FF → các thiết kế mạch tuần tự.

Khuyết điểm:



Chức năng bò hạn chế
Không thể dùng chung các số hạng tích.

Giảng viên: NguyễnHữu Chân Thành

21


Bài giảng mơn Kỹ thuật số 2

3. THIẾT KẾ MẠCH DÙNG PAL (tt)

Ví dụ 3.6: PAL với 3 ngõ vào, 2 ngõ ra và 4 số hạng tích như ở hình
3.21 thực hiện các hàm sau:

Hình 3.21 Thực hiện hàm với PAL của ví dụ 3.6.
Giảng viên: NguyễnHữu Chân Thành

22


Bài giảng mơn Kỹ thuật số 2

3. THIẾT KẾ MẠCH DÙNG PAL (tt)

Ví dụ 3.7: Thực hiện các hàm sau dùng PAL được cho trên hình
3.22a:

X

X
X

a)

Hình 3.22 Thực hiện hàm với PAL của ví dụ 3.7.

b)

Giảng viên: NguyễnHữu Chân Thành

23


Bài giảng mơn Kỹ thuật số 2

3. THIẾT KẾ MẠCH DÙNG PAL (tt)

Trường hợp dùng PAL thực hiện mạch tuần tự: tương tự PLA.

Ví dụ 3.8: Thực hiện mạch tuần tự Moore phát hiện chuỗi 101 dùng
PAL và các D-FF:

Hình 3.23 Thực hiện mạch tuần tự với PAL và D-FF của ví dụ 3.8.
Giảng viên: NguyễnHữu Chân Thành

24


Bài giảng mơn Kỹ thuật số 2

3. THIẾT KẾ MẠCH DÙNG PAL (tt)

Trường hợp dùng PAL thực hiện mạch tuần tự: tương tự PLA.

Ví dụ 3.8: Thực hiện mạch tuần tự Moore phát hiện chuỗi 101 dùng
PAL và các D-FF:

Hình 3.23 Thực hiện mạch tuần tự với PAL và D-FF của ví dụ 3.8.
Giảng viên: NguyễnHữu Chân Thành

25